KR930006930A - 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법 - Google Patents
수직형 트랜지스터를 갖는 dram셀 및 그 제조방법 Download PDFInfo
- Publication number
- KR930006930A KR930006930A KR1019910016756A KR910016756A KR930006930A KR 930006930 A KR930006930 A KR 930006930A KR 1019910016756 A KR1019910016756 A KR 1019910016756A KR 910016756 A KR910016756 A KR 910016756A KR 930006930 A KR930006930 A KR 930006930A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon substrate
- word line
- bit line
- forming
- junction region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract 19
- 239000010703 silicon Substances 0.000 claims abstract 19
- 239000000758 substrate Substances 0.000 claims abstract 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 6
- 229920005591 polysilicon Polymers 0.000 claims abstract 6
- 239000003990 capacitor Substances 0.000 claims abstract 5
- 238000003860 storage Methods 0.000 claims abstract 4
- 238000005530 etching Methods 0.000 claims 4
- 238000000034 method Methods 0.000 claims 3
- 239000012535 impurity Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 229910021332 silicide Inorganic materials 0.000 abstract 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 고집적 반도체 소자의 수직형 트랜지스터를 갖는 DRAM셀 및 그 제조방법에 관한 것으로 실리콘 기관 내부에 수직형의 채널영역이 형성되도록 형성된 워드라인과, 실리콘 기판내의 하부의 채널영역에 접속되는 비트라인 접합영역과, 비트라인 접합영역의 하부에 접속되고, 워드라인과는 제1절연층에 의해 절연된 비트라인과, 실리톤 기판내의 상부의 채널영역에 접속되는 접합영역과, 접합영역의 상부에서 접속되고 워드라인과는 제2절연층에 의해 절연된 패드 폴리실리콘과, 실리콘 기판 상부에서 패드폴리실리콘과 콘택된 예정된 면적으로 갖는 스택캐패시터로 이루어져 워드라인 측벽의 실리콘 기판에 워드라인의 전압에 의해 채널영역이 형성되어 신호전송자가 비트라인에서 스택캐피시터의 전하저장전극간에 상호 전달되도록 하는 기술에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 수직형 트랜지스터를 갖는 DRAM셀의 주요부분에 배열구조를 도시한 레이아웃트 도면, 제2도는 제1도의 a-a' 단면구조를 도시한 도면, 제3A도 내지 제3G도는 본 발명의 수직형 트랜지스터를 갖는 DRAM셀의 제조하는 단계를 도시한 단면도.
Claims (7)
- DRAM셀에 있어서, 실리콘 기판 내부에 수직형의 채널영역이 형성되도록 형성된 워드라인과, 실리콘 기판내의 하부의 채널영역에 접속되는 비트라인 접합영역과, 비트라인 접합영역의 하부에서 접속되고, 워드라인과는 제1절연층에 의해 절연된 비트라인과, 실리콘 기판내의 상부의 채널영역에 접속되는 접합영역과, 접합영역의 상부에서 접속되고 워드라인과는 제2절연층에 의해 절연된 패드 폴리실리콘과, 실리콘 기판 상부에서 패드 폴리실리콘과 콘택된 예정된 면적으로 갖는 스택캐패시터로 이루어져 워드라인 측벽의 실리콘 기판에 워드라인의 전압에 의해 채널영역이 형성되어 신호전송자가 비트라인에서 스택캐패시터의 전하저장전극간에 상호 전달되도록 하는 것을 특징으로 하는 수직형 트랜지스터 구조를 갖는 DRAM 셀.
- 제1항에 있어서, 상기 비트라인 접합영역과 접합영역은 워드라인과 조금 겹치도록 형성하되, 워드라인과는 게이트 산화막에 의해 절연된 것을 특징으로 하는 수직형 트랜지스터 구조를 갖는 DRAM셀.
- 제1항에 있어서, 상기 비트라인은 실리콘 기판내의 하부에서 길게 형성된 것을 특징으로 하는 수직형 트랜지스터 구조를 갖는 DRAM셀.
- 제1항에 있어서, 상기 워드라인은 비트라인과는 직교방향으로 실리콘 기판내의 상부에 예정된 홈을 따라 길게 형성된 것을 특징으로 하는 수직형 트랜지스터 구조를 갖는 DRAM셀.
- 제4항에 있어서, 상기 워드라인에서 채널이 형성되는 영역은 비트라인과 워드라인이 교차되는 영역에서 워드라인 방향의 1차 트랜치 벽면의 실리콘 기판에 채널이 형성되는 것을 특징으로 하는 수직형 트랜지스터 구조를 갖는 DRAM셀.
- DRAM셀 제조방법에 있어서, 실리콘 기판 상부에 1차 트렌치 마스크를 형성하고, 노출된 실리콘 기판의 예정 깊이 식각하여 1차 트렌치를 형성하는 단계와, 비트라인용 도전층을 상기 1차 및 2차 트렌치에 채운다음, 에치백 공정으로 2차 트렌치 내부의 예정된 영역에만 비트라인을 형성하는 단계와, 1차 트렌치 및 2차 트렌치에 제1절연층을 채운다음, 실리콘 기판 표면에 워드라인 마스크를 형성하는 단계와, 노출된 실리콘 기판과 제1절연층의 예정된 두께를 식각하여 홈을 형성한 다음, 홈하부의 노출된 제1절연층을 1차 트렌치 저부까지 식각한 후 워드라인 마스크를 제거하는 단계와, 상기 홈 및 노출된 1차 트렌치 측벽의 실리콘 기판에 게이트 산화막을 형성하고 홈내부에 워드라인용 도전층을 채운다음, 예정된 두께를 에치백하여 워드라인을 형성하는 단계와, 워드라인 상부에 예정된 두께의 제2절연층을 형성한 다음, 이온주입 공정으로 홈측벽의 실리콘 기판에 전하저장전극 접합 영역을 형성하는 단계와, 홈상부에 패드 폴리실리콘을 형성한 다음, 전체적으로 두꺼운 산화막을 형성하고, 전하저장전극 콘택마스크를 이용하여 콘택홈을 형성한 다음, 전하저장전극을 형성하고, 플레이트 전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 수직트랜지스터 구조를 갖는 DRAM셀 제조방법.
- 제6항에 있어서, 상기 비트라인 접합영역은 비트라인 형성후 비트라인에 포함된 불순물을 측면 실리콘 기판으로 확산시키는 것을 포함하는 것을 특징으로 하는 수직트랜지스터 구조를 갖는 DRAM셀 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910016756A KR940006679B1 (ko) | 1991-09-26 | 1991-09-26 | 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법 |
US07/951,174 US5376575A (en) | 1991-09-26 | 1992-09-24 | Method of making dynamic random access memory having a vertical transistor |
JP4256409A JPH0799769B2 (ja) | 1991-09-26 | 1992-09-25 | 垂直型トランジスタを有するダイナミック型半導体記憶装置およびその製造方法 |
US08/269,218 US5504357A (en) | 1991-09-26 | 1994-06-30 | Dynamic random access memory having a vertical transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910016756A KR940006679B1 (ko) | 1991-09-26 | 1991-09-26 | 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930006930A true KR930006930A (ko) | 1993-04-22 |
KR940006679B1 KR940006679B1 (ko) | 1994-07-25 |
Family
ID=19320352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910016756A KR940006679B1 (ko) | 1991-09-26 | 1991-09-26 | 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (2) | US5376575A (ko) |
JP (1) | JPH0799769B2 (ko) |
KR (1) | KR940006679B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100355097B1 (ko) * | 2000-05-13 | 2002-10-11 | 주식회사 이스트웰 | 펄프용 착색염료의 안정화 방법 |
KR101131967B1 (ko) * | 2010-01-29 | 2012-04-05 | 주식회사 하이닉스반도체 | 수직채널을 구비한 반도체 장치 및 그 제조방법 |
US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
Families Citing this family (78)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0147584B1 (ko) * | 1994-03-17 | 1998-08-01 | 윤종용 | 매몰 비트라인 셀의 제조방법 |
DE19519159C2 (de) * | 1995-05-24 | 1998-07-09 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
DE19519160C1 (de) * | 1995-05-24 | 1996-09-12 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
GB9512089D0 (en) * | 1995-06-14 | 1995-08-09 | Evans Jonathan L | Semiconductor device fabrication |
US5717628A (en) * | 1996-03-04 | 1998-02-10 | Siemens Aktiengesellschaft | Nitride cap formation in a DRAM trench capacitor |
US5937296A (en) * | 1996-12-20 | 1999-08-10 | Siemens Aktiengesellschaft | Memory cell that includes a vertical transistor and a trench capacitor |
US6163052A (en) * | 1997-04-04 | 2000-12-19 | Advanced Micro Devices, Inc. | Trench-gated vertical combination JFET and MOSFET devices |
DE19718721C2 (de) | 1997-05-02 | 1999-10-07 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
DE19720193C2 (de) | 1997-05-14 | 2002-10-17 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit mindestens zwei vertikalen MOS-Transistoren und Verfahren zu deren Herstellung |
US5792690A (en) * | 1997-05-15 | 1998-08-11 | Vanguard International Semiconductor Corporation | Method of fabricating a DRAM cell with an area equal to four times the used minimum feature |
US5936274A (en) * | 1997-07-08 | 1999-08-10 | Micron Technology, Inc. | High density flash memory |
US6150687A (en) | 1997-07-08 | 2000-11-21 | Micron Technology, Inc. | Memory cell having a vertical transistor with buried source/drain and dual gates |
US6191470B1 (en) | 1997-07-08 | 2001-02-20 | Micron Technology, Inc. | Semiconductor-on-insulator memory cell with buried word and body lines |
US6072209A (en) * | 1997-07-08 | 2000-06-06 | Micro Technology, Inc. | Four F2 folded bit line DRAM cell structure having buried bit and word lines |
US5909618A (en) * | 1997-07-08 | 1999-06-01 | Micron Technology, Inc. | Method of making memory cell with vertical transistor and buried word and body lines |
US5973356A (en) * | 1997-07-08 | 1999-10-26 | Micron Technology, Inc. | Ultra high density flash memory |
EP0899790A3 (de) * | 1997-08-27 | 2006-02-08 | Infineon Technologies AG | DRAM-Zellanordnung und Verfahren zu deren Herstellung |
US5998253A (en) * | 1997-09-29 | 1999-12-07 | Siemens Aktiengesellschaft | Method of forming a dopant outdiffusion control structure including selectively grown silicon nitride in a trench capacitor of a DRAM cell |
US6528837B2 (en) | 1997-10-06 | 2003-03-04 | Micron Technology, Inc. | Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor |
US6066869A (en) | 1997-10-06 | 2000-05-23 | Micron Technology, Inc. | Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor |
US5907170A (en) | 1997-10-06 | 1999-05-25 | Micron Technology, Inc. | Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor |
US5914511A (en) * | 1997-10-06 | 1999-06-22 | Micron Technology, Inc. | Circuit and method for a folded bit line memory using trench plate capacitor cells with body bias contacts |
US6194306B1 (en) * | 1998-12-22 | 2001-02-27 | Texas Instruments Incorporated | Mask and method for forming dynamic random access memory (DRAM) contacts |
US6025225A (en) * | 1998-01-22 | 2000-02-15 | Micron Technology, Inc. | Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same |
US6242775B1 (en) | 1998-02-24 | 2001-06-05 | Micron Technology, Inc. | Circuits and methods using vertical complementary transistors |
US5963469A (en) * | 1998-02-24 | 1999-10-05 | Micron Technology, Inc. | Vertical bipolar read access for low voltage memory cell |
US6246083B1 (en) | 1998-02-24 | 2001-06-12 | Micron Technology, Inc. | Vertical gain cell and array for a dynamic random access memory |
US6304483B1 (en) | 1998-02-24 | 2001-10-16 | Micron Technology, Inc. | Circuits and methods for a static random access memory using vertical transistors |
US6124729A (en) * | 1998-02-27 | 2000-09-26 | Micron Technology, Inc. | Field programmable logic arrays with vertical transistors |
US5991225A (en) * | 1998-02-27 | 1999-11-23 | Micron Technology, Inc. | Programmable memory address decode array with vertical transistors |
US6043527A (en) | 1998-04-14 | 2000-03-28 | Micron Technology, Inc. | Circuits and methods for a memory cell with a trench plate trench capacitor and a vertical bipolar read device |
TW399301B (en) * | 1998-04-18 | 2000-07-21 | United Microelectronics Corp | Manufacturing method of bit line |
US6025261A (en) | 1998-04-29 | 2000-02-15 | Micron Technology, Inc. | Method for making high-Q inductive elements |
US6696746B1 (en) * | 1998-04-29 | 2004-02-24 | Micron Technology, Inc. | Buried conductors |
US6074909A (en) * | 1998-07-31 | 2000-06-13 | Siemens Aktiengesellschaft | Apparatus and method for forming controlled deep trench top isolation layers |
US6134175A (en) | 1998-08-04 | 2000-10-17 | Micron Technology, Inc. | Memory address decode array with vertical transistors |
US6208164B1 (en) | 1998-08-04 | 2001-03-27 | Micron Technology, Inc. | Programmable logic array with vertical transistors |
US6093623A (en) | 1998-08-04 | 2000-07-25 | Micron Technology, Inc. | Methods for making silicon-on-insulator structures |
DE19845058A1 (de) * | 1998-09-30 | 2000-04-13 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
DE19844997A1 (de) * | 1998-09-30 | 2000-04-13 | Siemens Ag | Vertikaler Feldeffekttransistor mit innenliegendem Gate und Herstellverfahren |
WO2000019525A1 (de) * | 1998-09-30 | 2000-04-06 | Infineon Technologies Ag | Substrat mit einer vertiefung, das für eine integrierte schaltungsanordnung geeignet ist, und verfahren zu dessen herstellung |
US6423613B1 (en) | 1998-11-10 | 2002-07-23 | Micron Technology, Inc. | Low temperature silicon wafer bond process with bulk material bond strength |
US5977579A (en) * | 1998-12-03 | 1999-11-02 | Micron Technology, Inc. | Trench dram cell with vertical device and buried word lines |
DE19911148C1 (de) * | 1999-03-12 | 2000-05-18 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
US6690038B1 (en) | 1999-06-05 | 2004-02-10 | T-Ram, Inc. | Thyristor-based device over substrate surface |
US6265279B1 (en) * | 1999-09-24 | 2001-07-24 | Infineon Technologies Ag | Method for fabricating a trench capacitor |
US6426252B1 (en) | 1999-10-25 | 2002-07-30 | International Business Machines Corporation | Silicon-on-insulator vertical array DRAM cell with self-aligned buried strap |
US6566177B1 (en) | 1999-10-25 | 2003-05-20 | International Business Machines Corporation | Silicon-on-insulator vertical array device trench capacitor DRAM |
DE10027913A1 (de) * | 2000-05-31 | 2001-12-13 | Infineon Technologies Ag | Speicherzelle mit einem Grabenkondensator |
US6455886B1 (en) | 2000-08-10 | 2002-09-24 | International Business Machines Corporation | Structure and process for compact cell area in a stacked capacitor cell array |
JP2002094027A (ja) * | 2000-09-11 | 2002-03-29 | Toshiba Corp | 半導体記憶装置とその製造方法 |
US6570207B2 (en) | 2000-12-13 | 2003-05-27 | International Business Machines Corporation | Structure and method for creating vertical capacitor and anti-fuse in DRAM process employing vertical array device cell complex |
US6852167B2 (en) | 2001-03-01 | 2005-02-08 | Micron Technology, Inc. | Methods, systems, and apparatus for uniform chemical-vapor depositions |
TW543146B (en) * | 2001-03-09 | 2003-07-21 | Fairchild Semiconductor | Ultra dense trench-gated power device with the reduced drain-source feedback capacitance and miller charge |
US7456439B1 (en) | 2001-03-22 | 2008-11-25 | T-Ram Semiconductor, Inc. | Vertical thyristor-based memory with trench isolation and its method of fabrication |
US6727528B1 (en) | 2001-03-22 | 2004-04-27 | T-Ram, Inc. | Thyristor-based device including trench dielectric isolation for thyristor-body regions |
US6624515B1 (en) | 2002-03-11 | 2003-09-23 | Micron Technology, Inc. | Microelectronic die including low RC under-layer interconnects |
US7160577B2 (en) | 2002-05-02 | 2007-01-09 | Micron Technology, Inc. | Methods for atomic-layer deposition of aluminum oxides in integrated circuits |
US6727150B2 (en) * | 2002-07-26 | 2004-04-27 | Micron Technology, Inc. | Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers |
JP2007519422A (ja) * | 2004-02-02 | 2007-07-19 | アンブレツクス・インコーポレイテツド | 修飾されたヒト四螺旋バンドルポリペプチド及びそれらの使用 |
US7241655B2 (en) * | 2004-08-30 | 2007-07-10 | Micron Technology, Inc. | Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array |
US7547945B2 (en) | 2004-09-01 | 2009-06-16 | Micron Technology, Inc. | Transistor devices, transistor structures and semiconductor constructions |
DE102004052643B4 (de) * | 2004-10-29 | 2016-06-16 | Infineon Technologies Ag | Verfahren zur Herstellung eines lateralen Trenchtransistors |
US7384849B2 (en) | 2005-03-25 | 2008-06-10 | Micron Technology, Inc. | Methods of forming recessed access devices associated with semiconductor constructions |
US7282401B2 (en) | 2005-07-08 | 2007-10-16 | Micron Technology, Inc. | Method and apparatus for a self-aligned recessed access device (RAD) transistor gate |
US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
US7867851B2 (en) | 2005-08-30 | 2011-01-11 | Micron Technology, Inc. | Methods of forming field effect transistors on substrates |
US7700441B2 (en) | 2006-02-02 | 2010-04-20 | Micron Technology, Inc. | Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates |
US7602001B2 (en) | 2006-07-17 | 2009-10-13 | Micron Technology, Inc. | Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells |
US7772632B2 (en) | 2006-08-21 | 2010-08-10 | Micron Technology, Inc. | Memory arrays and methods of fabricating memory arrays |
US7589995B2 (en) | 2006-09-07 | 2009-09-15 | Micron Technology, Inc. | One-transistor memory cell with bias gate |
US8058683B2 (en) * | 2007-01-18 | 2011-11-15 | Samsung Electronics Co., Ltd. | Access device having vertical channel and related semiconductor device and a method of fabricating the access device |
JP2008218514A (ja) * | 2007-02-28 | 2008-09-18 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
JP2009224543A (ja) * | 2008-03-17 | 2009-10-01 | Sony Corp | 半導体装置の製造方法 |
KR100979240B1 (ko) * | 2008-04-10 | 2010-08-31 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
KR101609252B1 (ko) * | 2009-09-24 | 2016-04-06 | 삼성전자주식회사 | 매몰 워드 라인을 구비한 반도체 소자 |
JP5537359B2 (ja) * | 2010-09-15 | 2014-07-02 | 株式会社東芝 | 半導体装置 |
CN103367309B (zh) * | 2012-03-31 | 2016-06-22 | 南亚科技股份有限公司 | 具有控制电极的穿硅通孔与其制作方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58213464A (ja) * | 1982-06-04 | 1983-12-12 | Nec Corp | 半導体装置 |
US4672410A (en) * | 1984-07-12 | 1987-06-09 | Nippon Telegraph & Telephone | Semiconductor memory device with trench surrounding each memory cell |
JPH0793365B2 (ja) * | 1984-09-11 | 1995-10-09 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
US4689871A (en) * | 1985-09-24 | 1987-09-01 | Texas Instruments Incorporated | Method of forming vertically integrated current source |
JPH01248557A (ja) * | 1988-03-29 | 1989-10-04 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
JPH01307260A (ja) * | 1988-06-03 | 1989-12-12 | Matsushita Electric Ind Co Ltd | 半導体メモリセル |
JPH03218665A (ja) * | 1990-01-24 | 1991-09-26 | Matsushita Electric Ind Co Ltd | 半導体メモリ装置及びその製造方法 |
JP2932635B2 (ja) * | 1990-08-11 | 1999-08-09 | 日本電気株式会社 | 半導体記憶装置 |
-
1991
- 1991-09-26 KR KR1019910016756A patent/KR940006679B1/ko not_active IP Right Cessation
-
1992
- 1992-09-24 US US07/951,174 patent/US5376575A/en not_active Expired - Lifetime
- 1992-09-25 JP JP4256409A patent/JPH0799769B2/ja not_active Expired - Fee Related
-
1994
- 1994-06-30 US US08/269,218 patent/US5504357A/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100355097B1 (ko) * | 2000-05-13 | 2002-10-11 | 주식회사 이스트웰 | 펄프용 착색염료의 안정화 방법 |
US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
KR101131967B1 (ko) * | 2010-01-29 | 2012-04-05 | 주식회사 하이닉스반도체 | 수직채널을 구비한 반도체 장치 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
JPH05206405A (ja) | 1993-08-13 |
US5504357A (en) | 1996-04-02 |
JPH0799769B2 (ja) | 1995-10-25 |
US5376575A (en) | 1994-12-27 |
KR940006679B1 (ko) | 1994-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930006930A (ko) | 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법 | |
KR100413277B1 (ko) | 다이내믹 랜덤 엑세스 메모리 | |
KR860001469A (ko) | 반도체 기억장치와 그 제조방법 | |
KR960043227A (ko) | 디램(dram) 셀 및 그 제조 방법 | |
KR960043226A (ko) | 디램 셀(dram) 및 그 제조 방법 | |
KR860002145A (ko) | 반도체 기억장치 | |
US6420228B1 (en) | Method for the production of a DRAM cell configuration | |
US6414347B1 (en) | Vertical MOSFET | |
KR890003032A (ko) | 반도체기억장치 및 그 제조방법 | |
KR960019727A (ko) | 반도체 메모리장치 및 그 제조방법 | |
KR960019728A (ko) | 반도체 메모리장치 및 그 제조방법 | |
KR910002038B1 (ko) | 반도체 기억장치 | |
US4918499A (en) | Semiconductor device with improved isolation between trench capacitors | |
KR960012495A (ko) | 메모리 셀용 스위칭 트랜지스터 및 캐패시터 | |
KR970000227B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
JP2661156B2 (ja) | 半導体メモリ装置 | |
KR970077508A (ko) | 반도체 집적회로장치와 그 제조방법 | |
JPH0457363A (ja) | 半導体メモリ装置 | |
KR960006746B1 (ko) | 워드라인 매립형 dram 셀 및 그 제조방법 | |
KR100304947B1 (ko) | 반도체메모리장치및그제조방법 | |
KR20040009383A (ko) | 스택형 커패시터 및 트랜치형 커패시터를 포함하는 반도체메모리 소자 및 그 제조 방법 | |
KR960019730A (ko) | 수직구조 트랜지스터를 이용한 반도체장치 및 제조방법 | |
KR960008028B1 (ko) | 매립형 비트 라인을 갖는 수직 트랜지스터 셀의 제조방법 | |
JPS62114263A (ja) | 半導体記憶装置 | |
JPH0555511A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050621 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |