KR940016769A - 고집적 반도체기억장치의 전하보존전극 제조 방법 - Google Patents
고집적 반도체기억장치의 전하보존전극 제조 방법 Download PDFInfo
- Publication number
- KR940016769A KR940016769A KR1019920026873A KR920026873A KR940016769A KR 940016769 A KR940016769 A KR 940016769A KR 1019920026873 A KR1019920026873 A KR 1019920026873A KR 920026873 A KR920026873 A KR 920026873A KR 940016769 A KR940016769 A KR 940016769A
- Authority
- KR
- South Korea
- Prior art keywords
- charge storage
- storage electrode
- conductive material
- electrode
- charge
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 238000000034 method Methods 0.000 title 1
- 239000004020 conductor Substances 0.000 claims abstract 14
- 125000006850 spacer group Chemical group 0.000 claims abstract 5
- 239000010410 layer Substances 0.000 claims 6
- 239000011229 interlayer Substances 0.000 claims 3
- 238000004321 preservation Methods 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 2
- 238000002955 isolation Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract 1
- 238000000926 separation method Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 기억장치의 고집적화를 달성하기 위하여 전하보존전극콘택과 게이트 전극과의 일정 간격을 고려하지 않고 마스크를 제작한후, 전하보존전극 콘택 형성시 전도물질 스페이서를 사용하여 마스크상의 전하보존전극콘택 크기보다 작게 형성하여 전하보존전극콘택과 게이트 전극과의 이격을 일정거리이상 확보하여 셀면적을 감소하면서, 동시에 상기 전도물질 스페이서를 이용하여 이웃한 전하보존전극사이의 간격을 사진현상기술에서의 최소크기이하로 극소화하고, 표면적이 극대화된 울타리형태의 구조를 갖는 고집적 반도체기억장치의 전하보존전극 제조 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 따른 반도체 기억장치의 전하보존전극 제조 공정 단면도.
Claims (3)
- 반도체기판(1) 일정부분에 소자분리 절연막(2), 게이트 산화막(3), 게이트 전극(4), 소오스/드레인 전극(5, 5'), 전체구조 상부에 도포된 층간절연막(6)을 갖는 고집적 반도체기억장치의 전하보존전극 제조방법에 있어서, 상기 층간절연막(6) 상부에 제 1 전하보존전극용 전도물질(7), 희생막(8)을 차례로 형성하고, 상기 희생막(8) 상부에 전하보존전극 마스크(9)를 형성하는 제 1 단계, 상기 제 1 단계 후에 상기 희생막(8)을 성택식각하여 희생막(8')에 의한 단차를 형성하고, 상기 소오스전극(5) 상부의 희생막(8')의 일정부분 상부에 전하보존전극콘택 마스크(10)를 형성하여 상기 소오스 전극(5) 상부의 희생막(8')과 그 하부의 제 1 전하보존전극용 전도물질(7)을 차례로 식각하는 제 2 단계, 상기 제 2 단계 후에 제 2 전하보존전극용 전도물질(11)을 형성하고 상기 제 2 전하보존전극용 전도물질(11)을 에치백하여 제 2 전하보존전극용 전도물질 스페이서(11')를 형성하는 제 3 단계, 상기 제 3 단계 후에 소오스 전극(5) 상부의 노출된 층간 절연막(6)과 제 1 전하보존전극용 전도물질(7') 상부의 희생막(8")를 식각하여 전하보존전극 콘택홀을 형성하고, 상기 전하보존전극 콘택홀을 소오스 전극(5)에 접속되는 제 3 전하보존전극용 전도물질(12)을 형성하는 제 4 단계, 및 상기 제 4 단계 후에 상기 제 3 전하보존전극용 전도물질(12)을 에치백하여 제 2 전하보존 전극용 전도물질 스페이스(11') 측면에 제 3 전하보존전극용 전도물질 스페이서(12')를 형성하는 제 5 단계를 포함하여 이루어지는 것을 특징으로 하는 고집적 반도체기억장치의 전하보존전극 제조 방법.
- 제 1 항에 있어서, 상기 제 3 단계의 제 2 전하보존전극용 전도물질 스페이서(11')는 상기 소오스 전극(5) 상부의 상기 희생막(8")과 제 1 전하보존전극용 전도물질(7')이 적층된 단차의 측벽과 전하보존전극 마스크())에 의해 형성된 희생막(8")의 단차측벽에 형성되어 지는 것을 특징으로 하는 고집적 반도체기억장치의 전하보존전극 제조 방법.
- 제 1항에 있어서, 상기 제4단계의 상기 전하보존전극 콘택홀을 통해 소오스전극(5)에 접속되는 제3전하보존전극용 전도물질(12)은 전하보존전극 콘택홀의 폭에 비해 절반이상의 두께인 것을 특징으로 하는고집적 반도체기억장치의 전하보존전극 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92026873A KR950008249B1 (en) | 1992-12-30 | 1992-12-30 | Storage node of vlsi circuit manufacturing process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92026873A KR950008249B1 (en) | 1992-12-30 | 1992-12-30 | Storage node of vlsi circuit manufacturing process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016769A true KR940016769A (ko) | 1994-07-25 |
| KR950008249B1 KR950008249B1 (en) | 1995-07-26 |
Family
ID=19348023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR92026873A KR950008249B1 (en) | 1992-12-30 | 1992-12-30 | Storage node of vlsi circuit manufacturing process |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950008249B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100436133B1 (ko) * | 1997-12-31 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
1992
- 1992-12-30 KR KR92026873A patent/KR950008249B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100436133B1 (ko) * | 1997-12-31 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950008249B1 (en) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920022525A (ko) | 디램셀의 캐패시터 제조 방법 및 그 구조 | |
| KR970063731A (ko) | 고전압 트랜지스터 및 그의 제조 방법 | |
| KR940002940A (ko) | 반도체 접속장치 형성방법 | |
| KR920008938A (ko) | 스택캐패시터 및 그제조방법 | |
| KR940016769A (ko) | 고집적 반도체기억장치의 전하보존전극 제조 방법 | |
| KR930005211A (ko) | Dram셀 및 그 제조방법 | |
| KR940012614A (ko) | 고집적 반도체 접속장치 및 그 제조방법 | |
| KR910010748A (ko) | 적층형 캐패시터 및 제조방법 | |
| KR910020903A (ko) | 적층형캐패시터셀의 구조 및 제조방법 | |
| KR940016776A (ko) | 열린 박스(box) 구조의 전하보존전극 제조 방법 | |
| KR950011982B1 (ko) | 전도물질 패드를 갖는 반도체 접속장치 및 그 제조방법 | |
| KR940016775A (ko) | 울타리 구조의 전하보존전극 제조 방법 | |
| KR940016807A (ko) | 반도체 기억장치의 적층 캐패시터 제조방법 | |
| KR900017086A (ko) | 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 | |
| KR940016825A (ko) | 반도체 기억장치의 전하보존전극 제조방법 | |
| KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
| KR950034630A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR970077218A (ko) | 리프레쉬 특성을 개선하기 위한 콘택 형성 방법 | |
| KR910020902A (ko) | Dram셀 제조방법 | |
| KR920020727A (ko) | 자기 정렬콘택 제조방법 | |
| KR960043203A (ko) | 반도체장치의 제조방법 | |
| KR960043152A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| KR900013650A (ko) | 반도체장치 및 제조방법 | |
| KR910020937A (ko) | 적층형 캐패시터 셀의 제조방법 | |
| KR930001430A (ko) | 반도체 메모리장치의 커패시터구조 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040618 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |