KR930001430A - 반도체 메모리장치의 커패시터구조 및 그 제조방법 - Google Patents
반도체 메모리장치의 커패시터구조 및 그 제조방법 Download PDFInfo
- Publication number
- KR930001430A KR930001430A KR1019910009684A KR910009684A KR930001430A KR 930001430 A KR930001430 A KR 930001430A KR 1019910009684 A KR1019910009684 A KR 1019910009684A KR 910009684 A KR910009684 A KR 910009684A KR 930001430 A KR930001430 A KR 930001430A
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- forming
- layer
- interlayer insulating
- insulating layer
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims description 12
- 239000010410 layer Substances 0.000 claims 29
- 239000011229 interlayer Substances 0.000 claims 13
- 239000000463 material Substances 0.000 claims 5
- 239000000758 substrate Substances 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래 방법에 의한 반도체 메모리장치의 커패시터구조를 도시한 단면도.
제2도는 본 발명에 의한 반도체 메모리장치의 커패시터구조를 형성하기위한 레이아웃도.
제3도는 본 발명에 의한 반도체 메모리장치의 커패시터구조를 도시한 단면도.
제4a도 내지 제4g도는 본 발명에 의한 반도체 메모리장치의 커패시터구조를 제조하기 위한 방법을 도시한 단면도.
제5도는 본 발명에 의한 반도체 메모리장치의 커패시터구조를 적용한 예를 도시한 단면도.
Claims (12)
- 스토리지전극, 유전체막 및 플레이트전극으로 구성되는 디램셀의 커패시터에 있어서, 그 하부에 형성되어 있는 층간절연층과 임의의 간격을 두고, 임의의 모양으로 형성된 제1스토리지전극과 상기 제1스토리지전극의 콘택부분을 제외한 나머지부분을 감싸며 상기 층간절연층의 일부를 덮도록 형성된 제2스토리지전극으로 구성된 스토리지전극과, 상기 스토리지전극 전면에 도포된 유전체막, 및 상기 유전체막을 완전히 감싸는 모양으로 형성된 플레이트전극으로 구성되는것을 특징으로 하는 반도체 메모리장치의 커패시터구조.
- 제1항에 있어서, 상기 임의의 간격은 상기 제2스토리지전극 두께보다 2배이상인 것을 특징으로 하는 반도체 메모리장치의 캐패시터구조.
- 스토리지전극, 유전체막 및 플레이트전극으로 구성되는 디램셀의 커패시터를 제조하는 공정에 있어서, 소오스, 드레인영역 및 게이트전극이 형성되어 있는 반도체기판 전면에 제1층간절연층을 형성하는 공정, 상기 제1층간절연층 전면에 식각저지층을 형성하는 공정, 상기 식각저지층 전면에 제2층간절연층을 형성하는 공정, 이방성식각으로 상기 제1층간절연층, 식각저지층 및 제2층간절연층을 제거하여 상기 반도체기판에 형성되어 있는 소오스영역이 노출되도록 콘택홀을 형성하는 공정, 상기 콘택홀 전면과 제2층간절연층 상에 제1도전층을 형성하는 공정, 제1스토리지전극 마스크패턴을 이용하여 각 셀단위로 상기 제1도전층을 한정하므로 제1스토리지전극이 형성되는 공정, 등방성 식각에 의해 상기 제2층간절연층을 제거하는 공정, 상기 제2층간절연층을 제거한 후 드러난 상기 제1스토리지전극의 표면을 감싸는 모양으로 제2도전층을 형성하는공정, 제2스토리지전극 마스크패턴을 이용하여 각 셀단위로 상기 제2도전층을 한정하므로 제2스토리지전극이 형성되는 공정, 상기 제2스토리지전극 전면에 유전체막을 형성하는 공정, 및 상기 유전체막이 형성되어 있는 반도체기판 전면에 제3도전층을 형성하므로 플레이트전극이 형성되는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.
- 제3항에 있어서, 상기 제1층간절연층은 그 표면이 평탄한 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.
- 제3항에 있어서, 상기 제1 및 제2층간절연층은 실리콘산화막(Silicon Oxide)으로 형성되는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.
- 제3항에 있어서, 상기 식각저지층은 실리콘질화막(Silicon Nitride)으로 형성되는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.
- 제6항에 있어서, 상기 식각저지층의 두께는 수백 Å인 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.
- 제3항에 있어서, 상기 제1 및 제2도전층은 같은 물질로 형성되는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.
- 제8항에 있어서, 상기 물질은 불순물이 도우프된 다결정실리콘이나 무결정(amorphous) 실리콘등중 어느 하나인 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.
- 제8항에 있어서, 제3도전층을 형성하는 물질을 상기 제1 및 제2도전층과 동일한 물질인 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.
- 제3항에 있어서, 상기 제1 및 제2도전층은 다른 물질로 형성되는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.
- 제3항에 있어서, 상기 제2층간절연층의 두께는 상기 제2도전층 두께의 2배이상인 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910009684A KR930011128B1 (ko) | 1991-06-12 | 1991-06-12 | 반도체 메모리장치의 커패시터구조 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910009684A KR930011128B1 (ko) | 1991-06-12 | 1991-06-12 | 반도체 메모리장치의 커패시터구조 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930001430A true KR930001430A (ko) | 1993-01-16 |
| KR930011128B1 KR930011128B1 (ko) | 1993-11-24 |
Family
ID=19315692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910009684A KR930011128B1 (ko) | 1991-06-12 | 1991-06-12 | 반도체 메모리장치의 커패시터구조 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930011128B1 (ko) |
-
1991
- 1991-06-12 KR KR1019910009684A patent/KR930011128B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930011128B1 (ko) | 1993-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920018927A (ko) | 고집적 반도체 메모리장치의 커패시터 제조방법 | |
| KR960043238A (ko) | 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법 | |
| KR930005213A (ko) | 고집적 반도체 메모리장치의 커패시터 제조방법 | |
| KR920001724A (ko) | 반도체 장치 및 그 제조방법 | |
| KR940022839A (ko) | 반도체 장치 및 그 제조방법 | |
| KR940002952A (ko) | 반도체 장치 및 그 제조방법 | |
| KR940001414A (ko) | 반도체메모리장치 및 그 제조방법 | |
| KR920013728A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR930001430A (ko) | 반도체 메모리장치의 커패시터구조 및 그 제조방법 | |
| KR910020903A (ko) | 적층형캐패시터셀의 구조 및 제조방법 | |
| KR950026042A (ko) | 적층 캐패시터 제조방법 | |
| KR950009922A (ko) | 반도체소자의 콘택구조 및 그 제조방법 | |
| KR940010333A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR930017171A (ko) | 커패시터 및 그 제조방법 | |
| KR910010748A (ko) | 적층형 캐패시터 및 제조방법 | |
| KR960032747A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR0166034B1 (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| KR930011231A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR970030485A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960026848A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR930005217A (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
| KR940001393A (ko) | 반도체메모리장치 및 그 제조방법 | |
| KR960032738A (ko) | 고밀도 반도체 메모리장치의 제조방법 | |
| KR940016769A (ko) | 고집적 반도체기억장치의 전하보존전극 제조 방법 | |
| KR960026847A (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20011008 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |