KR960032738A - 고밀도 반도체 메모리장치의 제조방법 - Google Patents
고밀도 반도체 메모리장치의 제조방법 Download PDFInfo
- Publication number
- KR960032738A KR960032738A KR1019950002684A KR19950002684A KR960032738A KR 960032738 A KR960032738 A KR 960032738A KR 1019950002684 A KR1019950002684 A KR 1019950002684A KR 19950002684 A KR19950002684 A KR 19950002684A KR 960032738 A KR960032738 A KR 960032738A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- insulating layer
- layer
- forming
- insulating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
고밀도 반도체메모리 장치에 적합한 소오스/드레인의 접촉창을 형성하는 반도체 장치에 관한 것으로, 주변회로부의 도전층의 식각에 의한 잔류물 또는 스트링거의 발생을 억제하는 식각될 도전층 하부에 형성되는 절연막의 제조방법을 개시한다.
이러한 반도체장치의 절연막의 제조방법은 하부도전층의 측벽에 스페이서를 형성하고 그 위에 절연층을 도포한 후 식각될 상부도전층을 형성하는 단계를 구비한다.
따라서 하부도전층을 덮는 절연막은 상기 하부도전층의 측벽에서 수직의 모서리를 갖지 않아 추후의 상부도전층의 식각시에 생길 수 있는 잔류물 또는 스트링거를 억제할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2F도는 본 발명의 제1실시예에 따른 반도체장치의 제조방법을 나타내는 단면도이다.
Claims (6)
- 메모리셀부와 주변회로부를 가지는 반도체장치의 기판에 형성된 절연층을 가지는 상기 반도체 장치에 있어서, 상기 반도체장치의 기판에 제1도전층을 도포하고 패턴하는 단계; 상기 패턴화된 제1도전층과 상기 반도체 기판 전면에 제1절연층을 형성하는 단계; 상기 주변회로부에 형성된 제1절연층만을 식각하여 주변회로부의 제1도전층의 측벽에 스페이서를 형성하는 단계; 상기 주변회로부의 결과물과 상기 메모리셀부의 상기 제1절연층전면에 제2절연층을 형성하는 단계; 상기 메모리셀부의 상기 제1 및 제2절연층의 소정부분을 식각하여 반도체 기판을 노출시키는 접촉창을 형성하는 단계; 상기 메모리셀부 및 상기 주변회로부의 결과물 전면에 제2도전층을 형성하는 단계; 및 상기 주변회로부의 제2도전층은 제거하고, 상기 메모리셀부의 제2도전층은 상기 접촉창을 채우도록 패턴화하는 단계를 구비함을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제1항에 있어서, 상기 제1 및 제2절연층은 고온산화막 또는 저온산화막임을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제1항에 있어서, 상기 제1 또는 제2도전층이금속층 또는 도핑된 다결정실리콘층임을 특징으로 하는 반도체장치의 제조방법.
- 소자분리산화막에 의해 활성영역과 비활성영역으로 구분되는 반도체기판을 가지는 반도체장치에 있어서, 상기 활성영역의 반도체 기판과 상기 소자분리산화막 전면에 순차적으로 제1도전층과 제1절연층을 도포하고 패턴하는 단계; 상기 패턴화된 제1도전층과 제1절연층, 상기 반도체기판 및 상기 소자분리산화막 상에 제2절연층을 형성하는 단계; 상기 제2절연층을 식각하여 상기 제1도전층의 측벽에 스페이서를 형성하는 단계; 결과물 전면에 제3절연층을 형성하는 단계; 및 상기 제3절연층 전면에 제2도전층을 형성하고 패턴하는 단계를 구비함을 특징으로 하는 반도체장치의 제조방법.
- 제4항에 있어서, 상기 제1내지 제3절연층이 산화막임을 특징으로 하는 반도체장치의 제조방법.
- 제4항에 있어서, 상기 제1 또는 제2도전층이 금속층 또는 도핑된 다결정실리콘층임을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950002684A KR0144922B1 (ko) | 1995-02-14 | 1995-02-14 | 고밀도 반도체 메모리장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950002684A KR0144922B1 (ko) | 1995-02-14 | 1995-02-14 | 고밀도 반도체 메모리장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960032738A true KR960032738A (ko) | 1996-09-17 |
| KR0144922B1 KR0144922B1 (ko) | 1998-07-01 |
Family
ID=66531724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950002684A KR0144922B1 (ko) | 1995-02-14 | 1995-02-14 | 고밀도 반도체 메모리장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144922B1 (ko) |
-
1995
- 1995-02-14 KR KR1019950002684A patent/KR0144922B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0144922B1 (ko) | 1998-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970008663A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR940022839A (ko) | 반도체 장치 및 그 제조방법 | |
| KR950034516A (ko) | 반도체 소자 및 그 제조방법 | |
| KR960032738A (ko) | 고밀도 반도체 메모리장치의 제조방법 | |
| KR980005912A (ko) | 반도체 장치의 금속콘택구조 및 그 제조방법 | |
| KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960026835A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970003466A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR930022475A (ko) | 반도체 장치의 콘텍 형성방법 및 그 구조 | |
| KR950034743A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR940016920A (ko) | 저부게이트 박막트랜지스터 제조방법 | |
| KR970018747A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950015783A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR950021548A (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
| KR940022864A (ko) | 반도체 메모리장치의 제조방법 | |
| KR970030326A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970013348A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR960012324A (ko) | 반도체소자의 게이트전극 콘택 및 그 제조방법 | |
| KR960026864A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970053941A (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| KR970054130A (ko) | 반도체 메모리장치의 패드층 형성방법 | |
| KR940016769A (ko) | 고집적 반도체기억장치의 전하보존전극 제조 방법 | |
| KR960006001A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR940022854A (ko) | 반도체장치의 접촉창 형성방법 | |
| KR950002039A (ko) | 반도체장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030307 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |