KR930022475A - 반도체 장치의 콘텍 형성방법 및 그 구조 - Google Patents
반도체 장치의 콘텍 형성방법 및 그 구조Info
- Publication number
- KR930022475A KR930022475A KR1019920007011A KR920007011A KR930022475A KR 930022475 A KR930022475 A KR 930022475A KR 1019920007011 A KR1019920007011 A KR 1019920007011A KR 920007011 A KR920007011 A KR 920007011A KR 930022475 A KR930022475 A KR 930022475A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- film
- forming
- etching
- planarization
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 8
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract 7
- 238000000151 deposition Methods 0.000 claims abstract 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract 3
- 239000010703 silicon Substances 0.000 claims abstract 3
- 238000005530 etching Methods 0.000 claims 11
- 238000005229 chemical vapour deposition Methods 0.000 claims 2
- 239000000463 material Substances 0.000 claims 1
- 230000002093 peripheral Effects 0.000 abstract description 3
- 239000005380 borophosphosilicate glass Substances 0.000 abstract 1
- 238000004140 cleaning Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract 1
- 238000000034 method Methods 0.000 description 2
Abstract
금속과 실리콘 기판을 연결시키는 콘택 형성에 있어서, 콘택 크기보다 크게 포토레지스트 창을 형성하여 CVD 산화막을 제거한 다음 BPSG로써 평탄화를 실시함으로써 통상 금속을 침적시키기 전의 세정공정에 의하여 기판에 수직한 콘텍의 벽에 생기는 요철을 제거하여 단차 피복성을 좋게하고 메모리 소자의 메모리 셀 영역과 주변영역 사이의 단차를 작게 형성하였다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 1C도는 종래기술의 금속-기판 콘택 형성방법을 나타낸 공정 단면도.
제2A 및 2B도는 본 발명에 따른는 메모리 셀 및 주변영역내의 금속-기판 콘택 형성방법을 나타낸 공정 단면도.
제3A도 및 3B도는 본 발명에 따르는 콘택창의 마사크 패턴과 공정 단면도를 각각 나타낸 도면.
제4A도 및 4B도는 본 발명에 의하여 주변 영역 모두를 식각한 상태를 나타낸 도면.
제5A도 내지 5C도는 본 발명에 따른 다른 실시예를 나타낸 도면.
Claims (9)
- 반도체 기판상에 2개 이상의 평탄화막을 갖는 반도체 장치의 금속막 콘택 형성방법에 있어서, 상기 반도체 기판위에 제1절연막을 침적시킨 후 그 위에 제1평탄화막을 형성하는 단계. 상기 제1편탄화막 위에 제2절연막을 침적시킨 후 반도체 기판에 대한 원하는 콘택창보다 소정크기만큼 더 크게 제2절연막에 대한 개구를 형성하는 단계, 상기 결과물 위에 제2평탄화막을 형성하는 단계, 상기 제2평탄화막 위에 제2절연막을 침적시킨후 반도체 기판에 대한 원하는 콘택창 보다 크며 상기 제1식각 개구 보다 소정크기만큼 크게 제3절연막에 대한 개구를 형성하는 단계, 상기 결과물 위에 제3평탄화막을 형성하는 단계, 상기 결과물에 대해 반도체 기판에 대한 콘택창을 형성하는 단계, 및 콘택창에 금속막을 형성하는 단계로 구성되는것을 특징으로 하는 반도체 장치의 금속막 콘택 형성방법.
- 제1항에 있어서, 상기 제1식각은 제2절연막에 대해 이방성 에칭으로 실시되는 것을 특징으로 하는 반도체 장치의 금속막 콘택 형성방법.
- 제1항에 있어서, 상기 제2식각은 제3절연막에 대해 이방성 에칭으로 실시되는 것을 특징으로 하는 반도체장치의 금속막 콘택 형성방법.
- 제1항에 있어서, 상기 제1식각은 제2절연막에 대해 이방성 에칭으로 실시되며, 제2식각은 제3절연막에 대해 이방성 에칭으로 실시되는 것을 특징으로 하는 반도체 장치의 금속막 콘택 형성방법.
- 제1항에 있어서, 상기 제1식각과 제2식각을 따로따로 2회 실시하지 않고 제2식각 실시에서 제2절연막까지 산화막 식각을 실시하는 것을 특징으로 하는 반도체 장치의 금속막 콘택 형성방법.
- 제1항에 있어서, 상기 제1절연막 및 제2절연막은 CVD법에 의해 형성되는 것을 특징으로 하는 반도체 장치의 금속막 콘택 형성방법.
- 실리콘 기판으로부터 절연막과 평탄화막이 2회 이상 나타나는 영역에 형성되는 금속-기판 콘택에서 금속은 실리콘 기판과 상기 영역을 뚫고 형성된 콘택을 통하여 전기적 접속을 이루고, 금속의 바닥 부분이 접속되는 물질은 단지 기판과 접하는 절연막과 그 절연막 위의 평탄화막인 것을 특징으로 하는 금속-기판 콘택 구조.
- 제7항에 있어서, 상기 절연막은 CVD법에 의해 형성되는 것을 특징으로 하는 금속-기판 콘택 구조.
- 제7항에 있어서, 상기 평탄화막은 1회 평탄화로 형성되지 않고 2회 이상의 평탄화에 의해서 형성되는 것을 특징으로 하는 금속-기판 콘택 구조.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920007011A KR100228272B1 (ko) | 1992-04-24 | 1992-04-24 | 반도체 장치의 콘택 형성방법 및 그 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920007011A KR100228272B1 (ko) | 1992-04-24 | 1992-04-24 | 반도체 장치의 콘택 형성방법 및 그 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930022475A true KR930022475A (ko) | 1993-11-24 |
| KR100228272B1 KR100228272B1 (ko) | 1999-11-01 |
Family
ID=19332307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920007011A KR100228272B1 (ko) | 1992-04-24 | 1992-04-24 | 반도체 장치의 콘택 형성방법 및 그 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100228272B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100248799B1 (ko) * | 1996-12-30 | 2000-03-15 | 김영환 | 반도체 소자의 금속 콘택 방법 |
-
1992
- 1992-04-24 KR KR1019920007011A patent/KR100228272B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100248799B1 (ko) * | 1996-12-30 | 2000-03-15 | 김영환 | 반도체 소자의 금속 콘택 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5284787A (en) | Method of making a semiconductor memory device having improved electrical characteristics | |
| KR930018659A (ko) | 고집적 소자용 미세 콘택 형성방법 | |
| KR100278273B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR940016687A (ko) | 반도체 접속장치 및 그 제조방법 | |
| KR100471410B1 (ko) | 반도체소자의 비트라인 콘택 형성방법 | |
| KR930022475A (ko) | 반도체 장치의 콘텍 형성방법 및 그 구조 | |
| KR0140733B1 (ko) | 반도체소자의 미세콘택 형성방법 | |
| KR960014728B1 (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| KR100268896B1 (ko) | 커패시터및그의제조방법 | |
| KR100402935B1 (ko) | 반도체 장치 제조 방법 | |
| KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR100365754B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| KR940012572A (ko) | 반도체 장치에서의 콘택트 형성방법 | |
| KR960012324A (ko) | 반도체소자의 게이트전극 콘택 및 그 제조방법 | |
| KR20010039149A (ko) | 반도체 소자의 전도층 패턴 형성방법 | |
| KR970053983A (ko) | Cob 구조를 구비한 dram 셀의 캐패시터 제조방법 | |
| KR950004539A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR970003466A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR19990055765A (ko) | 반도체 소자의 제조방법 | |
| KR960002649A (ko) | 다층절연막 구조를 갖는 반도체 장치 및 제조방법 | |
| KR960043192A (ko) | 반도체 캐패시터 및 그 제조 방법 | |
| KR970018747A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR940016828A (ko) | 반도체 소자의 캐패시터 제조방법 |