KR960014728B1 - 반도체 소자의 저장전극 형성방법 - Google Patents
반도체 소자의 저장전극 형성방법 Download PDFInfo
- Publication number
- KR960014728B1 KR960014728B1 KR1019930012046A KR930012046A KR960014728B1 KR 960014728 B1 KR960014728 B1 KR 960014728B1 KR 1019930012046 A KR1019930012046 A KR 1019930012046A KR 930012046 A KR930012046 A KR 930012046A KR 960014728 B1 KR960014728 B1 KR 960014728B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- forming
- polysilicon
- contact hole
- photoresist pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 230000015572 biosynthetic process Effects 0.000 title 1
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 238000001039 wet etching Methods 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000001312 dry etching Methods 0.000 claims abstract description 6
- 125000006850 spacer group Chemical group 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 229920005591 polysilicon Polymers 0.000 claims description 29
- 230000004888 barrier function Effects 0.000 claims description 20
- 150000004767 nitrides Chemical class 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229920001296 polysiloxane Polymers 0.000 abstract 1
- 239000010408 film Substances 0.000 description 20
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용없음.
Description
제1도는 종래 기술에 의해 제조된 저장전극을 도시한 단면도.
제2도 내지 제7b도는 본 발명에 의한 저장전극 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
100 : 실리콘 기판 1 : 산화막 스페이서
2 : 폴리실리콘 3A : 산화막
3 : 제1산화막 4, 8A, 8B : 저장전극
5 : 감광막 패턴 6A : 장벽용 폴리실리콘
6 : 질화막 7 : 제2산화막
8 : 저장전극용 폴리실리콘 9 : 저장전극 형성용 감광막 패턴
10 : 제1콘택홀 11 : 제2콘택홀
본 발명은 반도체 소자의 저장전극 형성방법에 관한 것으로, 특히 제한된 면적하에서 저장전극의 용량을 증가시키기 위하여, 콘택 식각시에 다이렉트 콘택(Direct Contact)방법과 셀프 얼라인 콘택(Self Aligned Contact)방법을 이용하고, 습식식각시의 장벽용으로 질화막(Si3N4)이나 폴리실리콘(Polysilicon)을 이용하여 T자 형태의 저장전극을 형성하는 방법에 관한 것이다.
일반적으로, 반도체 소자가 고집적화되어감에 따라 제한된 좁은 면적내에서 가능한 최대 용량의 저장전극을 형성하기 위하여 여러가지 방법이 제안되어져 왔는데, 본 발명에서는 실리콘 기판 상부에 입체적인 구조로 형성한 T자 형태의 저장전극 형성방법으로서, 종래의 T자형 구조에 비해 그 용량이 더욱 증가된 것이다.
이하, 첨부된 도면을 참조하여 종래의 저장전극과 본 발명의 저장전극의 형성방법을 상세히 설명하기로 한다.
제1도는 종래 기술에 의해 제조된 저장전극을 도시한 단면도로서, 실리콘 기판(100) 상부에 폴리실리콘(2)과 그 양쪽 측벽에 형성된 산화막 스페이서(1)로 이루어진 워드 라인(Word Line)을 형성하고, 그 상부 표면을 따라 산화막(3A)을 도포하여 표면을 평탄화시킨 다음, 이웃하는 워드 라인들 사이의 저장전극이 형성될 부분에 다이렉트 콘택방법으로 콘택홀을 형성하고, 콘택홀과 상부 표면을 따라 저장전극용 폴리실리콘을 증착한 후, 저장전극용 폴리실리콘의 일정부분을 식각하여 저장전극(4)을 형성한 것이다.
상기 제1도에 도시된 저장전극의 경우에는 저장전극의 외부 노출 부분이 저장전극의 용량을 결정하므로, 고집적 소자에서 필요로 하는 정도의 고용량을 얻지 못하는 문제점이 존재하게 된다.
따라서, 본 발명에서는 제한된 면적하에서 최대한의 용량을 갖는 저장전극을 형성하기 위하여, 콘택식각시에 다이렉트 콘택방법과 셀프 얼라인 콘택방법을 이용하고, 습식식각시의 장벽용으로 질화막(Si3N4)이나 폴리실리콘을 이용하여 저장전극을 형성하고자 하는데에 그 목적이 있다.
제2도 내지 제7b도는 본 발명에 의한 저장전극 형성방법을 도시한 단면도이다.
제2도는 실리콘 기판(100) 상부에 폴리실리콘(2)과 그 양쪽 측벽에 형성된 산화막 스페이서(1)로 이루어진 워드 라인을 형성하고, 그 상부 표면을 따라 제1산화막(3)을 도포하여 표면을 평탄화시킨 다음, 그 상부에 감광막 패턴(5)을 형성하고, 감광막 패턴(5)을 마스크로 한 다이렉트 콘택방법으로 저장전극이 형성될 부분의 제1산화막(3)을 식각하여 제1콘택홀(10)을 형성한 단면도이다.
제3도는 상기의 감광막 패턴(5)을 제거하고, 제1콘택홀(10)과 상부 표면을 따라 습식식각시의 장벽용으로 질화막(6)을 증착한 다음, 다시 그 상부에 제2산화막(7)을 도포하여 표면을 평탄화시킨 단면도이다.
제4도는 제2산화막(7)으로 상부 표면을 평탄화시킨 후에, 셀프 얼라인 콘택방법으로 제2산화막(7)과 질화막(6)을 식각하여 상기의 제1콘택홀(10) 내부에 제1콘택홀(10)보다 조금 작은 크기의 제2콘택홀(11)을 형성한 단면도이다.
제5도는 상기의 제4도 공정에서 형성된 제2콘택홀(11)과 상부 표면에 저장전극용 폴리실리콘(8)을 증착한 다음, 그 상부에 저장전극 형성용 감광막 패턴(9)을 형성한 단면도이다.
제6도는 상기의 저장전극 형성용 감광막 패턴(9)을 마스크로 하여 저장전극용 폴리실리콘(8)을 건식식각한 단면도이다.
제7a도는 상기 제6도의 공정 후에 저장전극 형성용 감광막 패턴(9)을 제거한 다음, 질화막(6)을 장벽으로 한 습식식각 공정으로 제2산화막(7)을 제거하여 저장전극(8A)을 형성한 단면도로서, 이때의 저장전극(8A)의 용량은 상기의 공정에서 형성된 저장전극(8A)의 외부 표면을 따라 노출된 면적 전체가 된다.
제7b도는 상기 제3도의 공정에서 습식식각시의 장벽용으로 질화막(6) 대신에 장벽용 폴리실리콘(6A)을 얇게 증착한 다음, 후속 공정인 제4도 내지 제6도를 진행한 후에, 제6도의 저장전극 형성용 감광막 패턴(9)을 제거하지 않은 상태에서 장벽용 폴리실리콘(6A)을 장벽으로 한 습식식각 공정으로 제2산화막(7)을 제거하고, 저장전극 형성용 감광막 패턴(9)을 마스크로 하여 장벽용 폴리실리콘(6A)을 일정부분 건식식각함으로써, 장벽용 폴리실리콘(6A)의 일정부분을 포함하는 저장전극(8B)을 형성한 단면도이다.
제7b도에서 형성된 저장전극(8B)의 용량은 장벽용 폴리실리콘(6A)의 노출된 부분과 저장전극(8B)의 표면을 따라 노출된 부분 전체가 된다.
상기 제2도 내지 제7b도의 저장전극 형성방법으로 이용하여 저장전극을 형성하게 되면 동일한 면적내에서 저장전극의 노출된 부분이 증가하게 되므로, 저장전극의 용량이 종래의 기술에 비해 월등히 증가하며, 특히 습식식각시의 장벽용으로 폴리실리콘을 사용할 경우에는 그 효과가 더욱 두드러짐을 알 수 있다.
Claims (2)
- 반도체 소자의 저장전극 형성방법에 있어서, 실리콘 기판 상부에 폴리실리콘과 그 양쪽 측벽에 형성된 산화막 스페이서로 이루어진 워드 라인을 형성하고, 그 상부 표면을 따라 제1산화막을 도포하여 표면을 평탄화시킨 다음, 그 상부에 감광막 패턴을 형성하고, 감광막 패턴을 마스크로 한 다이렉트 콘택(Direct Contact)방법으로 저장전극이 형성될 부분의 제1산화막을 식각하여 제1콘택홀을 형성하는 제1단계와, 상기의 감광막 패턴을 제거하고, 제1콘택홀과 상부 표면을 따라 습식식각시의 장벽용으로 질화막을 증착한 다음, 다시 그 상부에 제2산화막을 도포하여 표면을 평탄화시키는 제2단계와, 셀프 얼라인 콘택(Self Aligned Contact)방법으로 제2산화막과 질화막을 식각하여 상기의 제1콘택홀 내부에 제1콘택홀보다 조금 작은 크기의 제2콘택홀을 형성하는 제3단계와, 상기 제2콘택홀과 상부 표면을 따라 저장전극용 폴리실리콘을 증착한 다음, 그 상부에 저장전극 형성용 감광막 패턴을 형성하고, 상기의 저장전극 형성용 감광막 패턴을 마스크로 하여 저장전극용 폴리실리콘을 건식식각하는 제4단계와, 상기의 저장전극 형성용 감광막 패턴을 제거한 다음, 질화막을 장벽으로 한 습식식각 공정으로 제2산화막을 제거하여 저장전극을 형성하는 제5단계로 이루어지는 것을 특징으로 하는 반도체 소자의 저장전극 형성방법.
- 반도체 소자의 저장전극 형성방법에 있어서, 실리콘 기판 상부에 폴리실리콘과 그 양쪽 측벽에 형성된 산화막 스페이서로 이루어진 워드 라인을 형성하고, 그 상부 표면을 따라 제1산화막을 도포하여 표면을 평탄화시킨 다음, 그 상부에 감광막 패턴을 형성하고, 감광막 패턴을 마스크로 한 다이렉트 콘택방법으로 저장전극이 형성될 부분의 제1산화막을 식각하여 제1콘택홀을 형성하는 제1단계와, 상기의 감광막 패턴을 제거하고, 제1콘택홀과 상부 표면을 따라 습식식각시의 장벽용으로 장벽용 폴리실리콘을 증착한 다음, 다시 그 상부에 제2산화막을 도포하여 표면을 평탄화시키는 제2단계와, 셀프 얼라인 콘택방법으로 제2산화막과 장벽용 폴리실리콘을 식각하여 상기의 제1콘택홀 내부에 제1콘택홀보다 조금 작은 크기의 제2콘택홀을 형성하는 제3단계와, 상기 제2콘택홀과 상부 표면을 따라 저장전극용 폴리실리콘을 증착한 다음, 그 상부에 저장전극 형성용 감광막 패턴을 형성하고, 상기의 저장전극 형성용 감광막 패턴을 마스크로 하여 저장전극용 폴리실리콘을 건식식각하는 제4단계와, 상기의 저장전극 형성용 감광막 패턴을 제거하지 않은 상태에서 장벽용 폴리실리콘을 장벽으로 한 습식식각 공정으로 제2산화막을 제거하고, 저장전극 형성용 감광막 패턴을 마스크로 하여 장벽용 폴리실리콘을 일정부분 건식식각 함으로써, 장벽용 폴리실리콘의 일정부분을 포함하는 저장전극을 형성하는 제5단계로 이루어지는 것을 특징으로 하는 반도체 소자의 저장전극 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930012046A KR960014728B1 (ko) | 1993-06-30 | 1993-06-30 | 반도체 소자의 저장전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930012046A KR960014728B1 (ko) | 1993-06-30 | 1993-06-30 | 반도체 소자의 저장전극 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950001959A KR950001959A (ko) | 1995-01-04 |
| KR960014728B1 true KR960014728B1 (ko) | 1996-10-19 |
Family
ID=19358288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930012046A KR960014728B1 (ko) | 1993-06-30 | 1993-06-30 | 반도체 소자의 저장전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960014728B1 (ko) |
-
1993
- 1993-06-30 KR KR1019930012046A patent/KR960014728B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950001959A (ko) | 1995-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5284787A (en) | Method of making a semiconductor memory device having improved electrical characteristics | |
| JP3640763B2 (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| US5294296A (en) | Method for manufacturing a contact hole of a semiconductor device | |
| US6093575A (en) | Semiconductor device and production method of a semiconductor device having a capacitor | |
| KR100382727B1 (ko) | 셀프 얼라인 콘택 식각 공정을 채용할 경우 보이드 없이패드를 형성할 수 있는 반도체 소자의 제조방법 | |
| KR100207462B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| JPH10303392A (ja) | 半導体装置の製造方法 | |
| JP2751001B2 (ja) | 半導体素子のスタックキャパシタ形成方法 | |
| KR960014728B1 (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR950004533A (ko) | 캐패시터 제조방법 | |
| US6143596A (en) | Planarization for interlayer dielectric | |
| KR100214534B1 (ko) | 반도체소자의 소자격리구조 형성방법 | |
| KR0165503B1 (ko) | 반도체 메모리 장치의 캐패시터 제조방법 | |
| KR960005566B1 (ko) | 전하 저장 전극 형성방법 | |
| KR0176151B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| KR970010773B1 (ko) | 디램(dram) 제조 방법 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR940009620B1 (ko) | 반도체 셀의 캐패시터 제조방법 | |
| KR0158906B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| KR0138292B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR940009617B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| KR0131731B1 (ko) | 반도체소자 제조방법 | |
| KR100328824B1 (ko) | 커패시터 제조방법 | |
| KR940009637B1 (ko) | 트랜치형 비트라인을 갖는 캐패시터 셀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050922 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |