KR0131731B1 - 반도체소자 제조방법 - Google Patents
반도체소자 제조방법Info
- Publication number
- KR0131731B1 KR0131731B1 KR1019940010997A KR19940010997A KR0131731B1 KR 0131731 B1 KR0131731 B1 KR 0131731B1 KR 1019940010997 A KR1019940010997 A KR 1019940010997A KR 19940010997 A KR19940010997 A KR 19940010997A KR 0131731 B1 KR0131731 B1 KR 0131731B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- insulating film
- contact hole
- forming
- pattern
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 26
- 239000010703 silicon Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 125000006850 spacer group Chemical group 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 9
- 239000010937 tungsten Substances 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 229920005591 polysilicon Polymers 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000003860 storage Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 230000002902 bimodal effect Effects 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 고집적 반도체소자 제조방법에 관한 것으로, 실리콘 기판 또는 폴리실리콘 상에 형성된 콘택홀 측벽에 도전층 스페이서를 콘택홀 저부면의 노출된 층의 손상을 방지하기 위하여 실리콘기판에 절연막을 형성하고, 절연막의 일정부분을 제거하여 실리콘기판이 노출된 콘택홀을 형성하는 단계와, 상기 콘택홀저부에 텅스텐막을 선택적으로 증착하는 단계와, 전체구조 상부에 도전층을 증착하고 이방성식각하여 콘택홀측벽에 도전층 스페이서를 형성하는 단계를 포함하는 기술이다.
Description
제1도는 종래기술에 의해 콘택홀 측벽에 폴리실리콘 스페이서를 형성한 단면도.
제2a도 내지 제2c도는 본 발명에 의해 콘택홀 측벽에 폴리실리콘 스페이서를 형성하는 단면도.
제3a도 내지 제3e도는 본 발명에 의해 콘택홀 측벽에 폴리실리콘 스페이서를 형성하는 방법을 저장전극 제조공정에 적용한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1,11 : 실리콘기판 2 : 절연막
10,20 : 콘택홀 12 : 제1절연막
13 : 도전층 4,18 : 도전층 스페이서
14 : 제2절연막 15,17 : 감광막패턴
3,16 : 텅스텐막
본 발명은 고집적 반도체소자의 제조방법에 관한것으로, 특히 실리콘 기판 또는 폴리실리콘층 상에 형성된 콘택홀 측벽에 도전층 스페이서를 콘택홀 저부면의 노출된 층의 손상없이 형성하는 방법에 관한 것이다.
최근에 반도체소자의 집적도가 높아짐에 따라 단위셀의 면적이 감소하게 되고, 이에 따라 상부의 도전층을 콘택홀을 통하여 하부의 도전층에 콘택된다.
제1도는 종래기술에 의해 실리콘기판(1)상에 절연막(2)을 도포하고 콘택마스크를 이용한 식각공정으로 상기 절연막(2)의 일정부분을 식각하여 콘택홀(10)을 형성하고 전체구조 상부에 도전층 예를들어 폴리실리콘층을 증착하고 이방성식각하여 콘택홀(10)측벽에 도전층 스페이서(4)을 형성한 단면도로서, 상기 이방성식각공정시 노출된 실리콘기판(1)이 손상되는 문제점이 발생된다.
따라서, 본 발명은 상기와 같이 콘택홀의 저부면이 손상되는 문제점을 해결하기 위하여 콘택홀을 형성한다음, 콘택홀 저부에 선택적으로 텅스텐막을 형성하고 콘택홀 측벽에 도전층 스페이서를 형성하는 반도체소자 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본발명에 의하면, 반도체소자의 제조방법에 있어서,
실리콘기판에 절연막을 형성하고, 절연막의 일정부분을 제거하여 실리콘기판이 노출된 콘택홀을 형성하는 단계와,
상기 콘택홀저부에 텅스텐막을 선택적으로 증착하는 단계와,
전체구조 상부에 도전층을 증착하고 이방성식각하여 콘택홀측벽에 도전층 스페이서를 형성하는 단계를 포함하는 것을 특징으로 한다.
또다른 본 발명의 실시예에 의하면 반도체소자의 제조방법에 있어서,
실리콘기판상부에 제 1 절연막, 도전층, 제 2 절연막을 적층하고 그 상부에 저장전극 콘택마스크용 감광막패턴을 형성한후 식각공정으로 상기 제 2 절연막, 도전층, 제 1 절연막을 순차적으로 제거하여 콘택홀을 형성하는 단계와,
상기 감광막패턴을 제거한후 노출된 실리콘기판과 도전층의 측벽에 텅스텐막을 선택적으로 성장시키는 단계와,
전체구조 상부에 저장전극 마스크용 감광막패턴을 형성한후 노출된 지역의 제 2 절연막과 도전층을 식각하여 제 2 절연막패턴과 도전층패턴을 형성하는 단계와,
상기 저장전극 마스크용 감광막패턴을 제거하고 콘택홀과 제 2 절연막패턴의 측벽에 도전층 스페이서를 형성하여 실리콘기판과 도전층패턴이 도전층 스페이서에 의해 전기적으로 접속된 저장전극을 형성하는 단계와,
상기 제 2 절연막패턴과 제 1 도전층패턴 저부의 제 1 절연막의 일정두께를 식각하여 저장전극의 표면을 노출시키는 단계와,
저장전극의 표면에 유전체막과 플레이트전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2a도 내지 제2b도는 본 발명에 의해 반도체소자의 콘택 제조단계를 도시한 단면도이다.
제2a도는 실리콘기판(1)상에 절연막(2)을 형성하고, 절연막(2)의 일정부분을 제거하여 실리콘기판(1)이 노출된 콘택홀(10)을 형성한 단면도이다.
제2b도는 상기 콘택홀(10)저부에 텅스텐막(3)을 선택적으로 증착시킨 단면도이다.
제2c도는 전체구조 상부에 도전층 예를들어 폴리실리콘층을 증착하고 이방성식각하여 콘택홀(10)측벽에 도전층 스페이서(4)를 형성한 단면도로서, 상기 이방성식각공정시 텅스텐막(3)은 식각정지층으로 사용되어 실리콘기판(1)의 손상은 방지할 수 있다.
제2a도 내지 제3e도는 본 발명에 의해 콘택홀 측벽에 도전층 스페이서를 형성하는 방법을 저장전극 제조공정에 적용한 단면도이다.
제3a도는 실리콘기판(11)상부에 제 1 절연막(12), 도전층(13), 제 2 절연막(14)을 적층하고 그 상부에 저장전극 콘택마스크용 감광막패턴(15)을 형성한 후 식각공정으로 상기 제 2 절연막(14), 도전층(13), 제 1 절연막(12)를 순차적으로 제거하여 콘택홀(20)을 형성한 단면도이다. 여기서 상기 콘택홀(20)측벽에 있는 도전층(13)에는 홈이 형성되도록 하기 위하여 등방성식각으로 식각한다.
제3b도는 상기 감광막패턴(15)을 제거한후 노출된 실리콘기판(11)표면과 도전층(13)의 홈에 텅스텐막(13)을 선택적으로 성장시킨 상태의 단면도이다.
제3c도는 전체구조 상부에 저장전극 마스크용 감광막패턴(17)을 형성한후 노출된 지역의 제 2 절연막(14)과 도전층(16)을 식각하여 제 2 절연막패턴(14')과 도전층패턴(13')을 형성한 단면도이다.
제3d도는 상기 저장전극 마스크용 감광막패턴(17)을 제거하고 콘택홀(20)과 제2 절연막(14')의 측벽에 도전층 스페이서(18)를 형성하여 실리콘기판(11)과 도전층패턴(13')이 도전층 스페이서(16)에 의해 전기적으로 접속된 저장전극(30)을 형성한 단면도이다.
제3e도는 상기 제 2 절연막패턴(14')과 제 1 도전층패턴(13')저부의 제 1 절연막(12)의 일정두께를 식각하여 저장전극(30)의 표면을 많이 노출시킨 단면도이다. 참고로, 상기 제 2 절연막(12)은 식각 비율이 다른 물질을 형성하여 상부층을 제거하여도 된다.
상기 공정후 저장전극의 표면에 유전체막과 플레이트전극을 형성하면 된다.
상기한 본 발명에 의하면, 콘택홀 측벽에 도전층 스페이서를 실리콘기판의 손상없이 형성할 수 있으므로 이러한 기술을 캐패시터 제조방법에 적용할 경우 저장전극의 표면적을 증대시킬수 있으며 제조공정도 용이한 효과가 있다.
Claims (4)
- 반도체소자의 제조방법에 있어서, 실리콘기판에 절연막을 형성하고, 절연막의 일정부분을 제거하여 실리콘기판이 노출된 콘택홀을 형성하는 단계와, 상기 콘택홀저부에 텅스텐막을 선택적으로 증착하는 단계와, 전체구조 상부에 도전층을 증착하고 이방성식각하여 콘택홀측벽에 도전층 스페이서를 형성하는 단계를 포함하는 반도체소자의 제조방법.
- 제1항에 있어서, 상기 실리콘기판과 도전층 스페이서는 폴리실리콘으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 반도체소자의 제조방법에 있어서, 실리콘기판상부에 제 1 절연막, 도전층, 제 2 절연막을 적층하고 그 상부에 저장전극 콘택마스크용 감광막패턴을 형성한 후 식각공정으로 상기 제 2 절연막, 도전층, 제 1 절연막을 순차적으로 제거하여 콘택홀을 형성하는 단계와, 상기 감광막패턴을 제거한 후 노출된 실리콘기판과 도전층의 측벽에 텅스텐막을 선택적으로 성장시키는 단계와, 전체구조 상부에 저장전극 마스크용 감광막패턴을 형성한후 노출된 지역의 제 2 절연막과 도전층을 식각하여 제 2 절연막패턴과 도전층패턴을 형성하는 단계와, 상기 저장전극 마스크용 감광막패턴을 제거하고 콘택홀과 제 2 절연막패턴의 측면에 도전층 스페이서를 형성하여 실리콘기판과 도전층패턴이 도전층 스페이서에 의해 전기적으로 접속된 저장전극을 형성하는 단계와, 상기 제 2 절연막패턴과 제 1 도전층패턴 저부의 제 1 절연막의 이정두께를 식각하여 저장전극의 표면을 노출시키는 단계와. 저장전극의 표면에 유전체막과 플레이트전극을 형성하는 단계를 표함하는 반도체소자의 제조방법.
- 제1항에 있어서, 상기 콘택홀을 형성하는 공정에서 콘택홀 측벽의 도전층에 홈이 형성되도록 습식식각하는 것을 특징으로 하는 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940010997A KR0131731B1 (ko) | 1994-05-20 | 1994-05-20 | 반도체소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940010997A KR0131731B1 (ko) | 1994-05-20 | 1994-05-20 | 반도체소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950034421A KR950034421A (ko) | 1995-12-28 |
| KR0131731B1 true KR0131731B1 (ko) | 1998-04-14 |
Family
ID=19383443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940010997A KR0131731B1 (ko) | 1994-05-20 | 1994-05-20 | 반도체소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0131731B1 (ko) |
-
1994
- 1994-05-20 KR KR1019940010997A patent/KR0131731B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950034421A (ko) | 1995-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0154161B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| US5294296A (en) | Method for manufacturing a contact hole of a semiconductor device | |
| KR960006030A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100207462B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR0156646B1 (ko) | 반도체 기억소자의 캐패시터 제조방법 | |
| KR0131731B1 (ko) | 반도체소자 제조방법 | |
| KR100218730B1 (ko) | 반도체 소자 제조방법 | |
| KR100313957B1 (ko) | 커패시터 제조방법 | |
| KR100388213B1 (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR100390458B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100369484B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100419748B1 (ko) | 반도체소자의제조방법 | |
| KR0165354B1 (ko) | 반도체 장치의 접촉장 형성 방법 | |
| KR960014728B1 (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR960005566B1 (ko) | 전하 저장 전극 형성방법 | |
| KR100328824B1 (ko) | 커패시터 제조방법 | |
| KR940009617B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| KR100218727B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR0165419B1 (ko) | 스페이서를 채용한 원통형 커패시터 제조방법 | |
| KR100548598B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100400282B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR100202187B1 (ko) | 반도체 장치의 캐패시터와 그 형성방법 | |
| KR0151022B1 (ko) | 캐패시터의 축적전극 제조방법 | |
| KR100209279B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091126 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |