KR950004539A - 반도체 기억장치 및 그 제조방법 - Google Patents
반도체 기억장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR950004539A KR950004539A KR1019930012367A KR930012367A KR950004539A KR 950004539 A KR950004539 A KR 950004539A KR 1019930012367 A KR1019930012367 A KR 1019930012367A KR 930012367 A KR930012367 A KR 930012367A KR 950004539 A KR950004539 A KR 950004539A
- Authority
- KR
- South Korea
- Prior art keywords
- storage capacitor
- forming
- trench
- electrode
- silicon substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 기억장치 및 그 제조방법에 관한 것으로, 실리콘기판에 트랜치를 형성한 다음, 상기 트랜치안에 스위칭 트랜지스터를 형성하고, 상기 스위칭 트랜지스터 상부에 비트라인에 연결된 캐패시터를 형성하여, 반도체의 고집적도를 향상시킬 수 있는 반도체 기억장치 및 그 제조방법에 관하여 기술된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1G도는 본 발명에 의한 반도체 기억장치를 제조하는 단계를 도시한 단면도, 제2도는 본 발명의 반도체 기억장치의 등가회로도.
Claims (2)
- 반도체 기억장치에 있어서, 실리콘기판(1)에 트랜치 공정을 이용하여 기판 표면과 수직되게 게이트 전극(워드라인)(7)이 구비되고, 상기 게이트 전극(7)과 실리콘 기판(1) 사이에 게이트 절연막(6)이 구비되고, 상기 게이트 전극(7) 상부에 저장 캐패시터와의 분리를 위한 제1산화막(8)이 구비되며, 상기 게이트 전극(7) 상, 하부에 제1 및 제2접합영역(2 및 5)이 구비되어 스위칭 역할을 하는 트랜지스터(Tr)와, 상기 스위칭 트랜지스터(Tr) 상부에 저장 캐패시터 하위전극(9), 유전체막(10) 및 저장 캐패시터 상위전극(11)으로 구성되되, 상기 저장 캐패시터 하위전극(9)이 상기 제1접합영역(2)에 접합되고, 상기 저장 캐패시터 상위전극(11)이 비트라인(13)과 연결된 저장 캐패시터(C)로 구성되는 것을 특징으로 하는 반도체 기억장치.
- 반도체 기억장치의 제조방법에 있어서, 실리콘 기판(1)상에 마스크 및 이온 주입 공정으로 저장 캐패시터의 하위전극이 접합될 제1접합 영역(2)을 형성한 다음, 트랜치를 형성하기 위하여 포토레지스트(3)를 도포한 후에 트랜치식각용 마스크를 이용하여 포토레지스트(3)를 패턴화하는 단계와, 상기 패턴화된 포토레지스트(3)를 이용하여 상기 제1접합영역(2) 및 실리콘 기판(1)의 노출된 부분을 건식식각방법으로 트랜치(4)를 형성하는 단계와, 상기 포토레지스트(3)를제거한 후, 상기 트랜치(4) 하부면의 실리콘 기판(1) 부위에 이온 주입 공정으로 저장 캐패시터의 상위전극이 접합될 제2접합영역(5)을 형성하는 단계와, 상기 트랜치(4)내에 열 산화 공정을 이용하여 게이트 절연막(6)을 형성한 다음, 전반적으로 폴리실리콘을 증착하여 에치 백 공정으로 트랜치(4) 내부에만 폴리실리콘이 형성되게 하여 게이트 전극(워드라인)(7)을 형성하는 단계와, 상기 공정단계로부터 전체구조 상부에 제1산화막(8)을 증착한 후, 마스크 공정 및 식각공정으로게이트 전극(7) 및 게이트 절연막(6) 상부에만 존재하도록 상기 제1산화막(8)을 패턴화 하는 단계와, 상기 공정단계로부터 전체구조 상부에 폴리실리콘을 증착한 후, 저장 캐패시터의 하위전극용 마스크를 사용하여 폴리실리콘을 상기 제1접합영역(2)과 접합되는 상태로 패턴화하여 저장 캐패시터 하위전극(9)을 형성하고, 상기 저장 캐패시터 하위전극(9) 상부에유전체막(10)을 형성한 다음, 폴리실리콘을 증착 및 패턴공정으로 저장 캐패시터 상위전극(11)을 형성하는 단계와, 상기 공정단계로부터 전체구조 상부에 제2산화막(12)을 두껍게 증착 열처리하여 평탄화한 후, 비트라인 콘택 마스크를 사용하여 저장 캐패시터 상위전극(11)의 소정부분이 노출되도록 제2산화막(12)을 식각한 다음, 상기 저장 캐패시터 상위전극(11)과 접속되도록 비트라인(13)을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 기억장지 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930012367A KR960015524B1 (ko) | 1993-07-02 | 1993-07-02 | 반도체 기억장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930012367A KR960015524B1 (ko) | 1993-07-02 | 1993-07-02 | 반도체 기억장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950004539A true KR950004539A (ko) | 1995-02-18 |
| KR960015524B1 KR960015524B1 (ko) | 1996-11-15 |
Family
ID=19358580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930012367A KR960015524B1 (ko) | 1993-07-02 | 1993-07-02 | 반도체 기억장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960015524B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100498910B1 (ko) * | 1998-03-10 | 2005-09-13 | 삼성전자주식회사 | 랜을 이용한 홈오토메이션시스템 및 그 운용방법 |
-
1993
- 1993-07-02 KR KR1019930012367A patent/KR960015524B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100498910B1 (ko) * | 1998-03-10 | 2005-09-13 | 삼성전자주식회사 | 랜을 이용한 홈오토메이션시스템 및 그 운용방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960015524B1 (ko) | 1996-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0487739A4 (en) | Method of manufacturing semiconductor device | |
| KR100258880B1 (ko) | 반도체 소자의 제조방법 | |
| KR950004539A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR100244411B1 (ko) | 반도체장치 제조방법 | |
| KR0157975B1 (ko) | 집적회로의 스택트 캐패시터 제조방법 | |
| KR0172268B1 (ko) | 반도체 소자의 제조방법 | |
| KR940009618B1 (ko) | 이중 캐패시터 제조방법 | |
| KR100219055B1 (ko) | 반도체 장치의 미세 콘택홀 형성 방법 | |
| KR960011471B1 (ko) | 반도체 기억장치 제조방법 | |
| KR930012118B1 (ko) | 반도체장치의 제조방법 | |
| KR100402935B1 (ko) | 반도체 장치 제조 방법 | |
| KR930008884B1 (ko) | 스택커패시터 셀 제조방법 | |
| KR100221631B1 (ko) | 반도체 캐패시터 제조방법 | |
| KR19990003042A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR19980025851A (ko) | 미세 콘택 형성을 위한 고집적 반도체 장치 제조방법 | |
| KR970053822A (ko) | 반도체소자의 커패시터 제조방법 | |
| KR950025869A (ko) | 콘택홀 형성방법 | |
| KR950007103A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR940003049A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR970013348A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR970003965A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR950021584A (ko) | 반도체 기억소자 형성방법 | |
| KR960026854A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR930018721A (ko) | 디램 셀의 캐패시터 저장전극 제조방법 | |
| KR950025876A (ko) | 자기 정렬 콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |