KR950007103A - 디램(dram)셀 커패시터 제조방법 - Google Patents
디램(dram)셀 커패시터 제조방법 Download PDFInfo
- Publication number
- KR950007103A KR950007103A KR1019930015800A KR930015800A KR950007103A KR 950007103 A KR950007103 A KR 950007103A KR 1019930015800 A KR1019930015800 A KR 1019930015800A KR 930015800 A KR930015800 A KR 930015800A KR 950007103 A KR950007103 A KR 950007103A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- film
- interlayer film
- storage node
- interlayer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 디램(DRAM)셀 커패시터 제조방법에 관한 것으로, 스토리지노드 형성을 위한 제1, 2폴리실리콘 증착시 제1폴리실리콘의 홀바닥에 층간막으로 사용되는 고용점금속을 잔존시켜 유효 커패시커면적이 증가되도록 함으로써 커패시턴스의 용량이 증대되도록 하였고 스토리지 노드 패턴형성시 감광막패턴을 마스크로하여 제1,2폴리실리콘과 층간막을 패터닝하고 잔존하는 층간막 제거시 폴리실리콘과 절연막보다 층간막에 대한 식각비가 큰 식각용액을 사용하여 공정을 수행함으로써 종래기술의 식긱공정을 단순화시켜 생산성과 공정수율을 증대시킬수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (A)-(E)는 본 발명의 디램(DRAM)셀 커패시터 공정단면도.
제3도는 본 발명의 제1의 다른 실시예를 나타낸 커패시터 단면도.
제4도는 본 발명의 제2의 다른 실시예를 나타낸 커패시터 단면도.
Claims (7)
- 반도체 기판(11)상의 활성영역에 트랜지스터를 제조한 후, 전표면 상에 절연막(12)를 형성하고, 포트-에칭 공정으로 트랜지스터의 드레인과 커패시터의 스토리지 노드를 콘택시키기위한 매립콘택홀(13)을 선택영역에 형성하는 공정, 노출된 전표면상에 제1폴리실리콘(14)을 형성한후 노출된 평면상에만 층간막(15)을 형성하고, 층간막(15)상에 제2폴리실리콘(16)을 형성하는 공정, 제2폴리실리콘(16)상에 감광막을 도포한후 매립콘택홀(13) 상측에 일정폭을 갖는 감광막패턴(17)을 형성하고, 감광막패턴(17)을 마스크로 하여 노출된 제2폴리실리콘(16), 고융점금속막(15), 제1폴리실리콘(14)을 제거하는 공정, 상기 공정후, 제1,2폴리실리콘(14, 16)사이에 잔존하는 층간막(15)을 제거하여 스토리지 노드(18)를 형성한후, 노출된 전표면에 유전체막(19)을 형성하고, 일정폭을 갖는 플레이트(20)를 스토리지 노드(19) 상측에 형성함을 특징으로 하는 디램(DRAM)셀 커패시터 제조방법.
- 제1항에 있어서, 층간막(15)은 스퍼터링법으로 형성함을 특징으로 하는 디램(DRAM)셀 커패시터 제조방법.
- 제1항에 있어서, 층간막(15)으로는 Ti을 사용함을 특징으로 하는 디램(DRAM)셀 커패시터 제조방법.
- 제1항에 있어서, 층간막(15)식각용액으로 H2O, NH2OH, H2O2의 혼합용액을 사용함을 특징으로 하는 디램(DRAM)셀 커패시터 제조방법.
- 제1항에 있어서, 절연막(12)은 산화막을 이용함을 특징으로 하는 디램(DRAM)셀 커패시터 제조방법.
- 제1항에 있어서, 제2폴리실리콘(16)형성후, 층간막(15a)과 스토리지노드용 제3폴리실리콘 형성공정을 한 차례더 실시하여 3개의 가지를 갖는 스토리지노드(18a)을 형성함을 특징으로 하는 디램(DRAM)셀 커패시터 제조방법.
- 제1항에 있어서, 매립콘택홀(13) 형성후, 매립콘택홀(13)의 바닥에 층간막(15b)을 형성함을 특징으로 하는 디램(DRAM)셀 커패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930015800A KR970000220B1 (ko) | 1993-08-16 | 1993-08-16 | 디램(dram)셀 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930015800A KR970000220B1 (ko) | 1993-08-16 | 1993-08-16 | 디램(dram)셀 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950007103A true KR950007103A (ko) | 1995-03-21 |
| KR970000220B1 KR970000220B1 (ko) | 1997-01-06 |
Family
ID=19361307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930015800A KR970000220B1 (ko) | 1993-08-16 | 1993-08-16 | 디램(dram)셀 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970000220B1 (ko) |
-
1993
- 1993-08-16 KR KR1019930015800A patent/KR970000220B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970000220B1 (ko) | 1997-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940016805A (ko) | 반도체 소자의 적층 캐패시터 제조 방법 | |
| KR960011652B1 (ko) | 스택캐패시터 및 그 제조방법 | |
| KR950007103A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR950007098A (ko) | 디램셀 제조방법 | |
| KR100359763B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR950026042A (ko) | 적층 캐패시터 제조방법 | |
| KR100239450B1 (ko) | 반도체 메모리소자의 제조방법 | |
| KR970000223B1 (ko) | 디램(dram)셀 커패시터 구조 및 제조방법 | |
| KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR100217920B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR950007168A (ko) | 반도체 장치의 캐패시터 전극 제조 방법 | |
| KR19990043724A (ko) | 반도체소자의 제조방법 | |
| KR100199353B1 (ko) | 캐패시터의 전하저장전극 제조방법 | |
| KR100256259B1 (ko) | 반도체 소자의 공통 게이트 형성방법 | |
| KR960032747A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR950004539A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR19990012265A (ko) | 에피층을 이용하여 셀 영역의 단차를 억제한 디램과 로직의복합소자 제조방법 | |
| KR970063729A (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR940016764A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR940016766A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR950021548A (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
| KR960002827A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR940016786A (ko) | 반도체 메모리 장치의 제조 방법 | |
| KR950015783A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR20000032183A (ko) | 디램 셀용 스토리지 전극 제조를 위한 스토리지콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041220 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |