KR960002827A - 반도체 소자의 캐패시터 제조방법 - Google Patents
반도체 소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR960002827A KR960002827A KR1019940012276A KR19940012276A KR960002827A KR 960002827 A KR960002827 A KR 960002827A KR 1019940012276 A KR1019940012276 A KR 1019940012276A KR 19940012276 A KR19940012276 A KR 19940012276A KR 960002827 A KR960002827 A KR 960002827A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- ipo
- semiconductor device
- capacitor
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 층간절연막으로 하부 IPO(interpoly oxide)막과 상부 IPO막 사이에 BPSG막을 형성시켜 소자의 토플러지(topology)가 심화된 부분을 매립하여 평탄화(planarization)를 이루면서 깊어진 콘택홀 부분만큼 전하저장전극의 유효 표면적이 증대되어 높은 정전용량(capacitance)를 갖는 캐패시터를 제조하는 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1E도는 본 발명의 의한 반도체 소자의 캐패시터를 제조단계를 도시한 소자의 단면도.
Claims (2)
- 표면 평탄화와 정전용량을 증대시키기 위한 반도체 소자의 캐패시터 제조방법에 있어서, 소정의 실리콘기판(1)상에 트랜지스터, 절연막 그리고 공통 드레인 접속을 위한 비트라인 형성된 상태에서, 표면 평탄화와 후속공정으로 형성될 콘택홀의 깊이를 깊게 하기 위하여, 제1 IPO막(7), BPSG막(8), 제2 IPO막(9)을 순차적으로 형성하여 층간 절연막을 형성하는 단계와, 상기 단계로부터 상기 제2 IPO막(9) 상부에 제1폴리실리콘층(10)을 형성한 다음 콘택 마스크를 사용하여 하부의 소오스 영역(4A)에 연통되는 콘택홀(11)을 형성하는 단계와, 상기 단계로부터 콘택홀(11)을 포함한 전체구조 상부에 제2폴리실리콘층(12)을 형성한 다음 전하저장전극 마스크를 사용하여 상기 제1 및 제2폴리실리콘층(10 및 12)의 노출부위를 식각하여 전하저장전극(13)을 형성하는 단계와, 상기 단계로부터 유전체막(14) 및 플레이트 전극(15)을 순차적으로 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 층간 절연막은 제1 IPO막(7)을 1000Å정도 증착하고, 그 상부에 BPSG막(8)을 2000Å정도 증착시킨 후 두께의 절반정도 에치백하여 평탄화를 높이고, 이후 제2 IPO막(9)을 2500Å정도 증착시키는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940012276A KR960002827A (ko) | 1994-06-01 | 1994-06-01 | 반도체 소자의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940012276A KR960002827A (ko) | 1994-06-01 | 1994-06-01 | 반도체 소자의 캐패시터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960002827A true KR960002827A (ko) | 1996-01-26 |
Family
ID=66685946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940012276A KR960002827A (ko) | 1994-06-01 | 1994-06-01 | 반도체 소자의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960002827A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101586057B1 (ko) | 2015-09-11 | 2016-01-15 | 김동현 | 주전자의 손잡이 경첩용 리벳장치 |
-
1994
- 1994-06-01 KR KR1019940012276A patent/KR960002827A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101586057B1 (ko) | 2015-09-11 | 2016-01-15 | 김동현 | 주전자의 손잡이 경첩용 리벳장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930015010A (ko) | 반도체 기억장치의 전하저장전극 제조방법 | |
| KR940003021A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR940012615A (ko) | 반도체메모리장치 및 그 제조방법 | |
| KR960002827A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR940012614A (ko) | 고집적 반도체 접속장치 및 그 제조방법 | |
| KR950026042A (ko) | 적층 캐패시터 제조방법 | |
| KR0170570B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100546112B1 (ko) | 반도체소자의 제조방법 | |
| KR19990003042A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100365418B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR100328704B1 (ko) | 디램셀제조방법 | |
| KR0176267B1 (ko) | 반도체 메모리소자의 제조방법 | |
| KR970054031A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR19990015448A (ko) | 반도체 장치의 제조방법 | |
| KR960002825A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970003965A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR930014972A (ko) | 고집적 소자의 콘택제조방법 | |
| KR19990003545A (ko) | 반도체 소자의 캐퍼시터 제조방법 | |
| KR950007076A (ko) | 반도체 장치의 메모리 셀 제조방법 및 구조 | |
| KR970024141A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR950025995A (ko) | 적층 캐패시터 제조방법 | |
| KR970054029A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR20050002004A (ko) | 콘택 플러그 형성방법 | |
| KR950025997A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR19990055747A (ko) | 반도체소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |