KR940012614A - 고집적 반도체 접속장치 및 그 제조방법 - Google Patents
고집적 반도체 접속장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR940012614A KR940012614A KR1019920022251A KR920022251A KR940012614A KR 940012614 A KR940012614 A KR 940012614A KR 1019920022251 A KR1019920022251 A KR 1019920022251A KR 920022251 A KR920022251 A KR 920022251A KR 940012614 A KR940012614 A KR 940012614A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- bit line
- conductive material
- drain region
- region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 19
- 238000004519 manufacturing process Methods 0.000 title abstract 4
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000004020 conductor Substances 0.000 claims abstract 20
- 238000002955 isolation Methods 0.000 claims abstract 18
- 239000000463 material Substances 0.000 claims abstract 2
- 238000005530 etching Methods 0.000 claims 8
- 239000011229 interlayer Substances 0.000 claims 8
- 239000000758 substrate Substances 0.000 claims 5
- 238000000151 deposition Methods 0.000 claims 3
- 230000004888 barrier function Effects 0.000 claims 1
- 238000001704 evaporation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/02—Contacts, special
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 제2전도선을 제1전도선에 접속하는 반도체 접속장치 및 그 제조방법에 관한 것으로, 특히 제1전도선과 제2전도선이 전기적으로 접속되되, 상기 제1전도선과 제2전도선의 접속부분에서 상기 제1전도선과 제2전도선이 겹쳐지는 영역을 최소화하는 고집적 반도체 접속장치 및 그 제조방법에 관한 것으로, 비트선 콘택홀 내의 소자분리 절연막영역 부분에서 전도물질 플러그와 접속되고, 상기 전기물질 플러그를 통해 드레인 영역과 접속되어 결과적으로 드레인영역에 접속된 비트선을 전하보존전극이 형성되는 소오스영역과는 거의 겹쳐지 않게 하면서 셀 면적은 최소화하여 고집적 소자를 실현할 수 있는 효과가 있는 고집적 반도체 접속장치 및 그 제조방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따라 드레인영역에 접속되는 비트선이 소오스영역에 접속되는 캐패시터보다 먼저 형성되는 DRAM 셀 구조를 제작하기 위한 주요마스크층의 평면도.
제4도는 제3도의 절단선 a-a′의 단면도.
제5도는 본 발명의 다른 실시예에 따른 드레인영역에 접속되는 비트선을 형성하는 과정을 나타내는 단면도.
제6도는 본 발명의 또다른 실시예에 따른 드레인영역에 접속되는 비트선을 형성하는 과정을 나타내는 단면도.
Claims (10)
- DRAM을 형성하는 고집적 반도체 접속장치에 있어서, 반도체 기판(5) 일정 부분에 형성되는 소자분리 절연막(6), 소오스 영역, 드레인 영역(7), 상기 소자분리 절연막(6)과 드레인 영역(7)일부에 증착되는 충간 절연막(8), 상기 드레인 영역(7)과 소자분리 절연막(6) 일부에 증착되도 상기 드레인 영역(7)에 접속되는 두께는 상기 소자분리 절연막(6)상에 증착된 두께보다 얇은 전도물질 플러그(13), 및 상기 전도물질 플러그(13) 및 상기 충간 절연막(8) 상에 각각 접속 및 증착되어지는 비트선(16)을 포함하여 이루어지는 것을 특징으로 하는 고집적 반도체 접속장치.
- 제1항에 있어서, 상기 전도물질 플러그(13)는 비트선(16)보다 식각 선택비가 큰 전도물질인 것을 특징으로 하는 고집적 반도체 접속장치.
- DRAM을 형성하는 고집적 반도체 접속장치에 있어서, 반도체 기판(5) 일정 부분에 형성되는 소자분리 절연막(6), 소오스 영역, 드레인 영역(7), 상기 소자분리 절연막(6)과 드레인 영역(7)일부에 증착되는 충간 절연막(8), 상기 드레인 영역(7)과 소자분리 절연막(6) 일부에 증착되되 상기 드레인 영역(7)에 접속되는 두께는 상기 소자분리 절연막(6)상에 증착된 두께보다 얇은 비트선(16)을 포함하여 이루어지는 것을 특징으로 하는 고집적 반도체 접속장치.
- DRAM을 형성하는 고집적 반도체 접속장치에 있어서, 반도체 기판(5) 일정 부분에 형성되는 소자분리 절연막(6), 소오스 영역, 드레인 영역(7), 상기 소자분리 절연막(6)과 드레인 영역(7)일부에 차례로 증착되어 충간되어 있는 제1층간 절연막(9), 식각장벽물질(17), 제2층간절연막(10), 상기 드레인 영역(7)과 소자분리 절연막(6) 일부에 증착되되 상기 드레인 영역(7)에 접속되는 두께는 상기 소자분리 절연막(6)상에 증착된 두께 보다 얇은 비트선(16)을 포함하여 이루어지는 것을 특징으로 하는 고집적 반도체 접속장치.
- DRAM을 형성하는 고집적 반도체 접속장치에 있어서, 반도체 기판(5) 일정 부분에 활성영역과 소자분리 절연막(6)을 형성하고 상기 활성영역에 게이트 전극, 소오스, 드레인 영역(7)을 형성한 후에 충간 절연막(8)을 도포하는 제1단계, 상기 제1단계 후에 상기 드레인 영역(7) 상부 및 소자분리 절연막(6) 상부 일정부분에 걸쳐 비트선 콘택홀을 형성하고 전체적으로 플러그 형성용 전도물질(11)을 증착하여 상기 플러그 형성용 전도물질(11)을 에치백하여 제1전도물질 플러그(12)를 형성하고 비트선용 전도물질(14)을 증착하는 제2단계, 상기 제2단계후에 비트선 콘택홀내의 드레인영역(7)영역의 제1전도물질 플러그(12) 상부에 위치한 비트선용 전도물질(14)을 완전히 식각하여 비트선(16)을 형성하는 제3단계, 및 상기 제3단계 후에 비트선 콘택홀내의 드레인영역(7)영역상의 제1전도물질 플러그(12)를 완전히 식각하지 않고 일부만을 식각하여 제2전도물질 플러그(13)을 형성하는 제4단계를 포함하여 이루어지는 것을 특징으로 하는 고집적 반도체 접속 방법.
- 제5항에 있어서, 상기 플러그 형성용 전도물질(11)이 이후 형성되는 비트선용 전도물질(14)에 비해 식각선택비가 큰 전도물질인 것을 특징으로 한 고집적 반도체 접속 방법.
- 제5항에 있어서, 상기 제3단계의 비트선(16) 형성 마스크는 소자분리 절연막(6) 영역은 덮고, 드레인 영역(7)은 덮지않도록 한 후 상기 비트선 마스크를 이용하여 일정부분의 상기 비트선용 전도물질(14)을 완전히 식각하여 형성되어지는 것을 특징으로 하는 고집적 반도체 접속 방법.
- DRAM을 형성하는 고집적 반도체 접속장치에 있어서, 반도체 기판(5) 일정 부분에 활성영역과 소자분리 절연막(6)을 형성하고 상기 활성영역에 게이트 전극, 소오스, 드레인 영역(7)을 형성한 후에 충간 절연막(8)을 도포하는 제1단계, 상기 제1단계 후에 상기 드레인 영역(7) 상부 및 소자분리 절연막(6)과 상부 일정부분에 걸쳐 비트선 콘택홀을 형성하고 전체적으로 비트선용 전도물질(14) 증착하는 제2단계, 및 상기 제2단계 후에 상기 드레인영역(7) 영역상의 상기 비트선용 전도물질(14)을 완전히 식각하지 않고 일부만을 식각하여 비트선(16)을 형성하는 제3단계를 포함하여 이루어지는 것을 특징으로 하는 고집적 반도체 접속 방법.
- 제8항에 있어서, 상기 비트선용 전도물질(14)의 두께를 상기 비트선콘택 폭에 비해 반 이상의 두께로 증착하여 비트선용 전도물질(14)로 비트선 콘택을 매립하는 것을 특징으로 하는 고집적 반도체 접속 방법.
- 제8항 있어서, 상기 제3단계의 비트선(16) 형성 마스크는 소자분리 절연막(6)영역은 덮고, 드레인 영역(7)영역은 덮지않도록 한 후 상기 비트선 마스크를 일정부분의 상기 비트선용 전도물질(14)을 완전히 식각하여 형성되어지는 것을 특징으로 하는 고집적 반도체 접속 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920022251A KR960006693B1 (ko) | 1992-11-24 | 1992-11-24 | 고집적 반도체 접속장치 및 그 제조방법 |
JP5314068A JP2509456B2 (ja) | 1992-11-24 | 1993-11-22 | 高集積半導体接続装置及びその製造方法 |
US08/156,364 US5366930A (en) | 1992-11-24 | 1993-11-23 | Method for making highly integrated semiconductor connecting device using a conductive plug |
US08/287,961 US5514911A (en) | 1992-11-24 | 1994-08-09 | Highly integrated semiconductor device contact structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920022251A KR960006693B1 (ko) | 1992-11-24 | 1992-11-24 | 고집적 반도체 접속장치 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940012614A true KR940012614A (ko) | 1994-06-24 |
KR960006693B1 KR960006693B1 (ko) | 1996-05-22 |
Family
ID=19343836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920022251A KR960006693B1 (ko) | 1992-11-24 | 1992-11-24 | 고집적 반도체 접속장치 및 그 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (2) | US5366930A (ko) |
JP (1) | JP2509456B2 (ko) |
KR (1) | KR960006693B1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2746077B2 (ja) * | 1993-09-02 | 1998-04-28 | 日本電気株式会社 | 半導体装置の製造方法 |
KR970007967B1 (en) * | 1994-05-11 | 1997-05-19 | Hyundai Electronics Ind | Fabrication method and semiconductor device |
JPH08250600A (ja) * | 1995-03-08 | 1996-09-27 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP3050161B2 (ja) | 1997-04-18 | 2000-06-12 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP2003179132A (ja) * | 2001-12-10 | 2003-06-27 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1001771A (en) * | 1973-01-15 | 1976-12-14 | Fairchild Camera And Instrument Corporation | Method of mos transistor manufacture and resulting structure |
JPS5333587A (en) * | 1976-09-10 | 1978-03-29 | Hitachi Ltd | Insulated gate type field effect transistor |
EP0164976B1 (en) * | 1984-06-02 | 1990-10-24 | Fujitsu Limited | Method of producing a contact for a semiconductor device |
JPS62245652A (ja) * | 1986-04-18 | 1987-10-26 | Toshiba Corp | 半導体装置の製造方法 |
JPS639148A (ja) * | 1986-06-30 | 1988-01-14 | Nissan Motor Co Ltd | 半導体装置のコンタクト部構造 |
JPS63244772A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 半導体装置のコンタクトホ−ル |
JP2741857B2 (ja) * | 1987-05-11 | 1998-04-22 | 株式会社日立製作所 | 半導体記憶装置 |
JPS6420636A (en) * | 1987-07-15 | 1989-01-24 | Fujitsu Ltd | Manufacture of semiconductor device |
JP2548957B2 (ja) * | 1987-11-05 | 1996-10-30 | 富士通株式会社 | 半導体記憶装置の製造方法 |
JPH0230135A (ja) * | 1988-07-20 | 1990-01-31 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
JP2777896B2 (ja) * | 1989-01-20 | 1998-07-23 | 富士通株式会社 | 半導体記憶装置 |
KR910008650Y1 (ko) * | 1989-05-16 | 1991-10-26 | 원정희 | 형광등 기구 |
KR920005453B1 (ko) * | 1989-05-13 | 1992-07-04 | 현대전자산업 주식회사 | 반도체 접속장치 형성방법 |
JPH0322475A (ja) * | 1989-06-19 | 1991-01-30 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH03183161A (ja) * | 1989-12-12 | 1991-08-09 | Oki Electric Ind Co Ltd | 半導体記憶装置の製造方法 |
JPH04158515A (ja) * | 1990-10-23 | 1992-06-01 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH04155823A (ja) * | 1990-10-18 | 1992-05-28 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
US5114879A (en) * | 1990-11-30 | 1992-05-19 | Texas Instruments Incorporated | Method of forming a microelectronic contact |
KR920015542A (ko) * | 1991-01-14 | 1992-08-27 | 김광호 | 반도체장치의 다층배선형성법 |
US5223448A (en) * | 1991-07-18 | 1993-06-29 | Industrial Technology Research Institute | Method for producing a layered capacitor structure for a dynamic random access memory device |
-
1992
- 1992-11-24 KR KR1019920022251A patent/KR960006693B1/ko not_active IP Right Cessation
-
1993
- 1993-11-22 JP JP5314068A patent/JP2509456B2/ja not_active Expired - Fee Related
- 1993-11-23 US US08/156,364 patent/US5366930A/en not_active Expired - Lifetime
-
1994
- 1994-08-09 US US08/287,961 patent/US5514911A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5514911A (en) | 1996-05-07 |
JPH06216342A (ja) | 1994-08-05 |
US5366930A (en) | 1994-11-22 |
KR960006693B1 (ko) | 1996-05-22 |
JP2509456B2 (ja) | 1996-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920001724A (ko) | 반도체 장치 및 그 제조방법 | |
KR940027149A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
KR930018659A (ko) | 고집적 소자용 미세 콘택 형성방법 | |
KR940016805A (ko) | 반도체 소자의 적층 캐패시터 제조 방법 | |
KR960011652B1 (ko) | 스택캐패시터 및 그 제조방법 | |
KR940002940A (ko) | 반도체 접속장치 형성방법 | |
KR920008938A (ko) | 스택캐패시터 및 그제조방법 | |
KR940012614A (ko) | 고집적 반도체 접속장치 및 그 제조방법 | |
KR950011982B1 (ko) | 전도물질 패드를 갖는 반도체 접속장치 및 그 제조방법 | |
KR980005912A (ko) | 반도체 장치의 금속콘택구조 및 그 제조방법 | |
KR910020903A (ko) | 적층형캐패시터셀의 구조 및 제조방법 | |
KR960015525B1 (ko) | 반도체 소자의 제조방법 | |
KR960011471B1 (ko) | 반도체 기억장치 제조방법 | |
KR960006032A (ko) | 트랜지스터 및 그 제조방법 | |
KR950004524A (ko) | 캐패시터의 전하저장전극 형성방법 | |
KR960013636B1 (ko) | 반도체 기억장치의 전하보존전극 제조방법 | |
KR910008123B1 (ko) | 2중 적층커패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 | |
KR970010681B1 (ko) | 2중 실린더 형태의 구조를 갖는 전하보존전극 제조방법 | |
KR960002827A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR940016769A (ko) | 고집적 반도체기억장치의 전하보존전극 제조 방법 | |
KR970024212A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR950024343A (ko) | 반도체 메모리 셀 제조방법 | |
KR920003521A (ko) | 적층형 캐패시터 셀의 구조 및 제조방법 | |
KR970008606A (ko) | 반도체메모리셀 및 그 제조방법 | |
KR960026847A (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |