JP2509456B2 - 高集積半導体接続装置及びその製造方法 - Google Patents

高集積半導体接続装置及びその製造方法

Info

Publication number
JP2509456B2
JP2509456B2 JP5314068A JP31406893A JP2509456B2 JP 2509456 B2 JP2509456 B2 JP 2509456B2 JP 5314068 A JP5314068 A JP 5314068A JP 31406893 A JP31406893 A JP 31406893A JP 2509456 B2 JP2509456 B2 JP 2509456B2
Authority
JP
Japan
Prior art keywords
insulating film
bit line
conductive material
source
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5314068A
Other languages
English (en)
Other versions
JPH06216342A (ja
Inventor
ジェ・カプ・キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH06216342A publication Critical patent/JPH06216342A/ja
Application granted granted Critical
Publication of JP2509456B2 publication Critical patent/JP2509456B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は伝導線間の接続面積を最
小化して高集積半導体素子の集積度を増加させる半導体
接続装置及びその製造方法に関する。
【０００２】
【従来の技術】以下、上記の高集積半導体接続装置及び
その製造方法について具体的に説明するために、便宜上
ソース領域に接続されるキャパシターより先にビット線
が形成されるＤＲＡＭセル構造において、ビット線がド
レイン領域に接続される接続装置に限定して説明する。
【０００３】一つの活性領域にゲート領域とソース／ド
レイン領域を形成し、ドレイン領域に接続されるビット
線を形成した後、ソース領域に電荷保存電極コンタクト
を形成するためにビット線をソース領域間の素子分離絶
縁膜上部に位置させながら、ソース領域上部には位置さ
せないようにして、最小化を図らなければならない。
【０００４】即ち、ドレイン領域に接続されるビット線
を形成するとき、ビット線コンタクトと電荷保存電極コ
ンタクトがビット線方向と同じ一直線上に位置する場
合、ビット線をドレイン領域に形成されたビット線コン
タクトに充分に重ね、更に隣のビット線と一定距離離れ
なければならないため、結果的に隣のビット線は隣のソ
ース領域上部に位置して形成される。
【０００５】従来のＤＲＡＭセルを図１及び図２を参照
して詳細に説明すると、図面において１は活性領域、２
はビット線コンタクト、３はビット線、４は電荷保存電
極コンタクト、５は半導体基板、６は素子分離絶縁膜、
７はドレイン領域、８は層間絶縁膜、１４はビット線用
伝導物質、１６はビット線を夫々示す。
【０００６】先ず、図１は従来の方法によりドレイン領
域に接続されるビット線がソース領域に接続されるキャ
パシターより先に形成されるＤＲＡＭセル構造を製作す
るための主要マスク層の平面図である。活性領域１ａに
形成されるソース領域より図面上、下方（以下上方，下
方はいずれも図面上でのものである）に形成されたドレ
イン領域にビット線３を接続させる。その際上記ビット
線３を電荷保存電極コンタクト４が形成されるソース領
域上部に殆ど位置しないようにする反面、ドレイン領域
部位は重ねるようにする。そのためドレイン領域を電荷
保存、電極コンタクト４が形成されるソース領域より下
方に拡張させる。従って隣の活性領域１ｂとの一定距離
を維持するために下方に位置する二つの活性領域１ｂ，
１ｃ間の間隔を一定距離離れるようにするので、全体的
にセル面積が大きくなる。
【０００７】上記図１の平面図のＡ−Ａ′線に沿う断面
図である図２を通じてより具体的に考察する。図２は従
来の方法によりドレイン領域に接続されるビット線を形
成する過程を示す断面図であって、図１の切断線Ａ−
Ａ′の断面図である。
【０００８】先ず、同図Ａの通り、半導体基板５の一定
部分に活性領域と素子分離絶縁膜６を形成し、上記活性
領域にゲート領域（図示せず）とソース（図示せず）、
ドレイン領域７を形成して、その上に層間絶縁膜８を形
成する。このとき、上記ドレイン領域７が形成される活
性領域はソース領域が形成される活性領域に比べてより
下方へ拡張して形成する（図１参照）。
【０００９】次いで、同図Ｂの通り、上記ドレイン領域
７上部の一定部分にビット線コンタクトホールを形成
し、全面的にビット線用伝導物質１４を蒸着する。この
とき、上記ビット線コンタクトは、図１の平面図に示す
通り、後続工程のソース領域に形成される電荷貯蔵電極
コンタクトに比べて、より左側（図２ｂ図面上）に位置
するようにする。
【００１０】終わりに、同図Ｃの通り、ビット線マスク
を利用してビット線用伝導物質１４を一定部分エッチン
グしてドレイン領域７に接続されるビット線１６を形成
する。このとき、上記ビット線１６はソース領域が形成
される活性領域に比べてより下方に形成されたドレイン
領域７に接続されることにより、図１の平面図の通り、
ビット線１６は電荷保存電極が形成されるソース領域の
上部には殆ど位置しないようになる。
【００１１】
【発明が解決しようとする課題】上記従来の方法は、隣
接の活性領域と一定距離を維持するために、同一線上に
位置する活性領域間の間隔は一定距離離れなければなら
ないので、全体的にセル面積が大きくなる問題点があっ
た。
【００１２】本発明は、ビット線をドレイン領域に充分
に接続させながら、セル面積を最小化させることができ
る高集積半導体接続装置及びその製造方法を提供するに
その目的がある。
【００１３】
【課題を解決するための手段】従って、上記目的を達成
するために、本発明の一態様による高集積半導体装置
は、半導体基板の一定部分に形成される素子分離絶縁
膜、ソース／ドレイン領域と；上記素子分離絶縁膜とソ
ース／ドレイン領域上部に形成され、上記素子分離絶縁
膜とソース／ドレイン領域の一部が露出されるコンタク
トホールを有する層間絶縁膜と；上記コンタクトホール
領域中に、上記露出されたドレイン領域に接続される厚
さが上記露出された素子分離絶縁膜上に形成された厚さ
より薄く形成されるＬ字形の伝導物質プラグと；上記伝
導物質プラグの厚い部位及び上記層間絶縁膜上に接触さ
せて形成されるビット線とを含むことを特徴とする。
【００１４】本発明の別の態様による高集積半導体接続
装置は、半導体基板の一定部分に形成される素子分離絶
縁膜、ソース／ドレイン領域と；上記素子分離絶縁膜と
ソース／ドレイン領域上部に形成され、上記素子分離絶
縁膜とソース／ドレイン領域の一部が露出されるコンタ
クトホールを有する層間絶縁膜と；上記コンタクトホー
ル領域中に上記露出されたドレイン領域に接続される厚
さが上記露出された素子分離絶縁膜上に形成された厚さ
より薄く形成される上記層間絶縁膜の上部まで拡張され
るビット線とを含むことを特徴とする。
【００１５】本発明のまた別の態様による高集積半導体
接続装置は、半導体基板の一定部分に形成される素子分
離絶縁膜、ソース／ドレイン領域と；上記素子分離絶縁
膜とソース／ドレイン領域上部に形成され、上記素子分
離絶縁膜とソース／ドレイン領域の一部が露出されるコ
ンタクトホールを有する第１層間絶縁膜、エッチング障
壁物質、第２層間絶縁膜と；上記コンタクトホール側壁
に形成されるスペーサー絶縁膜と；上記コンタクトホー
ルの内に露出の前に上記ソース／ドレイン領域上に形成
される厚さが上記スペーサー絶縁膜に接して上記露出前
素子分離絶縁膜の上部に形成される厚さより薄く形成さ
れて上記第２層間絶縁膜の上部まで拡張されるビット線
とを含むことを特徴とする。
【００１６】本発明の一態様による高集積半導体接続方
法は、半導体基板の一定部分に活性領域と素子分離絶縁
膜を形成し、上記活性領域にゲート電極、ソース／ドレ
イン領域を形成した後に層間絶縁膜を塗布する段階と、
上記ソース／ドレイン領域上部及び素子分離絶縁膜上部
の一定部分に亘ってコンタクトホールを形成し、全体的
にプラグ形成用伝導物質を形成する段階と；上記プラグ
形成用伝導物質をエッチングバックして上記コンタクト
ホール領域中に第１伝導物質プラグを形成し、上記第１
伝導物質プラグ上及び上記層間絶縁膜上に伝導物質を形
成する段階と；上記コンタクトホール内のドレイン領域
の第１伝導物質プラグ上部に位置する伝導物質を完全に
エッチングして上記層間絶縁膜の一部領域を露出させる
段階と；上記コンタクトホール内のソース／ドレイン領
域上部の第１伝導物質プラグを完全にエッチングしない
で一部のみをエッチングしてＬ字形の第２伝導物質プラ
グを形成する段階とを含むことを特徴とする。
【００１７】本発明の別の態様による高集積半導体接続
方法は、半導体基板の一定部分に活性領域と素子分離絶
縁膜を形成し、上記活性領域にゲート電極、ソース／ド
レイン領域を形成した後に層間絶縁膜を塗布する段階
と；上記ソース／ドレイン領域上部及び素子分離絶縁膜
上部のそれぞれの一定部分に亘ってビット線コンタクト
ホールを形成して上記素子分離絶縁膜とソース／ドレイ
ン領域の一部を露出した後、全体的構造上部にビット線
用伝導物質を形成する段階と；上記素子分離絶縁膜の一
部領域が露出されるように上記ソース／ドレイン領域の
上部に位置するビット線用伝導物質の一部をエッチング
して除去してソース／ドレイン領域に接続される厚さが
上記露出された素子分離絶縁膜上に形成された厚さより
薄く形成され上記層間絶縁膜の上部まで拡張されるビッ
ト線を形成する段階とを含むことを特徴とする。
【００１８】本発明のまた別の態様による高集積半導体
接続方法は、半導体基板の一定部分に活性領域と素子分
離絶縁膜を形成し、上記活性領域にゲート電極、ソース
／ドレイン領域を形成する段階と；全体構造上部に第１
層間絶縁膜、エッチング障壁物質、第２層間絶縁膜を順
次に形成し、上記ソース／ドレイン領域上部及び素子分
離絶縁膜の一定部分が露出されるようビット線コンタク
トホールを形成する段階と；上記コンタクトホール側壁
にスペーサー絶縁膜を形成し、全体的構造上部にビット
線用伝導物質を形成する段階と；上記素子分離絶縁膜の
一部領域が露出されるように上記ソース／ドレイン領域
の上部に位置するビット線用伝導物質の一部をエッチン
グして除去してソース／ドレイン領域に接続される厚さ
が上記露出された素子分離絶縁膜上に形成された厚さよ
り薄く形成され上記層間絶縁膜の上部まで拡張されるビ
ット線を形成する段階とを含むことを特徴とする。
【００１９】
【実施例】以下、添付した図面図３乃至図６を参照して
本発明による製造過程を詳細に説明する。図面において
９，１０は層間絶縁膜、１１はプラグ形成用伝導物質、
１２，１３は伝導物質プラグ、１７はエッチング障壁物
質、１８は絶縁膜スペーサーを夫々示す。
【００２０】図３は本発明によるドレイン領域に接続さ
れるビット線がソース領域に接続されるキャパシターよ
り先に形成されるＤＲＡＭセル構造を製作するための主
要マスク層の平面図である。図面に示す通り、ドレイン
領域として使用される活性領域１ａを従来とは異なり、
下方へ拡張させることなく一直線上に形成させる一方、
ドレイン領域に形成されるビット線コンタクト２をソー
ス領域に形成される電荷保存電極コンタクト４からビッ
ト線３の方向へずらすようにしたものである。
【００２１】従って、ドレイン領域に形成されるビット
線コンタクト２をドレイン領域上部及び下方の素子分離
絶縁膜上部の一定部分まで延ばして、その拡張部の一定
部位にビット線を接続させる。即ち、ビット線を形成す
るビット線用伝導物質をビット線コンタクトホールに完
全に埋め込み、ビット線３のマスク工程時にビット線コ
ンタクトホールを完全には埋め込まないようにして、素
子分離絶縁膜の上をビット線が通過するようにする。こ
のようなビット線形成は、ビット線伝導物質エッチング
時にエッチング厚さを適切に調節して、相対的にビット
線用伝導物質がビット線コンタクト２領域の下部では一
定厚さの伝導物質を残すようにすることにより、ビット
線がドレイン領域に充分に接続されるようにする。
【００２２】そして、上記図３の平面図をより具体的に
示す図４を参照して本発明による一実施例を考察してみ
る。図４は本発明の一実施例によりドレイン領域に接続
されるビット線を示す断面図であって、図３の切断線Ａ
−Ａ′の断面図である。その工程は図７に示す。
【００２３】先ず、図７Ａの通り、半導体基板５の一定
部分に活性領域と素子分離絶縁膜６を形成し、上記活性
領域にゲート電極（図示せず）とソース（図示せず）、
ドレイン領域７が形成された状態でビット線接続のため
に層間絶縁膜８を塗布する。このとき、上記ドレイン領
域７が形成される活性領域は、図３の通り、ソース領域
が形成される活性領域と殆ど同じ直線上に位置するよう
にする。
【００２４】次いで、同図Ｂの通り、上記ドレイン領域
７上部及び素子分離絶縁膜６上部の一定部分に亘ってビ
ット線コンタクトホールを形成し、プラグ形成用伝導物
質１１を、一定厚さに蒸着する。ここで、上記ビット線
コンタクトホールは、後述の同図Ｃ及びＤに示す通り、
ドレイン領域７の一定部分ではドレイン領域７と、伝導
物質プラグ１２との接続を目的とし、素子分離絶縁膜６
の一定部分においてはビット線１６とは伝導物質プラグ
１２（Ｌ字形伝導物質プラグ１３）との接続のためのも
のである。
【００２５】そして、同図Ｃの通り、上記プラグ形成用
伝導物質１１を一定厚さエッチングバックすることによ
り、ビット線コンタクトホールに伝導物質プラグ１２を
形成し、その上にビット線用伝導物質１４を形成する。
このとき、上記ビット線コンタクトホール領域では、伝
導物質プラグ１２とその上部のビット線用伝導物質１４
が積層されており、ビット線コンタクトホールの外側に
おいては単にビット線用伝導物質１４のみであるため、
上記ビット線コンタクトホール領域における伝導物質の
厚さがビット線コンタクトの外側における伝導物質の厚
さより充分に厚く形成される。
【００２６】終わりに、同図Ｄの通り、ビット線マスク
（図示せず）を形成するが、上記ビット線マスクが上記
ビット線コンタクトホール内で素子分離絶縁膜６領域を
覆い、ドレイン領域は覆わないようにした後、上記ビッ
ト線マスクを利用して露出された一定部分の上記ビット
線用伝導物質１４を完全にエッチングする。その際上記
ビット線マスクにより覆われていないビット線コンタク
トホール内のドレイン領域７上に形成されている伝導物
質プラグ１２が一定厚さにエッチングされるようエッチ
ング程度を適切に調節する。しかし、ドレイン領域７上
に一定厚さの伝導物質プラグ１２が残ってＬ字形伝導物
質プラグ１３を形成しているので、ドレイン領域７にコ
ンタクトが形成される。ここで、上記プラグ形成用伝導
物質１１がビット線用伝導物質１４に比べてエッチング
選択比が大きい伝導物質である場合、この工程段階を比
較的容易に成すことができる。
【００２７】本発明による別の実施例を図５を参照して
詳細に考察する。図５は本発明の別の実施例によるドレ
イン領域に接続されるビット線を形成した断面図であっ
て、上述の実施例において用いた伝導物質プラグを使用
せずビット線コンタクトを形成させた断面図である。そ
の工程図は図８である。
【００２８】先ず、図８Ａの通り、半導体基板５の一定
部分に活性領域７と素子分離絶縁膜６を形成し、上記活
性領域にゲート電極（図示せず）とソース領域（図示せ
ず）、ドレイン領域を形成した後、上記素子分離絶縁膜
６上部の一定部分に亘ってビット線コンタクトホールを
前記実施例と同様に形成し、全体的にビット線用伝導物
質１４を上記ビット線コンタクトホールの幅に比べて半
分以上の厚さに蒸着する。ビット線用伝導物質１４によ
りビット線コンタクトホールが完全に埋め込まれるよう
にする。
【００２９】このとき、上記ビット線コンタクトホール
内では、ビット線用伝導物質１４により完全に埋め込ま
れているので、上記ビット線コンタクト領域における伝
導物質の厚さがビット線コンタクトの外側における伝導
物質の厚さよりほぼコンタクトホールの深さだけより厚
く形成される。
【００３０】次いで、同図Ｂの通り、ビット線マスク
（図示せず）を形成するが、そのビット線マスクは、上
記ビット線コンタクトホールで素子分離絶縁膜領域６を
覆い、ドレイン領域７は覆わないようにする。そのビッ
ト線マスクを利用してビット線用伝導物質１４をエッチ
ングするが、エッチング程度を適切に調節する。すなわ
ち、上記ビット線マスクにより覆われていないビット線
コンタクトホール内のドレイン領域７では伝導物質の厚
さがビット線コンタクトホールの外側における厚さより
ほぼコンタクトホールの深さだけ厚く形成されているの
で、ビット線コンタクトホールの外側のビット線用伝導
物質１４は完全にエッチングされるが、ビット線コンタ
クトホール内のビット線用伝導物質１４は一定厚さにエ
ッチングされ、残りの一定厚さはビット線コンタクトホ
ール内に残りビット線１６を形成するようにする。ビッ
ト線コンタクトホール内のビット線１６の内１３′で示
す部分は図４の１３で示される部分と同様の機能を果た
す。
【００３１】更に、本発明の又別の実施例を図６を参照
して詳細に考察する。図６は本発明のさらに別の実施例
によるドレイン領域に接続されるビット線を形成した断
面図である。上記二つの実施例においてドレイン領域を
形成し、その後に層間絶縁膜の間に層間を形成するのに
対して、エッチング選択比が大きいエッチング障壁物質
を追加してビット線コンタクトホール形成時にビット線
コンタクトホール内の素子分離絶縁膜がエッチングされ
るのを最小にするようにしている。その工程図は図９で
ある。
【００３２】図９Ａの通り、半導体基板５の一定部分に
活性領域と素子分離絶縁膜６を形成し、上記活性領域に
ゲート電極（図示せず）とソース領域（図示せず）、ド
レイン領域７を形成して、第１層間絶縁膜９、選択比が
高いエッチング障壁物質１７、第２層間絶縁膜１０を順
次に形成し、上記ドレイン領域７上部及び素子分離絶縁
膜６上部の一定部分に亘ってビット線コンタクトホール
を形成した後、上記ビット線コンタクトホール側壁にス
ペーサー絶縁膜１８を形成し、全体的にビット線用伝導
物質１４を上記ビット線コンタクトホールの幅に比べて
半分以上の厚さに適切に形成する。ビット線用伝導物質
１４によりビット線コンタクトホールが完全に埋め込ま
れる。
【００３３】ここで、上記ビット線コンタクトをエッチ
ングするとき、上記エッチング障壁物質１７をエッチン
グ障壁にして層間絶縁膜１０を完全にエッチングし、引
き続きエッチング障壁物質１７と層間絶縁膜９をエッチ
ングすることにより、上記コンタクトホール内の素子分
離絶縁膜がエッチングされる厚さを最小とすることがで
きる。
【００３４】そして、上記エッチング障壁物質１７は絶
縁膜であることもあり、シリコン膜のような伝導物質で
あることもある。更に、上記エッチング障壁物質１０が
シリコンや伝導物質であり、メモリセル領域全体に亘っ
て形成される場合、ビット線コンタクトホール形成後に
ビット線コンタクトホール側壁にスペーサー絶縁膜１８
のように絶縁目的の絶縁膜を形成し、上記エッチング障
壁物質１７が絶縁膜である場合には、層間絶縁膜９を別
に形成せず層間絶縁膜９でエッチング障壁物質１７を形
成し、その上部に層間絶縁膜１０を形成すると、ビット
線コンタクトホール側壁にスペーサー絶縁膜１８を形成
しなくても良い。
【００３５】次いで、同図Ｂの通り、ビット線マスク
（図示せず）を形成するが、上記ビット線マスクが上記
ビット線コンタクトホール内で素子分離絶縁膜６の領域
は覆い、ドレイン領域は覆わないようにした後、上記ビ
ット線マスクを利用して別の実施例におけると同様にビ
ット線用伝導物質１４をエッチングしてビット線１６を
形成する。
【００３６】ここで、上記ビット線１６は上記ビット線
コンタクトホール内のドレイン領域７部分で一定厚さ残
ったビット線用伝導物質によりドレイン領域７と接続さ
れて、結果的にドレイン領域７に接続されたビット線１
６は電荷保存電極が形成されるソース領域とは殆ど重ね
られないようにしながら、セル面積を最小とすることが
できる。
【００３７】上記の通り、本発明のビット線は、ビット
線コンタクトホール内の素子分離絶縁膜領域部分で伝導
物質プラグと接続され、上記伝導物質プラグを通じてド
レイン領域と接続されて、間接的に、あるいはビット線
自体がビット線コンタクトホール内に延在して直接に、
接続されて、結果的にドレイン領域に接続されたビット
線を電荷保存電極が形成されるソース領域とは殆ど重ね
られないようにしながら、セル面積は最小化して高集積
素子を実現することができる効果がある。
【図面の簡単な説明】
【図１】従来の方法によりドレイン領域に接続されるビ
ット線がソース領域に接続されるキャパシターより先に
形成されるＤＲＡＭセル構造を製作するための主要マス
ク層の平面図。
【図２】図１の切断線Ａ−Ａ′の断面図。
【図３】本発明によりドレイン領域に接続されるビット
線がソース領域に接続されるキャパシターより先に形成
されるＤＲＡＭセル構造を製作するための主要マスク層
の平面図。
【図４】本発明の一実施例による半導体接続装置で図３
の切断線Ａ−Ａ′に沿う構造図。
【図５】本発明の別の一実施例による半導体接続装置で
図３の切断線Ａ−Ａ′に沿う構造図。
【図６】本発明のまた別の一実施例による半導体接続装
置で図３の切断線Ａ−Ａ′に沿う構造図。
【図７】図４の工程断面図。
【図８】図５の工程断面図。
【図９】図６の工程断面図。
【符号の説明】
１ａ，１ｂ，１ｃ 活性領域 ２ ビット線コンタクト ３ ビット線 ４ 電荷保存電極コンタクト ５ 半導体基板 ６ 素子分離絶縁膜 ７ ドレイン領域（第１次伝導線） ８，９，１０ 層間絶縁膜 １１ プラグ形成用伝導物質１２ 伝導物質プラグ １３ Ｌ字形伝導物質プラグ １３′ ビット線の部分 １４ ビット線用伝導物質 １６ ビット線（第２次伝導線） １７ エッチング障壁物質 １８ 絶縁膜スペーサー

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】 高集積半導体接続装置において、 半導体基板（５）の一定部分に形成される素子分離絶縁
    膜（６）、ソース／ドレイン領域（７）と； 上記素子分離絶縁膜（６）とソース／ドレイン領域
    （７）上部に形成され、上記素子分離絶縁膜（６）とソ
    ース／ドレイン領域（７）の一部が露出されるコンタク
    トホールを有する層間絶縁膜（８）と； 上記コンタクトホール領域中に、上記露出されたドレイ
    ン領域（７）に接続される厚さが上記露出された素子分
    離絶縁膜（６）上に形成された厚さより薄く形成される
    Ｌ字形の伝導物質プラグ（１３）と； 上記伝導物質プラグ（１３）の厚い部位及び上記層間絶
    縁膜（８）上に接触させて形成されるビット線（１６）
    とを含むことを特徴とする高集積半導体接続装置。
  2. 【請求項２】 高集積半導体接続装置において、 半導体基板（５）の一定部分に形成される素子分離絶縁
    膜（６）、ソース／ドレイン領域（７）と； 上記素子分離絶縁膜（６）とソース／ドレイン領域
    （７）上部に形成され、上記素子分離絶縁膜（６）とソ
    ース／ドレイン領域（７）の一部が露出されるコンタク
    トホールを有する層間絶縁膜（８）と； 上記コンタクトホール領域中に上記露出されたドレイン
    領域（７）に接続される厚さが上記露出された素子分離
    絶縁膜（６）上に形成された厚さより薄く形成される上
    記層間絶縁膜（８）の上部まで拡張されるビット線（１
    ６）とを含むことを特徴とする高集積半導体接続装置。
  3. 【請求項３】 高集積半導体接続装置において、 半導体基板（５）の一定部分に形成される素子分離絶縁
    膜（６）、ソース／ドレイン領域（７）と； 上記素子分離絶縁膜（６）とソース／ドレイン領域
    （７）上部に形成され、上記素子分離絶縁膜（６）とソ
    ース／ドレイン領域（７）の一部が露出されるコンタク
    トホールを有する第１層間絶縁膜（９）、エッチング障
    壁物質（１７）、第２層間絶縁膜（１０）と； 上記コンタクトホール側壁に形成されるスペーサー絶縁
    膜（１８）と；上記コンタクトの内に露出の前に上記ソース／ドレイン
    領域（７）上に形成される厚さが上記スペーサー絶縁膜
    （８）に接して上記露出前素子分離絶縁膜（６）の上部
    に形成される厚さより薄く形成されて上記第２層間絶縁
    膜（１０）の上部まで拡張される ビット線（１６）とを
    含むことを特徴とする高集積半導体接続装置。
  4. 【請求項４】 高集積半導体接続方法において、 半導体基板（５）の一定部分に活性領域と素子分離絶縁
    膜（６）を形成し、上記活性領域にゲート電極、ソース
    ／ドレイン領域（７）を形成した後に層間絶縁膜（８）
    を塗布する段階と、 上記ソース／ドレイン領域（７）上部及び素子分離絶縁
    膜（６）上部の一定部分に亘ってコンタクトホールを形
    成し、全体的にプラグ形成用伝導物質（１１）を形成す
    る段階と； 上記プラグ形成用伝導物質（１１）をエッチングバック
    して上記コンタクトホール領域中に第１伝導物質プラグ
    （１２）を形成し、上記第１伝導物質プラグ（１２）上
    及び上記層間絶縁膜（８）上に伝導物質（１４）を形成
    する段階と； 上記 コンタクトホール内のドレイン領域（７）の第１伝
    導物質プラグ（１２）上部に位置する伝導物質（１４）
    を完全にエッチングして上記層間絶縁膜（８）の一部領
    域を露出させる段階と； 上記 コンタクトホール内のソース／ドレイン領域（７）
    上部の第１伝導物質プラグ（１２）を完全にエッチング
    しないで一部のみをエッチングしてＬ字形の第２伝導物
    質プラグ（１３）を形成する段階とを含むことを特徴と
    する高集積半導体接続方法。
  5. 【請求項５】 請求項４において、 上記プラグ形成用伝導物質（１１）が以後形成されるビ
    ット線用伝導物質（１４）に比べてエッチング選択比が
    大きい伝導物質であることを特徴とする高集積半導体接
    続方法。
  6. 【請求項６】 請求項５において、 上記ビット線用伝導物質（１４）の厚さを上記ビット線
    コンタクト幅に比べて半分以上の厚さに形成してビット
    線用伝送物質（１４）でビット線コンタクトを埋め込む
    ことを特徴とする高集積半導体接続方法。
  7. 【請求項７】 高集積半導体接続方法において、 半導体基板（５）の一定部分に活性領域と素子分離絶縁
    膜（６）を形成し、上記活性領域にゲート電極、ソース
    ／ドレイン領域（７）を形成した後に層間絶縁膜（８）
    を塗布する段階と； 上記ソース／ドレイン領域（７）上部及び素子分離絶縁
    膜（６）上部のそれぞれの一定部分に亘ってビット線コ
    ンタクトホールを形成して上記素子分離絶縁膜（６）と
    ソース／ドレイン領域の一部を露出した後、全体的構造
    上部にビット線用伝導物質（１４）を形成する段階と； 上記素子分離絶縁膜（６）の一部領域が露出されるよう
    に上記ソース／ドレイン領域（７）の上部に位置するビ
    ット線用伝導物質（１４）の一部をエッチングして除去
    してソース／ドレイン領域（７）に接続される厚さが上
    記露出された素子分離絶縁膜（６）上に形成された厚さ
    より薄く形成され上記層間絶縁膜（８）の上部まで拡張
    されるビット線（１６）を形成する段階とを含むことを
    特徴とする高集積半導体接続方法。
  8. 【請求項８】 請求項７において、 上記ビット線用伝導物質（１４）の厚さを上記ビット線
    コンタクト幅に比べて半分以上の厚さに形成してビット
    線用伝導物質（１４）でビット線コンタクトを埋め込む
    ことを特徴とする高集積半導体接続方法。
  9. 【請求項９】 高集積半導体接続方法において、 半導体基板（５）の一定部分に活性領域と素子分離絶縁
    膜（６）を形成し、上記活性領域にゲート電極、ソース
    ／ドレイン領域（７）を形成する段階と； 全体構造上部に第１層間絶縁膜（９）、エッチング障壁
    物質（１７）、第２層間絶縁膜（１０）を順次に形成
    し、上記ソース／ドレイン領域（７）上部及び素子分離
    絶縁膜（６）の一定部分が露出されるようビット線コン
    タクトホールを形成する段階と； 上記コンタクトホール側壁にスペーサー絶縁膜（１８）
    を形成し、全体的構造上部にビット線用伝導物質（１
    ４）を形成する段階と； 上記素子分離絶縁膜（６）の一部領域が露出されるよう
    に上記ソース／ドレイン領域（７）の上部に位置するビ
    ット線用伝導物質（１４）の一部をエッチングして除去
    してソース／ドレイン領域（７）に接続される厚さが上
    記露出された素子分離絶縁膜（６）上に形成された厚さ
    より薄く形成され上記層間絶縁膜（８）の上部まで拡張
    されるビット線（１６）を形成する段階とを含むことを
    特徴とする高集積半導体接続方法。
  10. 【請求項１０】 請求項９において、 上記プラグ形成用伝導物質が以後形成されるビット線用
    伝導物質（１４）に比べてエッチング選択比が大きい伝
    導物質であることを特徴とする高集積半導体接続方法。
  11. 【請求項１１】 請求項９において、 上記ビット線用伝導物質（１４）の厚さを上記ビット線
    コンタクト幅に比べて半分以上の厚さに形成してビット
    線用伝導物質（１４）でビット線コンタクトを埋め込む
    ことを特徴とする高集積半導体接続方法。
JP5314068A 1992-11-24 1993-11-22 高集積半導体接続装置及びその製造方法 Expired - Fee Related JP2509456B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019920022251A KR960006693B1 (ko) 1992-11-24 1992-11-24 고집적 반도체 접속장치 및 그 제조방법
KR1992-22251 1992-11-24

Publications (2)

Publication Number Publication Date
JPH06216342A JPH06216342A (ja) 1994-08-05
JP2509456B2 true JP2509456B2 (ja) 1996-06-19

Family

ID=19343836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5314068A Expired - Fee Related JP2509456B2 (ja) 1992-11-24 1993-11-22 高集積半導体接続装置及びその製造方法

Country Status (3)

Country Link
US (2) US5366930A (ja)
JP (1) JP2509456B2 (ja)
KR (1) KR960006693B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2746077B2 (ja) * 1993-09-02 1998-04-28 日本電気株式会社 半導体装置の製造方法
KR970007967B1 (en) * 1994-05-11 1997-05-19 Hyundai Electronics Ind Fabrication method and semiconductor device
JPH08250600A (ja) * 1995-03-08 1996-09-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3050161B2 (ja) 1997-04-18 2000-06-12 日本電気株式会社 半導体装置及びその製造方法
JP2003179132A (ja) * 2001-12-10 2003-06-27 Mitsubishi Electric Corp 半導体装置およびその製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3936858A (en) * 1973-01-15 1976-02-03 Fairchild Camera And Instrument Corporation MOS transistor structure
JPS62245652A (ja) * 1986-04-18 1987-10-26 Toshiba Corp 半導体装置の製造方法
JPS63244772A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 半導体装置のコンタクトホ−ル
JPS63278363A (ja) * 1987-05-11 1988-11-16 Hitachi Ltd 半導体記憶装置
JPH0230135A (ja) * 1988-07-20 1990-01-31 Oki Electric Ind Co Ltd 半導体素子の製造方法
US4931845A (en) * 1987-11-05 1990-06-05 Fujitsu Limited Semiconductor memory device having an ohmic contact between an aluminum-silicon alloy metallization film and a silicon substrate
JPH02192162A (ja) * 1989-01-20 1990-07-27 Fujitsu Ltd 半導体記憶装置
JPH033324A (ja) * 1989-05-13 1991-01-09 Hyundai Electron Ind Co Ltd 半導体接続装置の製造方法
JPH0322475A (ja) * 1989-06-19 1991-01-30 Matsushita Electron Corp 半導体装置の製造方法
JPH03183161A (ja) * 1989-12-12 1991-08-09 Oki Electric Ind Co Ltd 半導体記憶装置の製造方法
JPH04155823A (ja) * 1990-10-18 1992-05-28 Matsushita Electron Corp 半導体装置およびその製造方法
JPH04158515A (ja) * 1990-10-23 1992-06-01 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5333587A (en) * 1976-09-10 1978-03-29 Hitachi Ltd Insulated gate type field effect transistor
EP0164976B1 (en) * 1984-06-02 1990-10-24 Fujitsu Limited Method of producing a contact for a semiconductor device
JPS639148A (ja) * 1986-06-30 1988-01-14 Nissan Motor Co Ltd 半導体装置のコンタクト部構造
JPS6420636A (en) * 1987-07-15 1989-01-24 Fujitsu Ltd Manufacture of semiconductor device
KR920005453B1 (ko) * 1989-05-13 1992-07-04 현대전자산업 주식회사 반도체 접속장치 형성방법
US5114879A (en) * 1990-11-30 1992-05-19 Texas Instruments Incorporated Method of forming a microelectronic contact
KR920015542A (ko) * 1991-01-14 1992-08-27 김광호 반도체장치의 다층배선형성법
US5223448A (en) * 1991-07-18 1993-06-29 Industrial Technology Research Institute Method for producing a layered capacitor structure for a dynamic random access memory device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3936858A (en) * 1973-01-15 1976-02-03 Fairchild Camera And Instrument Corporation MOS transistor structure
JPS62245652A (ja) * 1986-04-18 1987-10-26 Toshiba Corp 半導体装置の製造方法
JPS63244772A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 半導体装置のコンタクトホ−ル
JPS63278363A (ja) * 1987-05-11 1988-11-16 Hitachi Ltd 半導体記憶装置
US4931845A (en) * 1987-11-05 1990-06-05 Fujitsu Limited Semiconductor memory device having an ohmic contact between an aluminum-silicon alloy metallization film and a silicon substrate
JPH0230135A (ja) * 1988-07-20 1990-01-31 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH02192162A (ja) * 1989-01-20 1990-07-27 Fujitsu Ltd 半導体記憶装置
JPH033324A (ja) * 1989-05-13 1991-01-09 Hyundai Electron Ind Co Ltd 半導体接続装置の製造方法
JPH0322475A (ja) * 1989-06-19 1991-01-30 Matsushita Electron Corp 半導体装置の製造方法
JPH03183161A (ja) * 1989-12-12 1991-08-09 Oki Electric Ind Co Ltd 半導体記憶装置の製造方法
JPH04155823A (ja) * 1990-10-18 1992-05-28 Matsushita Electron Corp 半導体装置およびその製造方法
JPH04158515A (ja) * 1990-10-23 1992-06-01 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US5514911A (en) 1996-05-07
US5366930A (en) 1994-11-22
JPH06216342A (ja) 1994-08-05
KR960006693B1 (ko) 1996-05-22
KR940012614A (ko) 1994-06-24

Similar Documents

Publication Publication Date Title
KR100382738B1 (ko) 반도체 소자의 메탈 컨택 형성 방법
KR930015010A (ko) 반도체 기억장치의 전하저장전극 제조방법
JPH04320369A (ja) 高集積半導体メモリ装置及びその製造方法
JP2568036B2 (ja) 半導体装置のコンタクト形成方法
JPH04342165A (ja) 半導体装置及びその製造方法
KR960011652B1 (ko) 스택캐패시터 및 그 제조방법
JP2780156B2 (ja) 半導体メモリ装置及びその製造方法
JP2509456B2 (ja) 高集積半導体接続装置及びその製造方法
JP3355511B2 (ja) 半導体装置の製造方法
JP2620529B2 (ja) ディーラム キャパシター製造方法
JP3190659B2 (ja) 半導体メモリ及びその製造方法
KR0135690B1 (ko) 반도체소자의 콘택 제조방법
JPH0254960A (ja) 半導体装置の製造方法
JPH04348070A (ja) 半導体装置及びその製造方法
JP2593402B2 (ja) 半導体装置及びその製造方法
JP3039438B2 (ja) 半導体記憶装置及びその製造方法
KR100266010B1 (ko) 캐패시터형성방법
JPH01215060A (ja) メモリ装置の製造方法
JPH0661361A (ja) 半導体装置およびその製造方法
JP2956234B2 (ja) 半導体メモリ装置とその製造方法
JP3153802B2 (ja) 半導体記憶装置及びその製造方法
KR0166030B1 (ko) 반도체 소자의 캐패시터 제조방법
KR910008123B1 (ko) 2중 적층커패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
JPH06216130A (ja) 高集積半導体接続装置の製造方法
KR960003005B1 (ko) 반도체 기억장치의 적층 캐패시터 제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 17

LAPS Cancellation because of no payment of annual fees