KR920015542A - 반도체장치의 다층배선형성법 - Google Patents
반도체장치의 다층배선형성법 Download PDFInfo
- Publication number
- KR920015542A KR920015542A KR1019910000450A KR910000450A KR920015542A KR 920015542 A KR920015542 A KR 920015542A KR 1019910000450 A KR1019910000450 A KR 1019910000450A KR 910000450 A KR910000450 A KR 910000450A KR 920015542 A KR920015542 A KR 920015542A
- Authority
- KR
- South Korea
- Prior art keywords
- dielectric layer
- forming
- via hole
- insulating material
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/043—Dual dielectric
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4A도 내지 제4D도는 본 발명에 의한 반도체장치의 다층배선형성법을 도시한 단면도.
Claims (23)
- 제1층전극 상에 비아홀을 형성한 후 제2층 전극을 형성하는 다층배선공정에 있어서, 상기 제2층전극은 제1전극이 형성된 반도체기판 전면에 제1유전체층을 도포하는 공정, 상기 제1유전체층 상에 절연물질을 도포하여 요입부를 배몰하는 공정, 상기 제1유전체층 및 절연물질 상에 제2유전체층을 적층하는 공정, 제1층전극 위에 도포되어 있는 상기 제2유전체층 상에 사진식각 공정을 행하여 비아홀을 형성하는 공정, 상기 비아홀이 형성된 반도체기판 전면에 절연막을 형성하는 공정, 상기 절연막을 이방성 식각하여 비아홀의 측벽에 스페이서를 남기는 공정, 상기 스페이서에 의해 그 측벽이 둘러 싸여진 상기 비아홀 내부 및 제2유전체층 전면에 도전물질을 증착하는 공정, 및 상기 도전물질을 원하는 배선모양으로 패터닝하는 공정으로 이루저지는 것을 특징으로 하는 반도체장치의 다층배선형성방법.
- 제1항에 있어서, 상기 제1층전극의 두께는 0.5∼0.9㎛인 것을 특징으로 하는 반도체장치의 다층배선형성법.
- 제1항에 있어서, 상기 제1유전체층은 SiO2, TEOS및PSG중 어느 하나인 것을 특징으로 하는 반도체장치의 다층배선형성법
- 제3항에 있어서, 상기 제1유전체층은 플라즈마 가속 화학기상증착(PECVD)에 의해 형성되는 것을 특징으로 하는 반도체장치의 다층배선형성법.
- 제3항에 있어서, 상기 제1유전체층은 0.2∼0.6㎛두께로 증착되는 것을 특징으로 하는 반도체장치의 다층배선형성법.
- 제1항에 있어서, 상기 절연물질은 SOG막인 것을 특징으로 하는 반도체장치의 다층배선형성법.
- 제6항에 있어서, 상기 절연물질은 적어도 1회이상의 도포공정에 의해 도포되는 것을 특징으로 하는 반도체 장치의 다층배선형성법.
- 제6항에 있어서, 상기 절연물질은 0.05∼0.4㎛두께로 도포되는 것을 특징으로 하는 반도체장치의 다층배선형성법.
- 제6항에 있어서, 상기 절연물질은 도포된 후 에치백공정을 거쳐 상기 요입부를 매몰하므로 상기 제2유전체층이 자기평탄화되도록 하는 것을 특징으로 하는 반도체장치의 다층배선형성법.
- 제9항에 있어서, 상기 에치백공정은 상기 제1유전체층의 표면이 드러날 때까지 행하는 것을 특징으로 하는 반도체장치의 다층배선형성법.
- 제9항에 있어서, 상기 에치백공정은 상기 제1유전체층 상에 절연물질이 남도록 행하는 것을 특징으로 하는 반도체장치의 다층배선형성법.
- 제6항에 있어서, 상기 절연물질은 에치백공정 없이 그대로 증착하는 것을 특징으로 하는 반도체장치의 다층배선형성법.
- 제6항에 있어서, 상기 절연물질은 도포/경화 공정을 반복하여 실시하므로 상기 제2유전체층이 자기 평탄화 되도록 하는 것을 특징으로 하는 반도체장치의 다층배선형성법.
- 제1항에 있어서, 상기 제2유전체층은 제1유전체층과 같은 물질인 것을 특징으로 하는 반도체장치의 다층배선형성법.
- 제14항에 있어서, 상기 제2유전체층은 0.2∼0.6㎛두께로 증착되는 것을 특징으로 하는 반도체장치의 다층배선형성법.
- 제1항에 있어서, 비아홀 형성을 위한 상기 식각공정은 등방성식각 후에 이방성식각을 행하는 것을 특징으로 하는 반도체장치의 다층배선형성법.
- 제16항에 있어서, 상기 등방성식각은 비아홀과 접하게 되는 상기 제2유전체층의 모서리부분이 0.1∼0.5㎛정도 식각될때까지 행하는 것을 특징으로 하는 반도체장치의 다층배선형성법.
- 제1항에 있어서, 상기 비아홀은 그 크기가 서브마이크론톤 급인 것을 특징으로 하는 반도체장치의 다층배선형성법.
- 제18항에 있어서, 상기 비아홀의 크기는 0.6∼1.5㎛인 것을 특징으로 하는 반도체장치의 다층배선형성법.
- 제1항에 있어서, 상기 절연막은 제1유전체층 및 제2유전체층과 같은 물질인 것을 특징으로 하는 반도체장치의 다층배선형성법.
- 제20항에 있어서, 상기 절연막은 0.05∼0.15㎛두께로 증착되는 것을 특징으로 하는 반도체장치의 다층배선형성법.
- 제1항에 있어서, 상기 제1층전극 및 제2층전극을 형성하기 위한 도전물질은 저저항성 도전물질인 것을 특징으로 하는 반도체장치의 다층배선형성법.
- 제1항에 있어서, 상기 제1층전극 및 제2층전극을 형성하기 위한 도전물질은 고융점금속인 것을 특징으로 하는 반도체장치의 다층배선형성법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910000450A KR920015542A (ko) | 1991-01-14 | 1991-01-14 | 반도체장치의 다층배선형성법 |
US07/732,107 US5219792A (en) | 1991-01-14 | 1991-07-18 | Method for forming multilevel interconnection in a semiconductor device |
DE4125221A DE4125221A1 (de) | 1991-01-14 | 1991-07-30 | Verfahren zur bildung einer mehrstufenverbindung in einer halbleitereinrichtung |
FR9109642A FR2671664B1 (fr) | 1991-01-14 | 1991-07-30 | Procede de formation d'interconnexions multiniveaux dans un dispositif a semiconducteurs. |
ITMI912187A IT1251047B (it) | 1991-01-14 | 1991-08-02 | Metodo per la formazione di interconnessione multilivello in un dispositivo a semiconduttore |
GB9116831A GB2251722B (en) | 1991-01-14 | 1991-08-05 | Method for forming multilevel interconnection in a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910000450A KR920015542A (ko) | 1991-01-14 | 1991-01-14 | 반도체장치의 다층배선형성법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR920015542A true KR920015542A (ko) | 1992-08-27 |
Family
ID=19309729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910000450A KR920015542A (ko) | 1991-01-14 | 1991-01-14 | 반도체장치의 다층배선형성법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5219792A (ko) |
KR (1) | KR920015542A (ko) |
DE (1) | DE4125221A1 (ko) |
FR (1) | FR2671664B1 (ko) |
GB (1) | GB2251722B (ko) |
IT (1) | IT1251047B (ko) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5514624A (en) * | 1990-08-07 | 1996-05-07 | Seiko Epson Corporation | Method of manufacturing a microelectronic interlayer dielectric structure |
US5323047A (en) * | 1992-01-31 | 1994-06-21 | Sgs-Thomson Microelectronics, Inc. | Structure formed by a method of patterning a submicron semiconductor layer |
JPH07297276A (ja) * | 1992-09-22 | 1995-11-10 | At & T Corp | 半導体集積回路の形成方法 |
KR960006693B1 (ko) * | 1992-11-24 | 1996-05-22 | 현대전자산업주식회사 | 고집적 반도체 접속장치 및 그 제조방법 |
US5502006A (en) * | 1993-11-02 | 1996-03-26 | Nippon Steel Corporation | Method for forming electrical contacts in a semiconductor device |
US5395785A (en) * | 1993-12-17 | 1995-03-07 | Sgs-Thomson Microelectronics, Inc. | SRAM cell fabrication with interlevel dielectric planarization |
US5453406A (en) * | 1994-06-13 | 1995-09-26 | Industrial Technology Research Institute | Aspect ratio independent coating for semiconductor planarization using SOG |
US5643407A (en) * | 1994-09-30 | 1997-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Solving the poison via problem by adding N2 plasma treatment after via etching |
US5795208A (en) * | 1994-10-11 | 1998-08-18 | Yamaha Corporation | Manufacture of electron emitter by replica technique |
US5599749A (en) * | 1994-10-21 | 1997-02-04 | Yamaha Corporation | Manufacture of micro electron emitter |
US5459086A (en) * | 1994-11-07 | 1995-10-17 | United Microelectronics Corporation | Metal via sidewall tilt angle implant for SOG |
KR0138295B1 (ko) * | 1994-11-30 | 1998-06-01 | 김광호 | 도전선 형성방법 |
JP3369817B2 (ja) * | 1995-06-23 | 2003-01-20 | 三菱電機株式会社 | 半導体装置 |
KR0171733B1 (ko) * | 1995-08-28 | 1999-03-30 | 김주용 | 반도체 소자의 콘택홀 형성 방법 |
WO1997010612A1 (en) * | 1995-09-14 | 1997-03-20 | Advanced Micro Devices, Inc. | Damascene process for reduced feature size |
US5640038A (en) * | 1995-11-22 | 1997-06-17 | Vlsi Technology, Inc. | Integrated circuit structure with self-planarized layers |
KR100214467B1 (ko) * | 1995-12-29 | 1999-08-02 | 구본준 | 반도체소자의 배선구조 형성방법 |
US5597764A (en) * | 1996-07-15 | 1997-01-28 | Vanguard International Semiconductor Corporation | Method of contact formation and planarization for semiconductor processes |
EP0856887B1 (en) * | 1997-01-31 | 2004-04-28 | SGS-THOMSON MICROELECTRONICS S.r.l. | Process for forming a morphological edge structure to seal integrated electronic devices, and corresponding device |
US5863707A (en) * | 1997-02-11 | 1999-01-26 | Advanced Micro Devices, Inc. | Method for producing ultra-fine interconnection features |
SG80582A1 (en) * | 1997-03-20 | 2001-05-22 | Chartered Semiconductor Mfg | Use of an insulator spacer on the sidewalls of a via hole |
US5913150A (en) * | 1997-04-11 | 1999-06-15 | Nec Corporation | Method for manufacturing semiconductor device using spin on glass layer |
US5759906A (en) * | 1997-04-11 | 1998-06-02 | Industrial Technology Research Institute | Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits |
US6309956B1 (en) | 1997-09-30 | 2001-10-30 | Intel Corporation | Fabricating low K dielectric interconnect systems by using dummy structures to enhance process |
US6255232B1 (en) * | 1999-02-11 | 2001-07-03 | Taiwan Semiconductor Manufacturing Company | Method for forming low dielectric constant spin-on-polymer (SOP) dielectric layer |
US6207554B1 (en) * | 1999-07-12 | 2001-03-27 | Chartered Semiconductor Manufacturing Ltd. | Gap filling process in integrated circuits using low dielectric constant materials |
JP2001077086A (ja) | 1999-08-31 | 2001-03-23 | Oki Electric Ind Co Ltd | 半導体装置のドライエッチング方法 |
JP3485504B2 (ja) | 1999-09-09 | 2004-01-13 | 沖電気工業株式会社 | 半導体装置のドライエッチング方法 |
KR100389034B1 (ko) * | 2000-11-30 | 2003-06-25 | 삼성전자주식회사 | 반도체 장치의 상하층 접속 형성 방법 및 그 방법에 의해형성된 반도체 장치 |
US20040127932A1 (en) * | 2002-09-12 | 2004-07-01 | Shah Tilak M. | Dip-molded polymeric medical devices with reverse thickness gradient, and method of making same |
US20080172080A1 (en) * | 2007-01-16 | 2008-07-17 | Isham John | Minimally invasive rectal balloon apparatus |
US8500771B2 (en) * | 2007-01-16 | 2013-08-06 | Radiadyne, Llc | Rectal balloon apparatus with pressure relieving lumen and sensors |
US8585676B2 (en) * | 2007-02-05 | 2013-11-19 | Polyzen Inc. | Multi-lumen lay-flat tubing, catheter articles comprising same, and method of manufacture thereof |
US8167859B2 (en) * | 2007-04-23 | 2012-05-01 | Polyzen Inc. | Ostomy bag mounting structure |
US8105299B2 (en) * | 2007-04-23 | 2012-01-31 | Polyzen Inc. | Extrusion blow-molded corporeal port mounting structure |
US7976497B2 (en) | 2007-09-25 | 2011-07-12 | Polyzen Inc. | Multi-layer film welded articulated balloon |
US8597012B2 (en) | 2010-05-11 | 2013-12-03 | Polyzen, Inc. | Air disengagement assembly and method for manufacturing dip-molded articles out of RTV silicone by fully automated process |
US10008416B2 (en) * | 2016-11-30 | 2018-06-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Forming a protective layer to prevent formation of leakage paths |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4641420A (en) * | 1984-08-30 | 1987-02-10 | At&T Bell Laboratories | Metalization process for headless contact using deposited smoothing material |
EP0245290A1 (en) * | 1985-11-04 | 1987-11-19 | Motorola, Inc. | Glass intermetal dielectric |
JPH0763064B2 (ja) * | 1986-03-31 | 1995-07-05 | 株式会社日立製作所 | Ic素子における配線接続方法 |
GB2206729B (en) * | 1987-07-01 | 1990-10-24 | British Aerospace | A method of forming electrical contacts in a multi-level interconnect system |
US4977105A (en) * | 1988-03-15 | 1990-12-11 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing interconnection structure in semiconductor device |
GB2219434A (en) * | 1988-06-06 | 1989-12-06 | Philips Nv | A method of forming a contact in a semiconductor device |
US5068711A (en) * | 1989-03-20 | 1991-11-26 | Fujitsu Limited | Semiconductor device having a planarized surface |
KR910013463A (ko) * | 1989-12-29 | 1991-08-08 | 김광호 | 반도체 소자의 개구형성방법 |
US5086016A (en) * | 1990-10-31 | 1992-02-04 | International Business Machines Corporation | Method of making semiconductor device contact including transition metal-compound dopant source |
JPH1192137A (ja) * | 1997-09-19 | 1999-04-06 | Onoda Chemical Industry Co Ltd | フッ化アルミニウム粒子の製造方法 |
-
1991
- 1991-01-14 KR KR1019910000450A patent/KR920015542A/ko not_active Application Discontinuation
- 1991-07-18 US US07/732,107 patent/US5219792A/en not_active Expired - Lifetime
- 1991-07-30 DE DE4125221A patent/DE4125221A1/de active Granted
- 1991-07-30 FR FR9109642A patent/FR2671664B1/fr not_active Expired - Lifetime
- 1991-08-02 IT ITMI912187A patent/IT1251047B/it active IP Right Grant
- 1991-08-05 GB GB9116831A patent/GB2251722B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB9116831D0 (en) | 1991-09-18 |
ITMI912187A1 (it) | 1993-02-02 |
FR2671664A1 (fr) | 1992-07-17 |
US5219792A (en) | 1993-06-15 |
IT1251047B (it) | 1995-05-02 |
GB2251722A (en) | 1992-07-15 |
GB2251722B (en) | 1995-01-04 |
DE4125221A1 (de) | 1992-07-16 |
FR2671664B1 (fr) | 2004-08-27 |
ITMI912187A0 (it) | 1991-08-02 |
DE4125221C2 (ko) | 1993-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920015542A (ko) | 반도체장치의 다층배선형성법 | |
KR940010277A (ko) | 다층배선구조의 반도체장치 및 그의 제조방법 | |
KR970063733A (ko) | 반도체 장치의 커패시터 제조방법 | |
KR20010003760A (ko) | 반도체 소자의 배선 형성방법 | |
KR100248621B1 (ko) | 반도체소자의 제조방법 | |
KR100268797B1 (ko) | 다층 금속배선 형성방법 | |
KR950030263A (ko) | 반도체장치 제조방법 | |
KR100279047B1 (ko) | 반도체 장치의 층간 접촉구 형성 방법 | |
KR970052943A (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR930011196A (ko) | 반도체장치의 다층배선 형성방법 | |
KR970013044A (ko) | 반도체소자의 비아콘택 형성방법 | |
KR890013738A (ko) | 집적회로 기판상의 소자들을 금속화층에 접속하는 방법 | |
KR960039286A (ko) | 비아홀 형성 방법 | |
KR970018115A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR960002681A (ko) | 다층 금속배선 형성방법 | |
KR970052372A (ko) | 반도체 장치의 금속배선 형성방법 | |
KR930024106A (ko) | 반도체 소자의 콘택형성방법 | |
KR920010892A (ko) | 반도체장치의 표면평탄화법 | |
KR970003854A (ko) | 다층 금속배선 형성방법 | |
KR970052188A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR980006062A (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR980005620A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR970052930A (ko) | 반도체 소자의 금속배선막 형성방법 | |
KR970018034A (ko) | 접촉창 형성방법 | |
KR900019151A (ko) | 반도체 장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
WITB | Written withdrawal of application |