JP3485504B2 - 半導体装置のドライエッチング方法 - Google Patents

半導体装置のドライエッチング方法

Info

Publication number
JP3485504B2
JP3485504B2 JP25586799A JP25586799A JP3485504B2 JP 3485504 B2 JP3485504 B2 JP 3485504B2 JP 25586799 A JP25586799 A JP 25586799A JP 25586799 A JP25586799 A JP 25586799A JP 3485504 B2 JP3485504 B2 JP 3485504B2
Authority
JP
Japan
Prior art keywords
dry etching
film
semiconductor device
oxide film
ch2f2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25586799A
Other languages
English (en)
Other versions
JP2001085389A (ja
Inventor
尚克 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP25586799A priority Critical patent/JP3485504B2/ja
Priority to US09/477,817 priority patent/US6413438B1/en
Priority to KR1020000010011A priority patent/KR100622587B1/ko
Priority to TW089104565A priority patent/TW445530B/zh
Publication of JP2001085389A publication Critical patent/JP2001085389A/ja
Application granted granted Critical
Publication of JP3485504B2 publication Critical patent/JP3485504B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
素子の製造において用いられる低誘電率の層間絶縁膜の
エッチング方法に関するものである。
【０００２】
【従来の技術】半導体集積回路の高集積化に伴い配線幅
や配線間隔が非常に狭まってきており、配線長も非常に
長くなってきている。その結果、配線抵抗や配線間容量
が増大し、これらによる配線遅延や消費電力の増大が無
視できなくなってきている。このような高集積化に伴う
デバイス性能への影響を低減する方法の一つとして、配
線間の絶縁膜を低誘電率化する方法が研究開発されてい
る。
【０００３】上記低誘電率材料としては、酸化膜（SiO
2）に弗素を含有したFSG膜や有機SOG（スピンオングラ
ス）膜、有機絶縁膜あるいはポーラス膜等が挙げられ
る。従来、下層配線上に層間絶縁膜としてCVD酸化膜、
低誘電率膜である有機SOG膜、さらにキャップ酸化膜を
堆積後、ドライエッチング技術を用いてビアホールを形
成する。また、キャップ酸化膜／有機SOG膜間の膜剥が
れを防止するため、有機SOG膜表面の改質のための酸素
プラズマ処理が行われる。例えば、有機SOG膜としては
酸化膜（SiO2）にアルキル基を添加した低誘電率材料を
有機溶剤に溶かしたものを用いる。
【０００４】そして、上層配線を形成しビアホールを介
して上層配線と下層配線との接続がおこなわれる。ドラ
イエッチングは、例えば、平行平板マグネトロン反応性
イオンエッチング（RIE：Reactive Ion Etching）装
置により、一般的な酸化膜のエッチング条件であるC4Ｆ
8／O2／Arの混合ガスを用いて数Paの圧力下で行われ
る。
【０００５】
【発明が解決しようとする課題】しかしながら、有機SO
G膜などの低誘電率膜をデバイスへ導入するに当たって
は、図１に示すように、ビアホール５のエッチング時に
キャップ酸化膜３／有機SOG膜２界面付近から、容易に
ボーイングと呼ばれる弓状の窪みが形成されてしまうと
いった問題点があった。
【０００６】これは、有機SOG膜の表面改質のための酸
素プラズマ処理等により、界面が非常に疎な膜となって
しまうため、ビアホールのドライエッチング時に横方法
に容易にエッチングされてしまうためであり、また、ド
ライエッチング時の斜め入射イオンの存在によるもので
ある。このボーイング形状は、タングステン膜でビアホ
ールを埋め込む際には、タングステンと有機SOGとの反
応による腐食あるいはタングステン膜の剥がれ、あるい
は、ビアホール内に空洞の発生といった問題を引き起こ
していた。
【０００７】
【課題を解決するための手段】TEOS（テトラエトキシシ
ラン）酸化膜上に有機SOG膜が積層して形成されて成る
絶縁膜を、CHF3、CH2F2及びCOの混合ガスによりビアホ
ールをドライエッチングする方法において、 CH２F2の
流量はCHF3＋CH２F2の流量の５０％以上となっているも
のである。その結果、キャップ酸化膜／有機SOG膜界面
付近のボーイングの問題が防止でき、形状の安定したビ
アホールが形成できる
【０００８】
【発明の実施の形態】第1の実施の形態を説明するため
の工程図を図２に示す。まず、図２（１）において、シ
リコン基板１１に下層配線１２となる金属配線を形成
後、金属配線上に層間絶縁膜となるプラズマTEOS酸化膜
１３、有機SOG膜１４を順次堆積し、次に形成されるキ
ャップ酸化膜１５と有機SOG膜１４間の膜剥がれを防止
するため、有機SOG膜１４表面改質のための酸素プラズ
マ処理が行われる。そして、キャップ酸化膜１５である
プラズマTEOS酸化膜を順次堆積させる。
【０００９】次に、図２（２）において、上層配線と下
層配線１２とを導通させるためのビアホールのレジスト
パターン１６を通常のフォトリソグラフィ技術により形
成し、ドライエッチングによりビアホール１７が開孔さ
れる。ビアホールのドライエッチングは、平行平板マグ
ネトロン反応性イオンエッチング装置により、CHF3／CH
2F2／COの混合ガスを用いて５．２Paの圧力条件下で行
われる。
【００１０】そして、図２（３）において、アッシング
によりレジスト１６を除去し、タングステンを全面に形
成し、CMP法により平坦化しビアホール部１７にタング
ステンプラグ１８の埋め込み配線を選択形成する。最後
に、上層の金属配線をパターニング形成し上層配線１２
と下層配線１９とを導通させる。
【００１１】本実施の形態では、CHF3／CH2F2／COの混
合ガスの流量をCHF3+CH2F2＝３０ｓｃｃｍ、CO＝１７０
ｓｃｃｍと一定に保ち、CHF3:CH2F2の混合比を変化させ
た場合の、ビアホール部における有機SOG膜１４とキャ
ップ酸化膜であるプラズマTEOS酸化膜１５の形状変化を
図3に示す。有機SOG膜１４の形状はCH2F2の割合を増加
させるにつれ、逆テーパ形状から次第に垂直形状に近づ
くことがわかる。特に、CH２F2／（ CHF3＋CH2F２）の
混合比を５０％以上にすることによって、ビアホールを
ほぼ垂直化できる。
【００１２】
【発明の効果】上述したように、エッチングガスにCHF3
／CH2F2／COの混合ガスを用いて、かつ、 CH2F2／（ CH
F3＋CH2F2）の混合比を５０％以上にすることによっ
て、ビアホールのドライエッチングをおこなうため、従
来、ビアホール部のプラズマTEOS酸化膜／有機SOG膜境
界部に生じていたボーイングの発生を防止することがで
きる。その結果、ビアホールの形状は安定し、そして、
その後のタングステン膜等の埋め込みを信頼性良く形成
できる。
【図面の簡単な説明】
【図１】従来技術におけるドライエッチングのビアホー
ル形状の問題点を説明するための図である。
【図２】本発明の実施の形態を説明するためのビアホー
ルのドライエッチング工程図である。
【図３】本発明の実施の形態を説明するためのドライエ
ッチングをおこなった場合におけるビアホール形状を示
す図である。
【符号の説明】 １１ シリコン基板 １、１２ 下層配線 １３ プラズマTEOS酸化膜 ２、１４ 有機SOG膜 ３、１５ キャップ酸化膜 ４、１６ レジスト膜 ５、１７ ビアホール
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 H01L 21/3213 H01L 21/768

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＴＥＯＳ酸化膜上にプラズマ処理により
    表面改質された有機ＳＯＧ膜を積層して形成される絶縁
    膜上に、ＣＨＦ３、ＣＨ２Ｆ２及びＣＯの混合ガスによ
    りコンタクトホールを形成する半導体装置のドライエッ
    チング方法において、 ＣＨ２Ｆ２の流量はＣＨＦ３＋ＣＨ２Ｆ２の流量の５０
    ％以上であることを特徴とする半導体装置のドライエッ
    チング方法。
  2. 【請求項２】 前記ＴＥＯＳ酸化膜はプラズマによって
    形成されていることを特徴とする請求項１記載の半導体
    装置のドライエッチング方法。
  3. 【請求項３】 前記有機ＳＯＧ膜は酸化膜シリコンにア
    ルキル基が添加されていることを特徴とする請求項１記
    載の半導体装置のドライエッチング方法。
  4. 【請求項４】 前記ドライエッチングは平行平板マグネ
    トロン反応性イオンエッチング装置を用いて行われる請
    求項１ないし３いずれか記載の半導体装置のドライエッ
    チング方法。
JP25586799A 1999-09-09 1999-09-09 半導体装置のドライエッチング方法 Expired - Fee Related JP3485504B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP25586799A JP3485504B2 (ja) 1999-09-09 1999-09-09 半導体装置のドライエッチング方法
US09/477,817 US6413438B1 (en) 1999-09-09 2000-01-05 Method of forming via hole by dry etching
KR1020000010011A KR100622587B1 (ko) 1999-09-09 2000-02-29 반도체장치의 드라이 에칭방법
TW089104565A TW445530B (en) 1999-09-09 2000-03-14 Dry etching method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25586799A JP3485504B2 (ja) 1999-09-09 1999-09-09 半導体装置のドライエッチング方法

Publications (2)

Publication Number Publication Date
JP2001085389A JP2001085389A (ja) 2001-03-30
JP3485504B2 true JP3485504B2 (ja) 2004-01-13

Family

ID=17284690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25586799A Expired - Fee Related JP3485504B2 (ja) 1999-09-09 1999-09-09 半導体装置のドライエッチング方法

Country Status (4)

Country Link
US (1) US6413438B1 (ja)
JP (1) JP3485504B2 (ja)
KR (1) KR100622587B1 (ja)
TW (1) TW445530B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6123862A (en) * 1998-04-24 2000-09-26 Micron Technology, Inc. Method of forming high aspect ratio apertures
WO2000016281A1 (en) * 1998-09-11 2000-03-23 Key-Trak, Inc. Mobile object tracking system
US20050022839A1 (en) * 1999-10-20 2005-02-03 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
TW486733B (en) * 1999-12-28 2002-05-11 Toshiba Corp Dry etching method and manufacturing method of semiconductor device for realizing high selective etching
JP3596616B2 (ja) * 2002-09-25 2004-12-02 沖電気工業株式会社 半導体装置の製造方法
US20070193602A1 (en) * 2004-07-12 2007-08-23 Savas Stephen E Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing
US20060118519A1 (en) * 2004-12-03 2006-06-08 Applied Materials Inc. Dielectric etch method with high source and low bombardment plasma providing high etch rates
JP4912907B2 (ja) * 2007-02-06 2012-04-11 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US7704849B2 (en) 2007-12-03 2010-04-27 Micron Technology, Inc. Methods of forming trench isolation in silicon of a semiconductor substrate by plasma

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920015542A (ko) 1991-01-14 1992-08-27 김광호 반도체장치의 다층배선형성법
JP2849286B2 (ja) 1992-07-09 1999-01-20 三菱電機株式会社 半導体装置の製造方法
JPH07263415A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置の製造方法
US5413963A (en) 1994-08-12 1995-05-09 United Microelectronics Corporation Method for depositing an insulating interlayer in a semiconductor metallurgy system
US5861345A (en) * 1995-05-01 1999-01-19 Chou; Chin-Hao In-situ pre-PECVD oxide deposition process for treating SOG
US5849637A (en) 1996-06-10 1998-12-15 Wang; Chin-Kun Integration of spin-on gap filling dielectric with W-plug without outgassing
JP3164026B2 (ja) * 1996-08-21 2001-05-08 日本電気株式会社 半導体装置及びその製造方法
US6123862A (en) * 1998-04-24 2000-09-26 Micron Technology, Inc. Method of forming high aspect ratio apertures
US6014979A (en) * 1998-06-22 2000-01-18 Applied Materials, Inc. Localizing cleaning plasma for semiconductor processing
US6211092B1 (en) * 1998-07-09 2001-04-03 Applied Materials, Inc. Counterbore dielectric plasma etch process particularly useful for dual damascene
US6117793A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Using silicide cap as an etch stop for multilayer metal process and structures so formed

Also Published As

Publication number Publication date
KR100622587B1 (ko) 2006-09-11
TW445530B (en) 2001-07-11
JP2001085389A (ja) 2001-03-30
KR20010029578A (ko) 2001-04-06
US6413438B1 (en) 2002-07-02

Similar Documents

Publication Publication Date Title
US7192863B2 (en) Method of eliminating etch ridges in a dual damascene process
US6180531B1 (en) Semiconductor manufacturing method
US7828987B2 (en) Organic BARC etch process capable of use in the formation of low K dual damascene integrated circuits
US6410437B1 (en) Method for etching dual damascene structures in organosilicate glass
US6605545B2 (en) Method for forming hybrid low-K film stack to avoid thermal stress effect
US6103619A (en) Method of forming a dual damascene structure on a semiconductor wafer
US5607880A (en) Method of fabricating multilevel interconnections in a semiconductor integrated circuit
JP2006013190A (ja) 半導体装置の製造方法
CN100576499C (zh) 双镶嵌结构的形成方法
US6355572B1 (en) Method of dry etching organic SOG film
CN100561729C (zh) 双镶嵌结构的制造方法
JP2003324102A (ja) 半導体装置の製造方法
JP3485504B2 (ja) 半導体装置のドライエッチング方法
US6774031B2 (en) Method of forming dual-damascene structure
JP2001308175A (ja) 半導体装置及びその製造方法
US20030216057A1 (en) Method integrating polymeric interlayer dielectric in integrated circuits
US6114253A (en) Via patterning for poly(arylene ether) used as an inter-metal dielectric
JPH1197414A (ja) 酸化シリコン系絶縁膜のプラズマエッチング方法
JP2000091308A (ja) 半導体装置の製造方法
JP2003303880A (ja) 積層層間絶縁膜構造を利用した配線構造およびその製造方法
JP2005005697A (ja) 半導体装置の製造方法
KR100876532B1 (ko) 반도체 소자의 제조 방법
KR100909175B1 (ko) 듀얼 다마신 패턴 형성 방법
KR20010059540A (ko) 반도체 소자의 금속배선 형성방법
JP3317279B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031007

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101024

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees