CN100576499C - 双镶嵌结构的形成方法 - Google Patents

双镶嵌结构的形成方法 Download PDF

Info

Publication number
CN100576499C
CN100576499C CN200710040986A CN200710040986A CN100576499C CN 100576499 C CN100576499 C CN 100576499C CN 200710040986 A CN200710040986 A CN 200710040986A CN 200710040986 A CN200710040986 A CN 200710040986A CN 100576499 C CN100576499 C CN 100576499C
Authority
CN
China
Prior art keywords
layer
hard mask
photoresist
mask layer
sacrifice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710040986A
Other languages
English (en)
Other versions
CN101312150A (zh
Inventor
宁先捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200710040986A priority Critical patent/CN100576499C/zh
Publication of CN101312150A publication Critical patent/CN101312150A/zh
Application granted granted Critical
Publication of CN100576499C publication Critical patent/CN100576499C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了一种双镶嵌结构的形成方法，包括：提供一表面具有介质层的半导体衬底；在所述介质层表面形成第一牺牲层；在所述第一牺牲层表面形成第一硬掩膜层；在所述第一硬掩膜层表面形成第一光刻胶图形；以所述第一光刻胶图形为掩膜刻蚀部分所述第一硬掩膜层；移除所述第一光刻胶图形；在所述第一硬掩膜层表面形成第二牺牲层；在所述第二牺牲层表面形成第二硬掩膜层；在所述第二硬掩膜层表面形成第二光刻胶图形；刻蚀所述第二硬掩膜层、第二牺牲层、第一硬掩膜层、第一牺牲层以及介质层。本发明的双镶嵌结构制造方法能够防止通孔中产生聚合残留物现象的发生。

Description

双镶嵌结构的形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种双镶嵌结构(dual-damascene structure)的形成方法。
背景技术
当今半导体器件制造技术飞速发展，半导体器件已经具有深亚微米结构，集成电路中包含巨大数量的半导体元件。在如此大规模集成电路中，元件之间的高性能、高密度的连接不仅在单个互连层中互连，而且要在多层之间进行互连。因此，通常提供多层互连结构，其中多个互连层互相堆叠，并且层间绝缘膜置于其间，用于连接半导体元件。特别是利用双镶嵌(dual-damascene)工艺形成的多层互连结构，其预先在层间绝缘膜中形成沟槽(trench)和通孔(via)，然后用导电材料例如铜(Cu)填充所述沟槽和连接孔。这种互连结构已经在集成电路制造中得到广泛应用。
双镶嵌工艺的技术重点在于蚀刻填充导体金属用的沟槽刻蚀技术。在双镶嵌工艺的前段蚀刻工艺中，目前存在两种方法制作双镶嵌构造的沟槽，第一种方法是先在介电层的上部定义出导线沟槽，之后利用另一光刻胶层定义介层窗开口。另一种方法是首先在介电层中定义出完全穿透介电层的介层窗开口，然后利用另一光刻胶层定义导线沟槽。申请号为200510056297.4的中国专利申请中描述了一种双镶嵌结构的制造方法。图1至图5为说明该现有制造双镶嵌结构方法的剖面示意图。如图1所示，在制造互连层的工艺线后段(back end of line，BEOL)开始时，需要在衬底10上形成的MOS晶体管表面沉积介质层11，该介质层11称为金属前介电层(pre-metal dielectric，PMD)。然后在PMD层11层中刻蚀通孔并填充有金属材料形成连接孔12。在具有连接孔12的PMD层11表面再形成第一介质层13，在其中形成金属互连线14，MOS晶体管的栅极通过连接孔12连接至介质层13中的金属连接线14。然后在互连层13表面沉积刻蚀停止层15、层间介质层(ILD)16和保护层17。为了降低射频信号在电路中的延迟，目前普遍采用低介电常数(low k)材料作为ILD层16，以降低电路中的RC延迟和高频串扰。然后，在保护层17表面涂布抗反射层18以使后续形成的光刻胶图形更加清晰。在抗反射层18表面涂布光刻胶，并图案化所述光刻胶以定义通孔的位置，形成光刻胶图形19。
接下来如图2所示，以光刻胶图形19为掩膜刻蚀保护层17和ILD层16形成通孔(via)。随后如图3所示，去除上述光刻胶图形19和抗反射层18，并在通孔中填充聚合物作为牺牲层20，用于保护通孔。然后在牺牲层20表面涂布光刻胶并形成定义沟槽位置的光刻胶图形21。然后，以光刻胶图形21为掩膜刻蚀牺牲层20、保护层17和ILD层16从而在ILD层16中形成沟槽，如图4所示，接下来去除光刻胶图形21和牺牲层20。
上述刻蚀通孔和沟槽的过程中，需要进行两次移除光刻胶和抗反射层、聚合物的步骤，即先移除刻蚀通孔的光刻胶图形19和抗反射层18，然后还需移除光刻胶图形21和聚合物牺牲层20。然而，光刻胶、抗反射层和牺牲层均为聚合物，它们的去除和清洗工艺均较为复杂，一旦去除不完全或没有完全清洗干净，都极有可能再通孔底部产生聚合残留物(residue)，如图5中所示的22。该聚合残留物22会严重影响金属连接线14表面刻蚀停止层15的刻蚀，导致填充的金属不能与金属连接线14形成良好的电接触，影响器件性能。
发明内容
本发明提供的双镶嵌结构的形成方法，能够防止通孔中产生聚合残留物现象的发生，并能够简化制造工艺。
一方面，提供了一种双镶嵌结构的形成方法，包括：
提供一表面具有介质层的半导体衬底；
在所述介质层表面形成第一牺牲层；
在所述第一牺牲层表面形成第一硬掩膜层；
在所述第一硬掩膜层表面形成第一光刻胶图形；
以所述第一光刻胶图形为掩膜刻蚀部分所述第一硬掩膜层；
移除所述第一光刻胶图形；
在所述第一硬掩膜层表面形成第二牺牲层；
在所述第二牺牲层表面形成第二硬掩膜层；
在所述第二硬掩膜层表面形成第二光刻胶图形；
刻蚀所述第二硬掩膜层、第二牺牲层、第一硬掩膜层、第一牺牲层以及介质层。
优选地，所述硬掩膜层为低温氧化物。所述硬掩膜层的厚度为
Figure C20071004098600071
所述介质层为应用材料(Applied Materials)公司商标为黑钻石的碳氧化硅(SiCO)、氧化硅或氟化硅玻璃。所述牺牲层为富硅聚合物。所述方法还包括在所述第一和/或第二硬掩膜层表面形成底部抗反射层的步骤。
另一方面，提供了一种双镶嵌结构的形成方法，包括：
提供一表面具有介质层的半导体衬底；
在所述介质层表面形成第一牺牲层；
在所述第一牺牲层表面形成第一硬掩膜层；
在所述第一硬掩膜层表面形成第一光刻胶图形；
以所述第一光刻胶图形为掩膜刻蚀所述第一硬掩膜层直至露出所述第一牺牲层或所述介质层；
移除所述第一光刻胶图形；
在所述第一硬掩膜层表面形成第二牺牲层；
在所述第二牺牲层表面形成第二硬掩膜层；
在所述第二硬掩膜层表面形成第二光刻胶图形；
刻蚀所述第二硬掩膜层、第二牺牲层、第一硬掩膜层、第一牺牲层以及介质层。
优选地，所述硬掩膜层为低温氧化物。所述硬掩膜层的厚度为
Figure C20071004098600081
所述介质层为应用材料(Applied Materials)公司商标为黑钻石的碳氧化硅(SiCO)、氧化硅或氟化硅玻璃。所述牺牲层为富硅聚合物。所述方法还包括在所述第一和/或第二硬掩膜层表面形成底部抗反射层的步骤。
另一方面，提供了一种双镶嵌结构的形成方法，包括：
提供一表面具有介质层的半导体衬底；
在所述介质层表面形成第一牺牲层；
在所述第一牺牲层表面形成第一硬掩膜层；
在所述第一硬掩膜层表面形成第一光刻胶图形；
以所述第一光刻胶图形为掩膜刻蚀所述第一硬掩膜层；
移除所述第一光刻胶图形；
在所述第一硬掩膜层表面形成第二牺牲层；
在所述第二牺牲层表面形成第二硬掩膜层；
在所述第二硬掩膜层表面形成第二光刻胶图形；
以所述第二光刻胶图形为掩膜刻蚀所述第二硬掩膜层；
移除所述第二光刻胶图形；
刻蚀所述第二硬掩膜层、第二牺牲层、第一硬掩膜层、第一牺牲层以及介质层。
优选地，所述硬掩膜层为低温氧化物。所述硬掩膜层的厚度为所述介质层为应用材料(Applied Materials)公司商标为黑钻石的碳氧化硅(SiCO)、氧化硅或氟化硅玻璃。所述牺牲层为富硅聚合物。所述方法还包括在所述第一和/或第二硬掩膜层表面形成底部抗反射层的步骤。
与现有技术相比，上述技术方案具有以下优点：
在介质层表面形成两层牺牲层，在两层牺牲层中分别形成通孔和沟槽，通过牺牲层中的通孔和沟槽刻蚀介质层，从而在介质层中形成双镶嵌结构。因此，在刻蚀介质层的过程中由于没有使用光刻胶掩膜，避免了清洗光刻胶时可能带来的聚合残留物问题；而且，先于两层牺牲层中分别形成通孔和沟槽，然后通过上述通孔和沟槽在介质层一次刻蚀形成双镶嵌结构，简化了制造工艺。此外，由于采用了硬掩膜层，光刻胶层无需涂布得很厚，简化了光刻工艺，提高了图形分辨率和光刻工艺可靠性。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。
图1至图5为说明现有形成双镶嵌结构方法的剖面示意图；
图6至图11为根据本发明实施例的双镶嵌结构形成方法的剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
图6至图11为根据本发明实施例的双镶嵌结构形成方法的剖面示意图。所述示意图只是实例，其在此不应过度限制本发明保护的范围。
如图6所示，在半导体衬底10表面形成有MOS晶体管。衬底10为单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)，还可以包括其它的材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。虽然在此描述了可以形成衬底10的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。然后，利用化学气相淀积(CVD)工艺，优选为等离子增强化学气相淀积(PECVD)工艺，沉积氧化硅(SiO2)、TEOS(正硅酸乙酯)或氮氧化硅(SiON)形成PMD层11，利用化学机械研磨(CMP)工艺对PMD层11进行平坦化。随后，在PMD层11中刻蚀通孔并填充金属材料例如钨或铜形成金属接触孔12。在PMD层11表面，利用化学汽相淀积工艺淀积互连层13，材料可为氧化硅。在互连层13中通过光刻、刻蚀工艺形成金属导电连线14。利用化学机械研磨(CMP)工艺将互连层13和导电连线14表面磨平。然后，在互连层13表面形成介质层16。按照本发明的优选实施例，在淀积介质层16之前，先沉积一层刻蚀停止层15，材料为SiN或SiON，厚度为
Figure C20071004098600101
介质层16是由化学气相淀积工艺沉积的低介电常数的无机硅基质层(Inorganic silicon based layer)，例如碳氧化硅(SiCO)、氟化硅玻璃(FSG)或应用材料(Applied Materials)公司商标为黑钻石(black diamond)的碳氧化硅(SiCO)。随后在介质层16表面利用PECVD工艺再沉积一层材料为TEOS或SiON的保护层17，厚度为
Figure C20071004098600102
用来保护低介电常数材料电介质层16的介电常数不受后续工艺的影响。
在接下来的工艺步骤中，在介质层16表面的保护层17表面形成牺牲层30。牺牲层30的材料为富硅聚合物，优选为底部抗反射材料(BARC)，利用旋涂(spin on)工艺形成。然后在牺牲层30表面淀积一层致密的硬掩膜层31，其厚度在之间。上述硬掩膜层31是利用等离子增强化学气相淀积(PECVD)工艺，在低温条件下进行淀积的低温淀积氧化硅(LTO)，淀积低温淀积氧化物硬掩膜层31的工艺温度范围需控制在150℃-300℃之间，本实施例优选为200℃。在硬掩膜层31表面上利用旋涂(spin on)工艺涂布光刻胶，并通过曝光、显影等光刻工艺形成用于刻蚀通孔(via)的光刻胶图形32，光刻胶图形32界定通孔的位置。
接下来如图7所示，以上述光刻胶图形32为掩膜，刻蚀所述硬掩膜层31。采用等离子刻蚀或反应离子刻蚀(RIE)工艺，在刻蚀过程中，刻蚀气体为包括含氟(F)气体，还包括氧气O2、氮气N2、氦气He的混合气体，以及惰性气体，比如氢气Ar、氖气Ne等。刻蚀气体的流量为40-80sccm，等离子源输出功率200-2000W，衬底温度控制在20℃和80℃之间，腔体压力为5-50mTorr。之后，利用氧气等离子体灰化(ashing)或湿法去除工艺移除光刻胶图形32。
在本实施例中，刻蚀工艺是将所述硬掩膜层31刻蚀穿，从而露出了下层的牺牲层30。在其它实施例中，刻蚀工艺也可以仅刻蚀部分硬掩膜层31，即不将硬掩膜层31刻穿。这样，硬掩膜层31可以对牺牲层30起到保护作用，使得在去除光刻胶图形32时不会破坏牺牲层30。
在其它实施例中，刻蚀工艺也可以不但刻蚀穿透硬掩膜层31，而且可以继续向下刻蚀部分的介质层16。
在硬掩膜层31表面，如图8所示，利用旋涂(spin on)工艺沉积另一层牺牲层40。牺牲层40的材料为富硅聚合物，优选为底部抗反射材料(BARC)。然后，在牺牲层40表面再次淀积一层致密的低温淀积氧化硅(LTO)，作为硬掩膜层41，其厚度也在
Figure C20071004098600111
之间。硬掩膜层41亦是利用等离子增强化学气相淀积(PECVD)工艺，在低温条件下进行淀积。淀积低温淀积氧化物硬掩膜层41的工艺温度范围需控制在150℃-300℃之间，本实施例优选为200℃。在硬掩膜层41表面上利用旋涂(spin on)工艺涂布光刻胶，并通过曝光、显影等光刻工艺形成用于刻蚀沟槽(trench)的光刻胶图形42，光刻胶图形42界定沟槽的位置。
随后，如图9所示，以光刻胶图形42为掩膜刻蚀所述硬掩膜层41和牺牲层40，在牺牲层40中形成沟槽51和52。继续刻蚀牺牲层40和牺牲层30，而且光刻胶图形42也被刻蚀掉，从而在牺牲层30中形成通孔53和54，如图10所示。在这个过程中，刻蚀工艺需要保证对LTO材料和BARC材料具有很高的刻蚀选择比。本实施例中亦采用等离子刻蚀或反应离子刻蚀(RIE)工艺，刻蚀气体为包括含氟(F)气体，还包括氧气O2、氮气N2、氦气He的混合气体。刻蚀气体的流量为50-80sccm，等离子源输出功率200-2000W，衬底温度控制在20℃和80℃之间，腔体压力为5-50mTorr。
继续刻蚀硬掩膜层41、牺牲层40、硬掩膜层31、牺牲层30以及介质层16。这个刻蚀过程将牺牲层40中的沟槽图形和牺牲层30中的通孔图形转移至介质层16中，从而在介质层16中形成双镶嵌结构60和61，如图11所示。
在本发明的其它实施例中，在形成光刻胶图形32和42之前，为了获得更好的图形清晰度，可在硬掩膜层31和41表面分别形成底部抗反射(BARC)层。
在本发明的其它实施例中，可先利用图8所示的光刻胶图形42为掩膜刻蚀硬掩膜层41，然后移除所述光刻胶图形42。接着再依次刻蚀剩余的硬掩膜层41，和牺牲层40、硬掩膜层31、牺牲层30以及介质层16。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (18)

1、一种双镶嵌结构的制造方法，包括：
提供一表面具有介质层的半导体衬底；
在所述介质层表面形成第一牺牲层；
在所述第一牺牲层表面形成第一硬掩膜层；
在所述第一硬掩膜层表面形成第一光刻胶图形；
以所述第一光刻胶图形为掩膜刻蚀部分所述第一硬掩膜层；
移除所述第一光刻胶图形；
在所述第一硬掩膜层表面形成第二牺牲层；
在所述第二牺牲层表面形成第二硬掩膜层；
在所述第二硬掩膜层表面形成第二光刻胶图形；
刻蚀所述第二硬掩膜层、第二牺牲层、第一硬掩膜层、第一牺牲层以及介质层。
2、如权利要求1所述的方法，其特征在于：所述第一和第二硬掩膜层为低温氧化物。
3、如权利要求2所述的方法，其特征在于：所述第一和第二硬掩膜层的厚度为500
Figure C2007100409860002C1
～4000
Figure C2007100409860002C2
4、如权利要求1所述的方法，其特征在于：所述介质层为氟化硅玻璃、碳氧化硅或氧化硅。
5、如权利要求1所述的方法，其特征在于：所述第一和第二牺牲层为富硅聚合物。
6、如权利要求1所述的方法，其特征在于：所述方法还包括在所述第一和第二硬掩膜层表面形成底部抗反射层的步骤。
7、一种双镶嵌结构的制造方法，包括：
提供一表面具有介质层的半导体衬底；
在所述介质层表面形成第一牺牲层；
在所述第一牺牲层表面形成第一硬掩膜层；
在所述第一硬掩膜层表面形成第一光刻胶图形；
以所述第一光刻胶图形为掩膜刻蚀所述第一硬掩膜层直至露出所述第一牺牲层或所述介质层；
移除所述第一光刻胶图形；
在所述第一硬掩膜层表面形成第二牺牲层；
在所述第二牺牲层表面形成第二硬掩膜层；
在所述第二硬掩膜层表面形成第二光刻胶图形；
刻蚀所述第二硬掩膜层、第二牺牲层、第一硬掩膜层、第一牺牲层以及介质层。
8、如权利要求7所述的方法，其特征在于：所述第一和第二硬掩膜层为低温氧化物。
9、如权利要求8所述的方法，其特征在于：所述第一和第二硬掩膜层的厚度为500
Figure C2007100409860003C1
～4000
Figure C2007100409860003C2
10、如权利要求7所述的方法，其特征在于：所述介质层为氟化硅玻璃、碳氧化硅或氧化硅。
11、如权利要求7所述的方法，其特征在于：所述第一和第二牺牲层为富硅聚合物。
12、如权利要求7所述的方法，其特征在于：所述方法还包括在所述第一和第二硬掩膜层表面形成底部抗反射层的步骤。
13、一种双镶嵌结构的制造方法，包括：
提供一表面具有介质层的半导体衬底；
在所述介质层表面形成第一牺牲层；
在所述第一牺牲层表面形成第一硬掩膜层；
在所述第一硬掩膜层表面形成第一光刻胶图形；
以所述第一光刻胶图形为掩膜刻蚀所述第一硬掩膜层；
移除所述第一光刻胶图形；
在所述第一硬掩膜层表面形成第二牺牲层；
在所述第二牺牲层表面形成第二硬掩膜层；
在所述第二硬掩膜层表面形成第二光刻胶图形；
以所述第二光刻胶图形为掩膜刻蚀所述第二硬掩膜层；
移除所述第二光刻胶图形；
刻蚀所述第二硬掩膜层、第二牺牲层、第一硬掩膜层、第一牺牲层以及介质层。
14、如权利要求13所述的方法，其特征在于：所述第一和第二硬掩膜层为低温氧化物。
15、如权利要求14所述的方法，其特征在于：所述第一和第二硬掩膜层的厚度为500～4000
16、如权利要求13所述的方法，其特征在于：所述介质层为氟化硅玻璃、碳氧化硅或氧化硅。
17、如权利要求13所述的方法，其特征在于：所述第一和第二牺牲层为富硅聚合物。
18、如权利要求13所述的方法，其特征在于：所述方法还包括在所述第一和第二硬掩膜层表面形成底部抗反射层的步骤。
CN200710040986A 2007-05-21 2007-05-21 双镶嵌结构的形成方法 Active CN100576499C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710040986A CN100576499C (zh) 2007-05-21 2007-05-21 双镶嵌结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710040986A CN100576499C (zh) 2007-05-21 2007-05-21 双镶嵌结构的形成方法

Publications (2)

Publication Number Publication Date
CN101312150A CN101312150A (zh) 2008-11-26
CN100576499C true CN100576499C (zh) 2009-12-30

Family

ID=40100705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710040986A Active CN100576499C (zh) 2007-05-21 2007-05-21 双镶嵌结构的形成方法

Country Status (1)

Country Link
CN (1) CN100576499C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299099A (zh) * 2010-06-25 2011-12-28 上海宏力半导体制造有限公司 半导体结构的形成方法及半导体结构

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996933B (zh) * 2009-08-20 2013-07-31 中芯国际集成电路制造(上海)有限公司 顶层铜互连层的制作方法
CN102054762B (zh) * 2009-11-10 2012-12-05 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法、半导体结构
CN102194735B (zh) * 2010-03-11 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种形成通孔的方法
CN102194734A (zh) * 2010-03-12 2011-09-21 中芯国际集成电路制造(上海)有限公司 扩大金属互连的光刻工艺窗口的方法
CN102237296A (zh) * 2010-04-29 2011-11-09 中芯国际集成电路制造(上海)有限公司 通孔刻蚀方法
CN102206799B (zh) * 2011-04-20 2012-12-19 北京大学 一种锗基mos器件衬底的表面钝化方法
CN102856248A (zh) * 2011-07-01 2013-01-02 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法
CN103531459B (zh) * 2012-07-03 2017-07-11 中国科学院微电子研究所 半导体器件制造方法
CN103545208B (zh) * 2012-07-11 2018-02-13 中国科学院微电子研究所 半导体器件制造方法
CN103972164B (zh) * 2014-05-21 2017-01-18 上海华力微电子有限公司 铜互连大马士革工艺方法
CN109308999B (zh) * 2018-09-29 2022-03-29 大连芯冠科技有限公司 选择性刻蚀制备功率器件多场板的方法
CN114496904A (zh) * 2020-10-27 2022-05-13 长鑫存储技术有限公司 半导体结构的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299099A (zh) * 2010-06-25 2011-12-28 上海宏力半导体制造有限公司 半导体结构的形成方法及半导体结构
CN102299099B (zh) * 2010-06-25 2014-11-05 上海华虹宏力半导体制造有限公司 半导体结构的形成方法及半导体结构

Also Published As

Publication number Publication date
CN101312150A (zh) 2008-11-26

Similar Documents

Publication Publication Date Title
CN100576499C (zh) 双镶嵌结构的形成方法
US6472306B1 (en) Method of forming a dual damascene opening using CVD Low-K material and spin-on-polymer
US6924228B2 (en) Method of forming a via contact structure using a dual damascene technique
US6605545B2 (en) Method for forming hybrid low-K film stack to avoid thermal stress effect
CN100399542C (zh) 内连线结构及其形成方法
US7790601B1 (en) Forming interconnects with air gaps
US7015133B2 (en) Dual damascene structure formed of low-k dielectric materials
US8415799B2 (en) Dual damascene interconnect in hybrid dielectric
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
CN100561729C (zh) 双镶嵌结构的制造方法
CN101202244B (zh) 双镶嵌结构形成过程中光刻胶图形的去除方法
CN100561706C (zh) 双镶嵌结构的形成方法
CN104425357A (zh) 双镶嵌结构的形成方法
US7488687B2 (en) Methods of forming electrical interconnect structures using polymer residues to increase etching selectivity through dielectric layers
US6674146B1 (en) Composite dielectric layers
US6413438B1 (en) Method of forming via hole by dry etching
US7015149B2 (en) Simplified dual damascene process
KR100778869B1 (ko) 반도체 소자의 콘택 형성 방법
KR100876532B1 (ko) 반도체 소자의 제조 방법
US7704820B2 (en) Fabricating method of metal line
KR20010059540A (ko) 반도체 소자의 금속배선 형성방법
KR100515380B1 (ko) 알루미늄구리-플러그를 이용하여 비아를 형성한 반도체소자 및 그 제조 방법
KR100483202B1 (ko) 반도체 소자의 제조 방법
KR100458078B1 (ko) 반도체장치의금속배선형성방법
KR20020054641A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111205

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111205

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation