CN101996933B - 顶层铜互连层的制作方法 - Google Patents

顶层铜互连层的制作方法 Download PDF

Info

Publication number
CN101996933B
CN101996933B CN 200910056768 CN200910056768A CN101996933B CN 101996933 B CN101996933 B CN 101996933B CN 200910056768 CN200910056768 CN 200910056768 CN 200910056768 A CN200910056768 A CN 200910056768A CN 101996933 B CN101996933 B CN 101996933B
Authority
CN
China
Prior art keywords
layer
fsg
copper interconnection
etching
sion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200910056768
Other languages
English (en)
Other versions
CN101996933A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200910056768 priority Critical patent/CN101996933B/zh
Publication of CN101996933A publication Critical patent/CN101996933A/zh
Application granted granted Critical
Publication of CN101996933B publication Critical patent/CN101996933B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种顶层铜互连层的制作方法，所述顶层铜互连层在其他铜互连层表面形成，该方法包括：在刻蚀终止层的表面沉积掺有氟离子的硅玻璃FSG层；在FSG层的表面沉积SiON层；刻蚀所述SiON层和FSG层，在刻蚀终止层停止刻蚀，形成双大马士革结构；将上述形成的器件置入反应腔内进行高温灰化处理，将形成双大马士革结构时，FSG层吸收的水气挥发出去；利用物理气相沉积的方法，在所述双大马士革结构内形成铜互连线，并对其进行化学机械抛光处理。采用该方法能够有效防止形成顶层铜互连层之后，沉积在FSG层上的钝化层(氮化硅层)表面出现气泡缺陷(bubbles defect)。

Description

顶层铜互连层的制作方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种顶层铜互连层的制作方法。
背景技术
目前，在半导体器件的后段(back-end-of-line，BEOL)工艺中，制作半导体集成电路时，半导体器件层形成之后，需要在半导体器件层之上形成金属互连层，每层金属互连层包括金属互连线和绝缘材料层，这就需要对上述绝缘材料层制造沟槽(trench)和连接孔，然后在上述沟槽和连接孔内沉积金属，沉积的金属即为金属互连线，一般选用铜作为金属互连线材料。绝缘材料层包括刻蚀终止层，例如氮化硅层，还包括形成在刻蚀终止层上的低介电常数(Low-K)材料层，例如含有硅、氧、碳、氢元素的类似氧化物(Oxide)的黑钻石(black diamond，BD)或者掺有氟离子的硅玻璃(FSG)。
现有技术中，铜互连层可以为三层，包括顶层、中间层及底层铜互连层，在实际工艺制程中，可根据不同需要设置多层铜互连层。如果是在多层铜互连层的情况下，可以按要求复制多层中间层铜互连层，有时也会按需要复制两层顶层铜互连层。具有三层铜互连层的半导体器件结构示意图如图1所示。图中绝缘材料层下是半导体器件层，图中未显示。图中每层铜互连层包括刻蚀终止层101，以及沉积于其上的低介电常数材料层102；由沟槽和连接孔形成的铜互连线103掩埋在绝缘材料层中，用于连接各个铜互连层。
在这种铜互连工艺中，刻蚀终止层氮化硅膜具有约7的相对介电常数，增加了整个互连层的相对介电常数，从而使铜互连线间的寄生电容增加，因此会导致信号延迟或功耗增加的缺陷。所以通常在刻蚀终止层上淀积低K电介质材料来降低铜互连层的铜互连线间的寄生电容。在具体工艺制程中，在多层内部互连中，顶层铜互连层的铜布线相对于其他互连层铜布线比较疏，相对其他互连层来说电容的干扰不是非常敏感，所以通常采用FSG作为顶层铜互连层的Low-K材料层，其介电常数值为3.8～3.9，其成本价格比较低，而采用价格较高的BD作为其他互连层的Low-K材料层，介电常数为2.7～3，进一步降低底层铜互连层的铜互连线间的寄生电容。
一般采用先形成连接孔再形成沟槽(via first)的双大马士革(dualdamascene)技术形成连接孔和沟槽，还可以有先形成沟槽再形成连接孔(trench first)的技术，以及自对准(Self-Aligned)的技术。本申请文件以via first技术为例进行说明。
现有技术形成顶层铜互连层的方法包括以下步骤：
步骤11、在刻蚀终止层的表面沉积FSG层；
步骤12、在FSG层的表面沉积氮氧化硅(SiON)层；其中，SiON层用于作为刻蚀沟槽和连接孔时的反射层，降低FSG层的反射率；
步骤13、刻蚀所述SiON层和FSG层，在刻蚀终止层停止刻蚀，形成双大马士革结构，所述双大马士革结构包括沟槽和连接孔；
具体地，首先在SiON层表面涂布光阻胶层，并曝光显影图案化所述光阻胶层，定义出连接孔的位置；然后以图案化的光阻胶层为掩膜，干法刻蚀SiON层和FSG层，在刻蚀终止层停止刻蚀，形成连接孔；灰化去除光阻胶层，并采用湿法去除刻蚀连接孔时形成的聚合物(polymer)；
接着，在SiON层表面及连接孔内涂布底部抗反射层(BARC)，BARC充满整个连接孔；继续在BARC表面涂布光阻胶层，并曝光显影图案化所述光阻胶层，定义出沟槽的位置；然后以图案化的光阻胶层为掩膜，干法刻蚀形成沟槽；灰化去除光阻胶层，并采用湿法去除刻蚀沟槽时形成的聚合物；
步骤14、利用物理气相沉积(PVD)的方法，在双大马士革结构的沟槽和连接孔内形成铜互连线，并对其进行化学机械抛光(CMP)。
现有技术形成顶层铜互连层的过程中，干法刻蚀形成沟槽和连接孔时，或者湿法去除刻蚀沟槽和连接孔时形成的聚合物时，FSG都会吸收水气，发生的化学反应式为：
H2O+Si-F→Si-OH+HF
在形成顶层铜互连层之后，即CMP铜互连线之后，作为反射层的SiON层已经被消耗，通常在FSG的表面沉积一层氮化物钝化层，为氮化硅层104，用于后续的封装制程，如图1所示。氮化硅层104的沉积是在高温反应腔中，吸收了水气的FSG，被高温氮化硅层104所覆盖，在完成氮化硅层104的沉积之后，器件从高温反应腔取出，仍然处于高温状态，FSG吸收水气形成的Si-OH在高温状态下，发生脱水过程，化学反应式为：
Si-OH+Si-OH+HF→Si-O+H2O↑+HF↑
气体H2O和HF在蒸发时，被氮化硅层104阻挡，无法释放，而在氮化硅层的表面出现气泡缺陷(bubbles defect)。扫描电子显微镜(SEM)捕获的在氮化硅层104表面形成bubbles defect的俯视图如图2所示，这种气泡状缺陷严重影响器件的性能。
发明内容
有鉴于此，本发明解决的技术问题是：形成顶层铜互连层之后，在作为钝化层的氮化硅层的表面出现bubbles defect。
为解决上述技术问题，本发明的技术方案具体是这样实现的：
本发明公开了一种顶层铜互连层的制作方法，所述顶层铜互连层在其他铜互连层表面形成，该方法包括：
在刻蚀终止层的表面沉积掺有氟离子的硅玻璃FSG层；
在FSG层的表面沉积SiON层；
刻蚀所述SiON层和FSG层，在刻蚀终止层停止刻蚀，形成双大马士革结构；
将上述形成的器件置入反应腔内进行高温灰化处理，将形成双大马士革结构时，FSG层吸收的水气挥发出去；
利用物理气相沉积的方法，在所述双大马士革结构内形成铜互连线，并对其进行化学机械抛光处理。
在刻蚀终止层与FSG层之间，进一步包括沉积氧化层。
所述反应腔内的压力为650～700毫托mtorr。
所述反应腔内射频功率为1000～1200瓦。
所述反应腔内通入氧气的流量为8500～9500标准立方厘米每分钟sccm。
所述高温灰化处理的时间为75～85秒。
所述高温灰化处理的反应腔温度为245～255摄氏度。
由上述的技术方案可见，本发明在制作顶层铜互连层时，在去除定义沟槽和连接孔的光阻胶层之后，采用高温灰化的方法，将FSG层中的水气挥发出去，其中FSG层作为顶层铜互连层的Low-K材料层。这样形成顶层铜互连层之后，沉积在FSG层上的钝化层(氮化硅层)表面就不会有bubblesdefect出现。
附图说明
图1为具有三层铜互连层的半导体器件结构示意图。
图2为扫描电子显微镜捕获的在氮化硅层表面形成bubbles defect的俯视图。
图3为本发明形成顶层铜互连层的方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明制作顶层铜互连层时，在去除定义沟槽和连接孔的光阻胶层之后，采用高温灰化的方法，将FSG层中的水气挥发出去，其中FSG层作为顶层铜互连层的Low-K材料层。这样形成顶层铜互连层之后，在氮化硅层表面就不会有bubbles defect出现。
本发明根据via first技术形成顶层铜互连层的方法的流程示意图如图3所示，其包括以下步骤：
步骤31、在刻蚀终止层的表面沉积FSG层；一般FSG层的厚度为11～13千埃；
进一步地，为了防止FSG层中氟离子的扩散，扩散至半导体器件层，优选为在刻蚀终止层的表面先沉积一层氧化层，然后在氧化层的表面沉积FSG层。此时氧化层的厚度为2～3千埃，FSG层的厚度为9～10千埃；
步骤32、在FSG层的表面沉积SiON层；其中，SiON层用于作为刻蚀沟槽和连接孔时的反射层，降低FSG层的反射率；
步骤33、刻蚀所述SiON层和FSG层，在刻蚀终止层停止刻蚀，形成双大马士革结构，所述双大马士革结构包括沟槽和连接孔；
具体地，首先在SiON层表面涂布光阻胶层，并曝光显影图案化所述光阻胶层，定义出连接孔的位置；然后以图案化的光阻胶层为掩膜，干法刻蚀SiON层和FSG层，在刻蚀终止层停止刻蚀，形成连接孔；灰化去除光阻胶层，并采用湿法去除刻蚀连接孔时形成的聚合物；
接着，在SiON层表面及连接孔内涂布BARC，BARC充满整个连接孔；继续在BARC表面涂布光阻胶层，并曝光显影图案化所述光阻胶层，定义出沟槽的位置；然后以图案化的光阻胶层为掩膜，干法刻蚀形成沟槽；灰化去除光阻胶层，并采用湿法去除刻蚀沟槽时形成的聚合物；
经过上述步骤，干法刻蚀形成沟槽和连接孔时，或者湿法去除刻蚀沟槽和连接孔时形成的聚合物时，FSG层都会吸收水气，发生的化学反应式为：
H2O+Si-F→Si-OH+HF
一般水气都吸附在FSG层表面，所以上述化学反应发生在FSG层表面。为了防止后续在FSG层表面沉积氮化硅层后，氮化硅层表面出现bubblesdefect，接着执行步骤34：
步骤34、上述形成的器件置入反应腔内进行高温灰化处理，将FSG层吸收的水气挥发出去；
反应腔内的压力为650～700毫托(mtorr)；射频功率为1000～1200瓦；氧气流量为8500～9500标准立方厘米每分钟(sccm)；时间为75～85秒；温度在245～255摄氏度的高温范围；
高温反应腔内发生的化学反应式为：
Si-OH+Si-OH+HF→Si-O+H2O↑+HF↑
反应腔内通入的氧气作为载体，将水蒸汽通过管路排出反应腔，同时氟化氢和氧气发生反应生成含氟、氢和氧的气体，被氧气带出反应腔。这样FSG层构成干燥的表面，后续就不会出现bubbles defect。
步骤35、利用物理气相沉积的方法，在双大马士革结构的沟槽和连接孔内形成铜互连线并对其进行化学机械抛光处理。
由于步骤34的高温灰化处理已经将FSG层中的水气挥发出去，这样形成顶层铜互连层之后，沉积在FSG层上的钝化层(氮化硅层)表面就不会有bubbles defect出现。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种顶层铜互连层的制作方法，所述顶层铜互连层在其他铜互连层表面形成，该方法包括：
在刻蚀终止层的表面沉积掺有氟离子的硅玻璃FSG层；
在FSG层的表面沉积SiON层；
刻蚀所述SiON层和FSG层，在刻蚀终止层停止刻蚀，形成双大马士革结构；
将上述形成的器件置入反应腔内进行高温灰化处理，将形成双大马士革结构时，FSG层吸收的水气挥发出去；
利用物理气相沉积的方法，在所述双大马士革结构内形成铜互连线，并对其进行化学机械抛光处理；
其中，高温灰化处理时，所述反应腔内的压力为650～700毫托；射频功率为1000～1200瓦；通入氧气的流量为8500～9500标准立方厘米每分钟；温度为245～255摄氏度；高温灰化处理的时间为75～85秒。
2.如权利要求1所述的方法，其特征在于，在刻蚀终止层与FSG层之间，进一步包括沉积氧化层。
CN 200910056768 2009-08-20 2009-08-20 顶层铜互连层的制作方法 Expired - Fee Related CN101996933B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910056768 CN101996933B (zh) 2009-08-20 2009-08-20 顶层铜互连层的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910056768 CN101996933B (zh) 2009-08-20 2009-08-20 顶层铜互连层的制作方法

Publications (2)

Publication Number Publication Date
CN101996933A CN101996933A (zh) 2011-03-30
CN101996933B true CN101996933B (zh) 2013-07-31

Family

ID=43786868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910056768 Expired - Fee Related CN101996933B (zh) 2009-08-20 2009-08-20 顶层铜互连层的制作方法

Country Status (1)

Country Link
CN (1) CN101996933B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577794A (zh) * 2003-07-09 2005-02-09 台湾积体电路制造股份有限公司 镶嵌式金属内连线的制造方法及介电层的修复程序
CN101312150A (zh) * 2007-05-21 2008-11-26 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577794A (zh) * 2003-07-09 2005-02-09 台湾积体电路制造股份有限公司 镶嵌式金属内连线的制造方法及介电层的修复程序
CN101312150A (zh) * 2007-05-21 2008-11-26 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法

Also Published As

Publication number Publication date
CN101996933A (zh) 2011-03-30

Similar Documents

Publication Publication Date Title
US6962869B1 (en) SiOCH low k surface protection layer formation by CxHy gas plasma treatment
US7767578B2 (en) Damascene interconnection structure and dual damascene process thereof
US6074942A (en) Method for forming a dual damascene contact and interconnect
US6287956B2 (en) Multilevel interconnecting structure in semiconductor device and method of forming the same
US7436009B2 (en) Via structures and trench structures and dual damascene structures
US7466027B2 (en) Interconnect structures with surfaces roughness improving liner and methods for fabricating the same
CN101587859B (zh) 形成半导体互联结构的方法
US7968456B2 (en) Method of forming an embedded barrier layer for protection from chemical mechanical polishing process
US8084357B2 (en) Method for manufacturing a dual damascene opening comprising a trench opening and a via opening
CN101996933B (zh) 顶层铜互连层的制作方法
US20100029086A1 (en) Method for manufacturing semiconductor device and storage medium
US7622331B2 (en) Method for forming contacts of semiconductor device
US7015149B2 (en) Simplified dual damascene process
JPH10116904A (ja) 半導体装置の製造方法
CN114823489A (zh) 一种金属线或金属件的形成方法
CN108573912B (zh) 半导体结构及其形成方法
US20070134915A1 (en) Method of fabricating a metal line in a semiconductor device
US7232746B2 (en) Method for forming dual damascene interconnection in semiconductor device
US8048799B2 (en) Method for forming copper wiring in semiconductor device
TWI248660B (en) Method of forming a conductor in a fluoride silicate glass (FSG) layer
TWI233661B (en) Method for forming multi-layer metal line of semiconductor device
KR100668961B1 (ko) 금속-절연체-금속 커패시터의 제조 방법
KR101138082B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
US7135400B2 (en) Damascene process capable of avoiding via resist poisoning
KR20080024641A (ko) 반도체 소자의 도전 패턴 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121119

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121119

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130731

Termination date: 20200820

CF01 Termination of patent right due to non-payment of annual fee