KR20020054641A - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR20020054641A
KR20020054641A KR1020000083804A KR20000083804A KR20020054641A KR 20020054641 A KR20020054641 A KR 20020054641A KR 1020000083804 A KR1020000083804 A KR 1020000083804A KR 20000083804 A KR20000083804 A KR 20000083804A KR 20020054641 A KR20020054641 A KR 20020054641A
Authority
KR
South Korea
Prior art keywords
film
forming
diffusion barrier
layer
metal wiring
Prior art date
Application number
KR1020000083804A
Other languages
English (en)
Other versions
KR100367487B1 (ko
Inventor
박영배
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0083804A priority Critical patent/KR100367487B1/ko
Publication of KR20020054641A publication Critical patent/KR20020054641A/ko
Application granted granted Critical
Publication of KR100367487B1 publication Critical patent/KR100367487B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 듀얼 다마신공정에서 확산방지막을 형성하고, 배선물질로 Cu-Cr 합금층/Cu막/Cu-Cr 합금층의 적층구조를 형성한 다음, 질화산화막을 형성함으로써 반응성이 우수한 Cu막의 확산을 방지하고, 상기 질화산화막과의 접착력을 향상시키면서 Cu 성분에 의해 저항이 증가하는 것을 억제하여 SM(stress migration) 및 EM(electrmigration)현상을 억제하여 소자의 동작 특성 및 배선의 신뢰성을 향상시키는 기술이다.

Description

반도체소자의 제조방법{Manufacturing method for semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게 Cu막을 배선재료로 이용하는 듀얼 다마신공정에서 상기 Cu막 형성 전, 후에 Cu-Cr 합금층을 형성하여 Cu막 내의 Cu가 확산되는 것을 방지하고, Cu막의 접착성을 향상시키는 반도체소자의 제조방법에 관한 것이다.
반도체소자가 고집적화되고, 고속화되어 감에 따라 새로운 배선 재료를 개발하고 있다.
종래에는 Al막이 배선재료로 주로 사용되었으나, 초전도성을 갖는 Cu막으로 점점 대체되어 가고 있다.
그러나, 상기 Cu막은 식각공정이 어렵기 때문에 배선라인에 금속층을 상감하는 기법인 듀얼 다마신(dual damascene)공정이 개발되었다.
초기의 듀얼 다마신공정에서는 절연물질로 플루오르 실리카 유리물질 및 SiLK 반도체 절연체 등의 SiO2막이 사용되었다.
그러나, RC 지연(delay)으로 인한 반도체소자의 동작 속도를 향상시키기 위해 Cu막과 저유전물질에 대한 연구가 활발히 진행되고 있다. 특히, R값의 감소를 위하여 Cu막을 사용하고, C값을 감소시키기 위하여 저유전물질을 사용하고 있다.
이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 제조방법에 대하여 설명한다.
도 1 은 종래기술에 따른 반도체소자의 제조방법에 의한 듀얼 다마신공정을 도시한 단면도이다.
먼저, 소정의 하부구조물이 구비되는 반도체기판 상부에 하부절연막(11)을 형성한다.
다음, 상기 하부절연막(11) 상부에 제1금속배선(12)을 형성한다.
그 다음, 전체표면 상부에 비트라인 콘택홀과 제2금속배선으로 예정되는 부부분을 노출시키는 트랜치가 구비되는 층간절연막(14)을 형성한다.
다음, 전체표면 상부에 제1확산방지막(15)을 소정 두께 형성한다. 상기 제1확산방지막(15)은 Ta막, TaN막 또는 TiN막으로 형성된다.
그 다음, 상기 제1확산방지막(15) 상부에 Cu막을 형성하여 상기 트랜치 및 비아콘택홀을 매립한다.
다음, 상기 Cu막 및 제1확산방지막(15)을 화학적 기계적 연마공정으로 제거하여 상기 트랜치 및 비아콘택홀을 통하여 상기 제1금속배선(12)에 접속되는 제2금속배선(16)을 형성한다.
그 다음, 전체표면 상부에 제2확산방지막(18)을 형성한다. 상기 제2확산방지막(18)은 SiN막으로 형성된다. (도 1 참조)
상기와 같이 종래기술에 따른 반도체소자의 제조방법은, 배선재료로 사용되는 Cu막은 확산속도가 빠르고, 반응성이 낮아 접착력이 불량하기 때문에 Cu막 형성 전에 형성되는 Ta막, TaN막 및 TiN막 등의 얇은 확산방지막과, Cu막 형성 후에 형성되는 SiN막과의 접착성이 불량하기 때문에 EM 및 SM 현상을 유발하여 배선의 신뢰성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, Cu막을 배선재료로 사용하는 듀얼 다마신공정에서 제1확산방지막을 형성하고, Cu-Cr 합금층을 형성한 다음, Cu막을 형성하고, 화학적 기계적 연마공정으로 상기 Cu막, Ti막 및 제1확산방지막을 식각하여 제2금속배선을 형성한 다음, 상기 제2금속배선 표면에 다시Cu-Cr 합금층을 형성한 후 제2확산방지막을 형성하면, 상기 제2금속배선의 표면에 Cu-Cr 합금층이 형성되어 있기 때문에 상기 Cu막 내의 Cu가 확산되어 배선의 신뢰성을 저하시키는 것을 방지하는 동시에 접촉성을 향상시키는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
도 1 은 종래기술에 따른 반도체소자의 제조방법에 의한 듀얼 다마신공정을 도시한 단면도.
도 2 는 본 발명에 따른 반도체소자의 제조방법에 의한 듀얼 다마신공정을 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 21 : 하부절연막 12, 22 : 제1금속배선
14, 24 : 층간절연막 15, 25 : 제1확산방지막
16, 27 : 제2금속배선 18, 29 : 제2확산방지막
26 : 제1Cu-Cr합금층 28 : 제2Cu-Cr합금층
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 제조방법은,
소정의 하부구조물이 구비되는 반도체기판 상부에 제1층간절연막을 형성하는 공정과,
상기 제1층간절연막 상부에 제1금속배선을 형성하는 공정과,
전체표면 상부에 비아콘택홀과 제2금속배선으로 예정되는 트랜치가 구비되는 제2층간절연막을 형성하는 공정과,
전체표면 상부에 소정 두께의 제1확산방지막을 형성하는 공정과,
상기 제1확산방지막 상부에 제1Cu/Cr 합금층을 소정 두께 형성하는 공정과,
상기 제1Cu/Cr 합금층 상부에 Cu막을 형성하여 상기 트랜치 및 비아콘택홀을 매립하는 공정과,
상기 Cu막, 제1Cu/Cr 합금층 및 제1확산방지막을 화학적 기계적 연마공정으로 평탄화시켜 상기 비아콘택홀과 트랜치에 매립되는 제2금속배선을 형성하는 공정과,
상기 제2금속배선 상부에 제2Cu/Cr 합금층을 형성하는 공정과,
전체표면 상부에 제2확산방지막을 형성하는 공정을 포함하는 것을 특징으로한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2 는 본 발명에 따른 반도체소자의 제조방법에 의한 듀얼 다마신공정을 도시한 단면도이다.
먼저, 소정의 하부구조물이 구비되는 반도체기판 상부에 하부절연막(21)을 형성한다.
다음, 상기 하부절연막(21) 상부에 제1금속배선(22)을 형성한다.
그 다음, 전체표면 상부에 비트라인 콘택홀과 제2금속배선으로 예정되는 부부분을 노출시키는 트랜치가 구비되는 층간절연막(24)을 형성한다.
다음, 전체표면 상부에 제1확산방지막(25)을 소정 두께 형성한다. 상기 제1확산방지막(25)은 Ta막, TaN막 또는 TiN막으로 형성된다.
그 다음, 상기 제1확산방지막(25) 상부에 소정 두께의 제1Cu-Cr합금층(26)을 형성한다.
다음, 상기 제1Cu-Cr합금층(26) 상부에 Cu막을 형성하여 상기 트랜치 및 비아콘택홀을 매립시킨다.
그 다음, 상기 Cu막과 제1Cu-Cr합금층(26) 및 제1확산방지막(25)을 화학적 기계적 연마공정으로 제거하여 상기 트랜치 및 비아콘택홀을 통하여 상기 제1금속배선(22)에 접속되는 제2금속배선(27)을 형성한다.
그 다음, 상기 제2금속배선(27) 상부에 제2Cu-Cr합금층(28)을 형성한다. 상기 제2Cu/Cr합금층(28)은 전체표면 상부에 물리기상증착방법, 화학기상증착방법 또는 코-스퍼터링(co-sputtering)방법으로 형성한 다음, 사진식각공정에 의해 상기 제2금속배선 표면에 형성되거나, 전기도금(electroplating)방법을 실시하여 상기 제2금속배선(27)의 표면에만 형성되도록 한다.
그 후, 전체표면 상부에 제2확산방지막(29)을 형성한다. 상기 제2확산방지막(29)은 SiN막으로 형성된다. (도 2 참조)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 제조방법은, 듀얼 다마신공정에서 확산방지막을 형성하고, 배선물질로 Cu-Cr막/Cu막/Cu-Cr막의 적층구조를 형성한 다음, 질화산화막을 형성함으로써 반응성이 우수한 Cu막의 확산을 방지하고, 상기 질화산화막과의 접착력을 향상시키면서 Cu 성분에 의해 저항이 증가하는 것을 억제하여 SM 및 EM현상을 억제하여 소자의 동작특성 및 배선의 신뢰성을 향상시키는 이점이 있다.

Claims (5)

  1. 소정의 하부구조물이 구비되는 반도체기판 상부에 제1층간절연막을 형성하는 공정과,
    상기 제1층간절연막 상부에 제1금속배선을 형성하는 공정과,
    전체표면 상부에 비아콘택홀과 제2금속배선으로 예정되는 트랜치가 구비되는 제2층간절연막을 형성하는 공정과,
    전체표면 상부에 소정 두께의 제1확산방지막을 형성하는 공정과,
    상기 제1확산방지막 상부에 제1Cu/Cr 합금층을 소정 두께 형성하는 공정과,
    상기 제1Cu/Cr 합금층 상부에 Cu막을 형성하여 상기 트랜치 및 비아콘택홀을 매립하는 공정과,
    상기 Cu막, 제1Cu/Cr 합금층 및 제1확산방지막을 화학적 기계적 연마공정으로 평탄화시켜 상기 비아콘택홀과 트랜치에 매립되는 제2금속배선을 형성하는 공정과,
    상기 제2금속배선 상부에 제2Cu/Cr합금층을 형성하는 공정과,
    전체표면 상부에 제2확산방지막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 제1확산방지막은 Ta막, TaN막 및 TiN막으로 이루어지는 군에서 선택되는 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 제1Cu/Cr 합금층은 물리기상증착방법, 화학기상증착방법 또는 코-스퍼터링(co-sputtering)방법으로 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 제2Cu/Cr 합금층은 전체표면 상부에 물리기상증착방법, 화학기상증착방법 또는 코-스퍼터링(co-sputtering)방법으로 형성한 다음, 사진식각공정에 의해 상기 제2금속배선 표면에 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 제2Cu/Cr 합금층은 전기도금 (electroplating)방법으로 형성하여 상기 제2금속배선 표면에만 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
KR10-2000-0083804A 2000-12-28 2000-12-28 반도체소자의 제조방법 KR100367487B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0083804A KR100367487B1 (ko) 2000-12-28 2000-12-28 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0083804A KR100367487B1 (ko) 2000-12-28 2000-12-28 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20020054641A true KR20020054641A (ko) 2002-07-08
KR100367487B1 KR100367487B1 (ko) 2003-01-10

Family

ID=27687377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0083804A KR100367487B1 (ko) 2000-12-28 2000-12-28 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100367487B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720530B1 (ko) * 2005-12-29 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 및 그의 형성방법
KR100906307B1 (ko) * 2002-11-21 2009-07-07 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
WO2013142207A1 (en) * 2012-03-19 2013-09-26 Lam Research Corporation Electroless copper alloy capping

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100906307B1 (ko) * 2002-11-21 2009-07-07 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
KR100720530B1 (ko) * 2005-12-29 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 및 그의 형성방법
WO2013142207A1 (en) * 2012-03-19 2013-09-26 Lam Research Corporation Electroless copper alloy capping

Also Published As

Publication number Publication date
KR100367487B1 (ko) 2003-01-10

Similar Documents

Publication Publication Date Title
KR100642750B1 (ko) 반도체 소자 및 그 제조 방법
US8053901B2 (en) Sacrificial inorganic polymer intermetal dielectric damascene wire and via liner
KR100482180B1 (ko) 반도체 소자 제조방법
US6573572B2 (en) Damascene structure and method of making
KR20030053055A (ko) 반도체 장치의 상호 접속 구조체 형성 방법
WO2007099428A1 (en) Metal interconnects in a dielectric material
US6054380A (en) Method and apparatus for integrating low dielectric constant materials into a multilevel metallization and interconnect structure
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
KR20030027817A (ko) 마스크 층 및 집적 회로 장치의 듀얼 대머신 상호 연결구조물 형성 방법과 집적 회로 장치 상에서 상호 연결구조물을 형성하는 방법
EP1330842B1 (en) Low temperature hillock suppression method in integrated circuit interconnects
KR100588904B1 (ko) 구리 배선 형성 방법
KR20030095205A (ko) 반도체 장치와 그 제조 방법
KR100419021B1 (ko) 반도체소자의 구리 배선 제조방법
KR100613390B1 (ko) 금속 배선된 반도체 소자 및 반도체 소자 금속 배선 형성방법
KR100367487B1 (ko) 반도체소자의 제조방법
JP2001176965A (ja) 半導体装置及びその製造方法
KR100626935B1 (ko) 금속배선 구조 및 그 제조 방법
CN101399220A (zh) 金属互连的制造方法
US7250364B2 (en) Semiconductor devices with composite etch stop layers and methods of fabrication thereof
US20020127849A1 (en) Method of manufacturing dual damascene structure
KR20090024854A (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100588664B1 (ko) 반도체 소자의 구리확산 방지막 형성방법
KR20020054640A (ko) 반도체소자의 제조방법
JP2003086679A (ja) 集積回路装置およびその製造方法
KR100784105B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 18