KR100720530B1 - 반도체 소자의 금속배선 및 그의 형성방법 - Google Patents

반도체 소자의 금속배선 및 그의 형성방법 Download PDF

Info

Publication number
KR100720530B1
KR100720530B1 KR1020050134401A KR20050134401A KR100720530B1 KR 100720530 B1 KR100720530 B1 KR 100720530B1 KR 1020050134401 A KR1020050134401 A KR 1020050134401A KR 20050134401 A KR20050134401 A KR 20050134401A KR 100720530 B1 KR100720530 B1 KR 100720530B1
Authority
KR
South Korea
Prior art keywords
metal
forming
interlayer insulating
metal diffusion
diffusion barrier
Prior art date
Application number
KR1020050134401A
Other languages
English (en)
Inventor
주성중
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050134401A priority Critical patent/KR100720530B1/ko
Application granted granted Critical
Publication of KR100720530B1 publication Critical patent/KR100720530B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 질화탄탈늄(TaN) 및 질화실리콘티타늄(TiSiN)으로 다층의 금속확산 방지막을 형성함으로써 금속확산 방지막과 층간 절연막의 결합력을 향상시켜 소자의 신뢰성을 향상시키도록 한 반도체 소자의 금속배선 및 그의 형성방법에 관한 것으로써, 반도체 소자의 금속배선은 반도체 기판상에 형성된 제 1 금속배선과; 상기 제 1 금속배선을 포함한 반도체 기판에 형성된 층간 절연막과; 상기 층간 절연막을 선택적으로 제거하여 비아홀 및 그에 인접하여 트렌치에 형성된 질화탄탈늄(TaN) 재질의 제 1 금속확산 방지막과; 상기 제 1 금속확산 방지막상에 형성된 질화실리콘티타늄(TiSiN) 재질의 제 2 금속확산 방지막과; 상기 제 2 금속확산 방지막상에 형성되고 상기 비아홀 및 트렌치에 채워지는 제 2 금속배선을 포함하여 구성됨을 특징으로 한다.
반도체 소자, 금속배선, 질화탄탈늄, 질화실리콘탄탈늄, 금속확산 방지막

Description

반도체 소자의 금속배선 및 그의 형성방법{Metal line of semiconductor device and method for forming the same}
도 1a 내지 도 1d는 종래 기술에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도
도 2는 본 발명에 의한 반도체 소자의 금속배선을 나타낸 단면도
도 3a 내지 도 3g는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 설명
31 : 반도체 기판 32 : 제 1 구리배선
33 : 질화막 34 : 층간 절연막
35 : 제 1 포토레지스트 36 : 비아홀
37 : 제 2 포토레지스트 38 : 트렌치
39a : 제 1 금속확산 방지막 39b : 제 2 금속확산 방지막
40 : 제 2 구리배선
본 발명은 반도체 소자의 금속배선에 관한 것으로서, 특히 질화탄탈늄(TaN) 및 질화실리콘티타늄(TiSiN)으로 다층의 금속확산 방지막을 형성함으로써 금속확산 방지막과 층간 절연막의 결합력을 향상시켜 소자의 신뢰성을 향상시키도록 한 반도체 소자의 금속배선 및 그의 형성방법에 관한 것이다.
일반적으로 반도체 제조공정시 가장 많이 사용하는 금속재료는 알루미늄과 알루미늄 합금이다. 그 이유는 전기전도성이 좋고, 산화막과의 접착력이 뛰어날 뿐만 아니라 성형하기 쉽기 때문이다.
그러나 상기 알루미늄과 알루미늄 합금은 전기적 물질이동, 힐록(Hillock) 및 스파이크(Spike) 등의 문제점을 가지고 있다.
즉, 상기 배선금속용 알루미늄에 전류를 흐르게 하면, 실리콘과의 접촉지역이나 계단 지역 등의 고전류 밀도영역에서 알루미늄 원자의 확산이 일어나, 그 부위의 금속선이 얇아지고 결국은 단락 되는데 이런 현상을 전기적 물질이동이라 하며, 이러한 전기적 물질이동은 서서히 소량으로 확산되어 일어나므로 작동 후, 상당한 시간이 경과한 후에 유발된다.
상기와 같은 문제점을 해결하기 위해서는 알루미늄에 소량의 구리(Cu)를 첨가한 알루미늄-구리 합금을 사용하든가 스텝커버레이지(Step coverage)를 향상시키고, 접촉지역을 충분히 넓게 설계함으로써 해결할 수 있다.
또 다른 문제는 합금화 공정시 유발되는데 즉, 열처리시 알루미늄박막으로 실리콘의 물질이동이 일어나며, 국부지역의 과잉반응으로 소자가 파괴되는데 이런 현상을 스파이크라 한다.
상기의 스파이크 문제는 용해도 이상으로 실리콘을 첨가한 알루미늄-실리콘 합금을 사용하던가, 알루미늄과 실리콘 사이에 얇은 금속층(TiW, PtSi 등)을 삽입시켜 확산장벽을 만듦으로써 해결할 수 있다.
따라서, 금속배선의 대체 재료에 대한 개발 필요성이 대두되고 있는 실정이다. 대체 재료로 전도성이 우수한 물질인 구리(Cu), 금(Au), 은(Ag), 코발트(Co), 크롬(Cr), 니켈(Ni) 등이 있으며, 이러한 물질들 중 비저항이 작고, 일렉트로 마이그레이션(electro migration ; EM)과 스트레스 마이그레이션(stress migration; SM) 등의 신뢰성이 우수하며, 생산원가가 저렴한 구리 및 구리 합금이 널리 적용되고 있는 추세이다.
한편, 상기 구리 및 구리 합금은 싱글 다마신(single damascene) 또는 듀얼 다마신(dual damascene) 구조를 갖는 비아홀(또는 콘택홀)과 트렌치(trench)에 구리를 증착하여 플러그와 금속배선을 동시에 형성한 후에 불필요한 웨이퍼 표면의 구리를 화학적 기계적 연마 공정으로 제거시킨다.
이하, 첨부된 도면을 참고하여 종래 기술에 의한 반도체 소자의 금속배선 형성방법을 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래의 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(11)상에 제 1 구리 박막을 형성하고, 포토 및 식각 공정을 통해 상기 제 1 구리 박막을 선택적으로 제거하여 제 1 구리배선(12)을 형성한다.
이어, 상기 제 1 구리배선(12)을 포함한 반도체 기판(11)의 전면에 질화막(13)을 형성하고, 상기 질화막(13)상에 층간 절연막(14)을 형성한다.
여기서, 상기 질화막(13)은 식각 방지막으로 사용되고 상기 층간 절연막(14)은 low K 물질로 이루어져 있다.
이어, 상기 층간 절연막(14)상에 제 1 포토레지스트(15)를 도포한 후, 노광 및 현상 공정으로 상기 제 1 포토레지스트(15)를 패터닝하여 콘택 영역을 정의한다.
그리고 상기 패터닝된 제 1 포토레지스트(15)를 마스크로 이용하여 상기 질화막(13)을 식각 앤드 포인트로 하여 상기 층간 절연막(14)을 선택적으로 제거하여 비아홀(16)을 형성한다.
도 1b에 도시한 바와 같이, 상기 제 1 포토레지스트(15)를 제거하고, 상기 비아홀(16)을 포함한 반도체 기판(11)의 전면에 제 2 포토레지스트(17)을 도포한 후 노광 및 현상 공정으로 상기 제 2 포토레지스트(17)를 패터닝한다.
이어, 상기 패터닝된 제 2 포토레지스트(17)를 마스크로 이용하여 상기 층간 절연막(14)을 표면으로부터 소정두께만큼 선택적으로 제거하여 트렌치(18)를 형성한다.
도 1c에 도시한 바와 같이, 상기 제 2 포토레지스트(17)를 제거하고, 상기 비아홀(16)의 하부에 잔류하는 질화막(13)을 에치 오프(etch off)시킨다.
이어, 상기 트렌치(18) 및 비아홀(16)을 포함한 반도체 기판(11)의 전면에 티타늄(Ti) 또는 질화 티타늄(TiN)의 전도성 물질로 금속확산 방지막(19)을 형성한 다.
이어, 상기 금속확산 방지막(19)상에 구리 씨드(Cu seed)층을 형성한 후 전기도금법으로 제 2 구리 박막(20a)을 형성한다.
도 1d에 도시한 바와 같이, 상기 제 2 구리 박막(20a)의 전면에 상기 층간 절연막(14)의 상부 표면을 폴리싱 스톱으로 하여 CMP 공정을 실시하여 상기 제 2 구리 박막(20a) 및 금속확산 방지막(19)을 선택적으로 연마하여 상기 트렌치(18) 및 비아홀(16)의 내부에 제 2 구리배선(20)을 형성한다.
그러나 상기와 같은 종래 기술에 의한 반도체 소자의 금속배선 형성방법에 있어서 다음과 같은 문제점이 있었다.
반도체 소자의 속도 및 전력소모를 줄이기 위해 층간 절연막으로 산화막(SiO2) 대신 유전상수가 작은 물질을 사용하게 된다. 그런데, 유전상수는 물질의 밀도가 낮을수록 낮아진다.
이럴 경우 구리의 확산을 방지하는 물질인 금속확산 방지막(Ti 또는 TiN)과 저유전상수 물질과의 결합력이 떨어진다. 그 이유는 저유전상수에는 수소(Hydrogen)와 탄소(Carbon)가 있고 식각 공정에서 불소(Fluorine)를 포함하는 기체를 사용하기 때문에 불소기가 표면에 노출되어 있다.
따라서 종래의 금속확산 방지막은 층간 절연막과 결합력이 좋지 않고 열적으로 불안하기 때문에 신뢰성에 문제를 야기하게 된다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 질화탄탈늄(TaN) 및 질화실리콘티타늄(TiSiN)으로 다층의 금속확산 방지막을 형성함으로써 금속확산 방지막과 층간 절연막의 결합력을 향상시켜 소자의 신뢰성을 향상시키도록 한 반도체 소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속배선은 반도체 기판상에 형성된 제 1 금속배선과; 상기 제 1 금속배선을 포함한 반도체 기판에 형성된 층간 절연막과; 상기 층간 절연막을 선택적으로 제거하여 비아홀 및 그에 인접하여 트렌치에 형성된 질화탄탈늄(TaN) 재질의 제 1 금속확산 방지막과; 상기 제 1 금속확산 방지막상에 형성된 질화실리콘티타늄(TiSiN) 재질의 제 2 금속확산 방지막과; 상기 제 2 금속확산 방지막상에 형성되고 상기 비아홀 및 트렌치에 채워지는 제 2 금속배선을 포함하여 구성됨을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 금속배선 형성방법은 반도체 기판상에 형성된 제 1 금속배선을 형성하는 단계와; 상기 제 1 금속배선을 포함한 반도체 기판에 층간 절연막을 형성하는 단계와; 상기 층간 절연막을 선택적으로 제거하여 비아홀 및 그에 인접하여 트렌치를 형성하는 단계와; 상기 트렌치 및 비아홀이 형성된 상기 층간 절연막상에 질화탄탈늄(TaN) 재질의 제 1 금속확산 방지막을 형성하는 단계와; 상기 제 1 금속확산 방지막상에 형성된 질화실리콘티타늄(TiSiN) 재질의 제 2 금속확산 방지막을 형성하는 단계와; 상기 제 2 금속확산 방지막상에 제 2 금속배선을 형성하는 단계를 포함함을 특징으 로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 금속배선 및 그의 형성방법을 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명에 의한 반도체 소자의 금속배선을 나타낸 단면도이다.
도 2에 도시한 바와 같이, 반도체 기판(31)상에 형성된 제 1 구리배선(32)과; 상기 제 1 구리배선(32)을 포함한 반도체 기판(31)의 전면에 형성된 질화막(33)과, 상기 질화막(33)상에 형성된 층간 절연막(34)과; 상기 층간 절연막(34)을 선택적으로 제거하여 비아홀 및 그에 인접하여 트렌치에 형성된 질화탄탈늄(TaN) 재질의 제 1 금속확산 방지막(39a)과; 상기 제 1 금속확산 방지막(39a)상에 형성된 질화실리콘티타늄(TiSiN) 재질의 제 2 금속확산 방지막(39b)과; 상기 제 2 금속확산 방지막(39b)상에 형성되고 상기 비아홀 및 트렌치에 채워지는 제 2 구리배선(40)을 포함하여 구성됨을 특징으로 한다.
제 2 구리배선(40)은 상기 제 2 금속확산 방지막(39b)상에 구리 씨드(Cu seed)층을 형성한 후 전기도금법에 의해 형성된다.
그리고, 상기 제 2 구리배선(40)은 CMP 공정을 실시하여 상기 제 2 구리배선(40)과 제 1 및 제 2 금속확산 방지막(39a, 39b)을 선택적으로 연마되어 상기 비아홀 및 트렌치의 내부에 형성한다.
도 3a 내지 도 3f는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도이다.
도 3a에 도시한 바와 같이, 반도체 기판(31)(또는 유전체막)상에 제 1 구리 박막을 형성하고, 포토 및 식각 공정을 통해 상기 제 1 구리 박막을 선택적으로 제거하여 제 1 구리배선(32)을 형성한다.
이어, 상기 제 1 구리배선(32)을 포함한 반도체 기판(31)의 전면에 질화막(33)을 형성하고, 상기 질화막(33)상에 층간 절연막(34)을 형성한다.
여기서, 상기 질화막(33)은 식각 정지막으로 사용되고, 상기 층간 절연막(34)은 low K 물질 또는 초저유전상수 물질(ultra low-k : k ＜ 2.5)로 이루어져 있다.
이어, 상기 층간 절연막(34)상에 제 1 포토레지스트(35)를 도포한 후, 노광 및 현상 공정으로 상기 제 1 포토레지스트(35)를 패터닝하여 콘택 영역을 정의한다.
그리고 상기 패터닝된 제 1 포토레지스트(35)를 마스크로 이용하여 상기 질화막(33)을 식각 앤드 포인트로하여 상기 층간 절연막(34)을 선택적으로 제거하여 비아홀(36)을 형성한다.
도 3b에 도시한 바와 같이, 상기 제 1 포토레지스트(35)를 제거하고, 상기 비아홀(36)을 포함한 반도체 기판(31)의 전면에 제 2 포토레지스트(37)를 도포한 후 노광 및 현상 공정으로 상기 제 2 포토레지스트(37)를 패터닝한다.
이어, 상기 패터닝된 제 2 포토레지스트(37)를 마스크로 이용하여 상기 층간 절연막(34)을 표면으로부터 소정두께만큼 선택적으로 제거하여 트렌치(38)를 형성한다.
이어, 상기 제 2 포토레지스트(37)를 제거하고, 상기 비아홀(36)의 하부에 잔류하는 질화막(33)을 에치 오프(etch off)시킨다.
여기서, 상기 질화막(33)을 에치 오프할 때 상기 제 2 포토레지스트(37)를 마스크로 이용하여 에치 오프하거나, 상기 층간 절연막(34)을 마스크로 이용하여 에치 오프한다.
도 3c에 도시한 바와 같이, 상기 트렌치(38) 및 비아홀(36)을 포함한 반도체 기판(31)의 전면에 질화 탄탈늄(TaN) 재질의 전도성 물질로 제 1 금속확산 방지막(39a)을 형성한다.
도 3d에 도시한 바와 같이, 상기 제 1 금속확산 방지막(39a)상에 질화실리콘탄탈늄(TaSiN) 재질의 전도성 물질로 제 2 금속확산 방지막(39b)을 형성한다.
도 3e에 도시한 바와 같이, 상기 제 2 금속확산 방지막(39b)상에 구리 씨드(Cu seed)층을 형성한 후 전기도금법으로 제 2 구리 박막(40a)을 형성한다.
도 3f에 도시한 바와 같이, 상기 제 2 구리 박막(40a)의 전면에 상기 층간 절연막(34)의 상부 표면을 폴리싱 스톱으로 하여 CMP 공정을 실시하여 상기 제 2 구리 박막(40a)과 제 1 및 제 2 금속확산 방지막(39a, 39b)을 선택적으로 연마하여 상기 트렌치(38) 및 비아홀(36)의 내부에 제 2 구리배선(40)을 형성한다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 반도체 소자의 금속배선 및 그의 형성방법에 있어서 다음과 같은 효과가 있다.
즉, 금속확산 방지막과 층간 절연막과의 결합력을 강화시켰기 때문에 CMP 공정 중에 박막의 벗겨짐을 효과적으로 방지하여 공정 관리가 용이하고, 소자의 신뢰성을 향상시킬 수 있다.
또한, 질화 탄탈늄(TaN) 및 질화실리콘탄탈늄(TaSiN) 재질의 전일렉트로 마이그레이션(electro migration ; EM)과 스트레스 마이그레이션(stress migration; SM) 등의 신뢰성이 우수하며, 생산원가가 저렴한 구리 및 구리 합금이 널리 적용되고 있는 추세이다.

Claims (4)

  1. 삭제
  2. 삭제
  3. 반도체 기판상에 형성된 제 1 금속배선을 형성하는 단계와;
    상기 제 1 금속배선을 포함한 반도체 기판에 층간 절연막을 형성하는 단계와;
    상기 층간 절연막을 선택적으로 제거하여 비아홀 및 그에 인접하여 트렌치를 형성하는 단계와;
    상기 트렌치 및 비아홀이 형성된 상기 층간 절연막상에 질화탄탈늄(TaN) 재질의 제 1 금속확산 방지막을 형성하는 단계와;
    상기 제 1 금속확산 방지막상에 형성된 질화실리콘티타늄(TiSiN) 재질의 제 2 금속확산 방지막을 형성하는 단계와;
    상기 제 2 금속확산 방지막상에 제 2 금속배선을 형성하는 단계를 포함함을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제 3 항에 있어서,
    상기 제 1 및 제 2 금속배선의 재질은 구리인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020050134401A 2005-12-29 2005-12-29 반도체 소자의 금속배선 및 그의 형성방법 KR100720530B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134401A KR100720530B1 (ko) 2005-12-29 2005-12-29 반도체 소자의 금속배선 및 그의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134401A KR100720530B1 (ko) 2005-12-29 2005-12-29 반도체 소자의 금속배선 및 그의 형성방법

Publications (1)

Publication Number Publication Date
KR100720530B1 true KR100720530B1 (ko) 2007-05-22

Family

ID=38277846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134401A KR100720530B1 (ko) 2005-12-29 2005-12-29 반도체 소자의 금속배선 및 그의 형성방법

Country Status (1)

Country Link
KR (1) KR100720530B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020054641A (ko) * 2000-12-28 2002-07-08 박종섭 반도체소자의 제조방법
KR20020094598A (ko) * 2001-06-12 2002-12-18 주식회사 하이닉스반도체 반도체소자 및 그의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020054641A (ko) * 2000-12-28 2002-07-08 박종섭 반도체소자의 제조방법
KR20020094598A (ko) * 2001-06-12 2002-12-18 주식회사 하이닉스반도체 반도체소자 및 그의 제조방법

Similar Documents

Publication Publication Date Title
JP4918778B2 (ja) 半導体集積回路装置の製造方法
US6972254B1 (en) Manufacturing a conformal atomic liner layer in an integrated circuit interconnect
KR100720531B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
JP5739434B2 (ja) 銅プラグを有する半導体デバイスおよびデバイスを形成するための方法
US6740580B1 (en) Method to form copper interconnects by adding an aluminum layer to the copper diffusion barrier
KR20060113825A (ko) 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법
US20070023868A1 (en) Method of forming copper metal line and semiconductor device including the same
US7960839B2 (en) Semiconductor interconnection line and method of forming the same
US20060001170A1 (en) Conductive compound cap layer
WO2002056364A2 (en) Conductor reservoir volume for integrated circuit interconnects
JP2000003959A (ja) 二重ダマシン型ビア・コンタクト構造を有する半導体装置およびその製造方法
KR100720529B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR20050068889A (ko) 반도체 소자의 구리 배선 형성 방법
KR100710201B1 (ko) 반도체 소자의 금속배선 형성방법
KR100720530B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
US6649511B1 (en) Method of manufacturing a seed layer with annealed region for integrated circuit interconnects
KR100875167B1 (ko) 반도체 소자의 금속배선과 그의 형성방법
KR100672726B1 (ko) 반도체 소자의 금속배선 형성방법
KR100568449B1 (ko) 반도체 소자의 배선 형성방법
KR100617047B1 (ko) 반도체 소자의 금속배선 형성방법
KR100835422B1 (ko) 반도체 소자의 금속배선 형성방법
KR100720402B1 (ko) 듀얼 다마센 공정을 이용한 금속 배선 형성 방법
KR20050068868A (ko) 반도체 소자의 금속배선 형성 방법
KR100628213B1 (ko) 반도체 소자의 금속배선 형성방법
KR100859951B1 (ko) 반도체 소자의 금속배선 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120417

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee