KR100710201B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100710201B1
KR100710201B1 KR1020050061714A KR20050061714A KR100710201B1 KR 100710201 B1 KR100710201 B1 KR 100710201B1 KR 1020050061714 A KR1020050061714 A KR 1020050061714A KR 20050061714 A KR20050061714 A KR 20050061714A KR 100710201 B1 KR100710201 B1 KR 100710201B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
forming
metal
plasma
Prior art date
Application number
KR1020050061714A
Other languages
English (en)
Inventor
심천만
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050061714A priority Critical patent/KR100710201B1/ko
Priority to US11/483,306 priority patent/US20070007654A1/en
Application granted granted Critical
Publication of KR100710201B1 publication Critical patent/KR100710201B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속확산 방지막을 형성하기 전에 전면에 플라즈마 처리를 하여 층간 절연막의 표면에 붙어 있던 불안정하거나 결합력이 약한 기를 제거함으로써 금속확산 방지막과 층간 절연막의 결합력을 향상시켜 소자의 신뢰성을 향상시키도록 한 반도체 소자의 금속배선 형성방법에 관한 것으로서, 반도체 기판상에 제 1 금속배선을 형성하는 단계와, 상기 제 1 금속배선을 포함한 반도체 기판에 층간 절연막을 형성하는 단계와, 상기 층간 절연막을 선택적으로 제거하여 비아홀 및 그에 인접하여 트렌치를 형성하는 단계와, 상기 층간 절연막의 표면에 NH3 가스를 이용하여 플라즈마 표면처리를 실시하는 단계와, 상기 트렌치 및 비아홀의 내부에 금속확산 방지막 및 제 2 금속배선을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
구리배선, 플라즈마, 금속확산, 층간 절연막, CMP

Description

반도체 소자의 금속배선 형성방법{method for forming metal line of semiconductor device}
도 1a 내지 도 1d는 종래 기술에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도
도 2a 내지 도 2f는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 설명
31 : 반도체 기판 32 : 제 1 구리배선
33 : 질화막 34 : 층간 절연막
35 : 제 1 포토레지스트 36 : 비아홀
37 : 제 2 포토레지스트 38 : 트렌치
39 : 금속확산 방지막 40 : 제 2 구리배선
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 특히 소자의 특성을 향상시키어 수율을 증가시키도록 한 반도체 소자의 금속배선 형성방법에 관한 것이 다.
일반적으로 반도체 제조공정시 가장 많이 사용하는 금속재료는 알루미늄과 알루미늄 합금이다. 그 이유는 전기전도성이 좋고, 산화막과의 접착력이 뛰어날 뿐만 아니라 성형하기 쉽기 때문이다.
그러나 상기 알루미늄과 알루미늄 합금은 전기적 물질이동, 힐록(Hillock) 및 스파이크(Spike) 등의 문제점을 가지고 있다.
즉, 상기 배선금속용 알루미늄에 전류를 흐르게 하면, 실리콘과의 접촉지역이나 계단 지역 등의 고전류 밀도영역에서 알루미늄 원자의 확산이 일어나, 그 부위의 금속선이 얇아지고 결국은 단락 되는데 이런 현상을 전기적 물질이동이라 하며, 이러한 전기적 물질이동은 서서히 소량으로 확산되어 일어나므로 작동 후, 상당한 시간이 경과한 후에 유발된다.
상기와 같은 문제점을 해결하기 위해서는 알루미늄에 소량의 구리(Cu)를 첨가한 알루미늄-구리 합금을 사용하든가 스텝커버레이지(Step coverage)를 향상시키고, 접촉지역을 충분히 넓게 설계함으로써 해결할 수 있다.
또 다른 문제는 합금화 공정시 유발되는데 즉, 열처리시 알루미늄박막으로 실리콘의 물질이동이 일어나며, 국부지역의 과잉반응으로 소자가 파괴되는데 이런 현상을 스파이크라 한다.
상기의 스파이크 문제는 용해도 이상으로 실리콘을 첨가한 알루미늄-실리콘 합금을 사용하던가, 알루미늄과 실리콘 사이에 얇은 금속층(TiW, PtSi 등)을 삽입시켜 확산장벽을 만듦으로써 해결할 수 있다.
따라서, 금속배선의 대체 재료에 대한 개발 필요성이 대두되고 있는 실정이다. 대체 재료로 전도성이 우수한 물질인 구리(Cu), 금(Au), 은(Ag), 코발트(Co), 크롬(Cr), 니켈(Ni) 등이 있으며, 이러한 물질들 중 비저항이 작고, 일렉트로 마이그레이션(electro migration ; EM)과 스트레스 마이그레이션(stress migration; SM) 등의 신뢰성이 우수하며, 생산원가가 저렴한 구리 및 구리 합금이 널리 적용되고 있는 추세이다.
한편, 상기 구리 및 구리 합금은 듀얼 다마신(dual damascene) 구조를 갖는 비아홀(또는 콘택홀)과 트렌치(trench)에 구리를 증착하여 플러그와 금속배선을 동시에 형성한 후에 불필요한 웨이퍼 표면의 구리를 화학적 기계적 연마 공정으로 제거시킨다.
이하, 첨부된 도면을 참고하여 종래 기술에 의한 반도체 소자의 금속배선 형성방법을 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래의 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(11)상에 제 1 구리 박막을 형성하고, 포토 및 식각 공정을 통해 상기 제 1 구리 박막을 선택적으로 제거하여 제 1 구리배선(12)을 형성한다.
이어, 상기 제 1 구리배선(12)을 포함한 반도체 기판(11)의 전면에 질화막(13)을 형성하고, 상기 질화막(13)상에 층간 절연막(14)을 형성한다.
여기서, 상기 질화막(13)은 식각 방지막으로 사용되고 상기 층간 절연막(14) 은 low K 물질로 이루어져 있다.
이어, 상기 층간 절연막(14)상에 제 1 포토레지스트(15)를 도포한 후, 노광 및 현상 공정으로 상기 제 1 포토레지스트(15)를 패터닝하여 콘택 영역을 정의한다.
그리고 상기 패터닝된 제 1 포토레지스트(15)를 마스크로 이용하여 상기 질화막(13)을 식각 앤드 포인트로 하여 상기 층간 절연막(14)을 선택적으로 제거하여 비아홀(16)을 형성한다.
도 1b에 도시한 바와 같이, 상기 제 1 포토레지스트(15)를 제거하고, 상기 비아홀(16)을 포함한 반도체 기판(11)의 전면에 제 2 포토레지스트(17)을 도포한 후 노광 및 현상 공정으로 상기 제 2 포토레지스트(17)를 패터닝한다.
이어, 상기 패터닝된 제 2 포토레지스트(17)를 마스크로 이용하여 상기 층간 절연막(14)을 표면으로부터 소정두께만큼 선택적으로 제거하여 트렌치(18)를 형성한다.
도 1c에 도시한 바와 같이, 상기 제 2 포토레지스트(17)를 제거하고, 상기 비아홀(16)의 하부에 잔류하는 질화막(13)을 에치 오프(etch off)시킨다.
이어, 상기 트렌치(18) 및 비아홀(16)을 포함한 반도체 기판(11)의 전면에 티타늄(Ti) 또는 질화 티타늄(TiN) 등의 전도성 물질로 금속확산 방지막(19)을 형성한다.
이어, 상기 금속확산 방지막(19)상에 구리 씨드(Cu seed)층을 형성한 후 전기도금법으로 제 2 구리 박막(20a)을 형성한다.
도 1d에 도시한 바와 같이, 상기 제 2 구리 박막(20a)의 전면에 상기 층간 절연막(14)의 상부 표면을 폴리싱 스톱으로 하여 CMP 공정을 실시하여 상기 제 2 구리 박막(20a) 및 금속확산 방지막(19)을 선택적으로 연마하여 상기 트렌치(18) 및 비아홀(16)의 내부에 제 2 구리배선(20)을 형성한다.
그러나 상기와 같은 종래 기술에 의한 반도체 소자의 금속배선 형성방법에 있어서 다음과 같은 문제점이 있었다.
즉, 0.13㎛ 및 그 이하 반도체 소자는 싱글 다마신(single damascene) 또는 듀얼 다마신(dual damascene)과 구리 배선을 이용하고 있다.
여기서, 상기 구리(Cu)는 알루미늄(Al)보다 전기 이동도(electro migration)가 약 10배정도 좋은 특성을 보인다.
그러나, 반도체 소자의 속도 및 전력소모를 줄이기 위해 층간 절연막으로 산화막(SiO2)대신 유전상수가 작은 물질을 사용하게 된다. 그런데, 유전상수는 물질의 밀도가 낮을수록 낮아진다.
이럴 경우 구리의 확산을 방지하는 물질인 금속확산 방지막(예를 들면, TaN, Ta, TaSiN, TiSiN 등)과 저유전상수 물질과의 결합력이 떨어진다. 그 이유는 저유전상수에는 수소(Hydrogen)와 탄소(Carbon)가 있고 식각 공정에서 불소(Fluorine)를 포함하는 기체를 사용하기 때문에 불소기가 표면에 노출되어 있다.
따라서 종래의 금속확산 방지막은 층간 절연막과 결합력이 좋지 않고 열적으 로 불안하기 때문에 신뢰성에 문제를 야기하게 된다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 금속확산 방지막을 형성하기 전에 전면에 플라즈마 처리를 하여 층간 절연막의 표면에 붙어 있던 불안정하거나 결합력이 약한 기를 제거함으로써 금속확산 방지막과 층간 절연막의 결합력을 향상시켜 소자의 신뢰성을 향상시키도록 한 반도체 소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속배선 형성방법은 반도체 기판상에 제 1 금속배선을 형성하는 단계와, 상기 제 1 금속배선을 포함한 반도체 기판에 층간 절연막을 형성하는 단계와, 상기 층간 절연막을 선택적으로 제거하여 비아홀 및 그에 인접하여 트렌치를 형성하는 단계와, 상기 층간 절연막의 표면에 NH3 가스를 이용하여 플라즈마 표면처리를 실시하는 단계와, 상기 트렌치 및 비아홀의 내부에 금속확산 방지막 및 제 2 금속배선을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 금속배선 형성방법을 보다 상세히 설명하면 다음과 같다.
도 2a 내지 도 2f는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이, 반도체 기판(31)(또는 유전체막)상에 제 1 구리 박막을 형성하고, 포토 및 식각 공정을 통해 상기 제 1 구리 박막을 선택적으로 제거하여 제 1 구리배선(32)을 형성한다.
이어, 상기 제 1 구리배선(32)을 포함한 반도체 기판(31)의 전면에 질화막(33)을 형성하고, 상기 질화막(33)상에 층간 절연막(34)을 형성한다.
여기서, 상기 질화막(33)은 식각 정지막으로 사용되고, 상기 층간 절연막(34)은 low K 물질 또는 초저유전상수 물질(ultra low-k : k ＜ 2.5)로 이루어져 있다.
이어, 상기 층간 절연막(34)상에 제 1 포토레지스트(35)를 도포한 후, 노광 및 현상 공정으로 상기 제 1 포토레지스트(35)를 패터닝하여 콘택 영역을 정의한다.
그리고 상기 패터닝된 제 1 포토레지스트(35)를 마스크로 이용하여 상기 질화막(33)을 식각 앤드 포인트로하여 상기 층간 절연막(34)을 선택적으로 제거하여 비아홀(36)을 형성한다.
도 2b에 도시한 바와 같이, 상기 제 1 포토레지스트(35)를 제거하고, 상기 비아홀(36)을 포함한 반도체 기판(31)의 전면에 제 2 포토레지스트(37)를 도포한 후 노광 및 현상 공정으로 상기 제 2 포토레지스트(37)를 패터닝한다.
이어, 상기 패터닝된 제 2 포토레지스트(37)를 마스크로 이용하여 상기 층간 절연막(34)을 표면으로부터 소정두께만큼 선택적으로 제거하여 트렌치(38)를 형성한다.
도 2c에 도시한 바와 같이, 상기 제 2 포토레지스트(37)를 제거하고, 상기 비아홀(36)의 하부에 잔류하는 질화막(33)을 에치 오프(etch off)시킨다.
여기서, 상기 질화막(33)을 에치 오프할 때 상기 제 2 포토레지스트(37)를 마스크로 이용하여 에치 오프하거나, 상기 층간 절연막(34)을 마스크로 이용하여 에치 오프한다.
도 2d에 도시한 바와 같이, 상기 반도체 기판(31)의 전면에 NH3을 포함한 가스를 이용한 플라즈마 처리로 상기 층간 절연막(34)의 표면에 붙어있는 저유전상수 물질의 고유한 수소(Hydrogen), 탄소(Carbon) 등과 비아홀(36) 및 트렌치(38)를 형성한 후 표면에 붙어있는 불소(Fluorine)기를 제거한다.
즉, 상기 층간 절연막(34)에 NH3을 포함한 가스(예들 들면, NH3 만을 사용하거나 NH3에 He, H2, Ar, N2, O2, CO 중에서 적어도 하나를 첨가하여 사용하는 경우)를 이용하여 플라즈마 처리를 하여 층간 절연막(34)의 표면에 붙어 있던 불안전하거나 결합력이 약한 기를 제거하고 결합력이 강한 질소(nitrogen)를 표면에 붙임으로서 이후에 형성되는 금속확산 방지막과의 결합력을 향상시킨다.
또한, 상기 층간 절연막(34)이 저유전상수 물질보다 더 유전상수가 작은 초저유전상수 물질의 경우에는 물질내에 기공이 많아 금속확산 방지막이 초저유전상수 물질내로 침투하는 현상이 발생하는데 이럴 경우 상대적으로 초유전상수 물질의 두께가 작아져 실질적인 커패시턴스가 커지게 되고 구리의 확산을 방지하는 금속확산 방지막의 역할도 하지 못하게된다.
따라서 NH3 플라즈마 처리 조건을 적절히 조절하여 층간 절연막(34)의 표면 밀도를 증가시킴과 동시에 질소(Nitrogen)에 의해 표면이 활성화되어 후속에 증착되는 금속확산 방지막이 초저유전상수 물질로 침투하지 못하고 결합력이 뛰어나고 또한 아주 얇게 증착할 수 있어 금속의 저항을 줄일 수 있고 공정을 제어하기 힘든 실링(sealing)물질을 증착하는 것 보다 공정이 간편하다.
도 2e에 도시한 바와 같이, 상기 트렌치(38) 및 비아홀(36)을 포함한 반도체 기판(31)의 전면에 전도성 물질로 금속확산 방지막(39)을 형성한다.
여기서, 상기 금속확산 방지막(39)은 물리기상증착법이나 화학기상증착법으로 TiN, Ta, TaN, WNX, TiAl(N) 등을 10 내지 1000Å의 두께로 증착하여 형성하며, 상기 금속확산 방지막(39)은 후에 형성되는 구리 박막으로부터의 구리 원자가 층간 절연막(34)으로 확산하는 것을 방지하는 역할을 한다.
이어, 상기 금속확산 방지막(39)상에 구리 씨드(Cu seed)층을 형성한 후 전기도금법으로 제 2 구리 박막(40a)을 형성한다.
상기 전기도금법은 안정하고 깨끗한 구리 시드층(seed layer)의 증착이 필수적인 공정으로 되어 있다.
또한, 다른 방법은 물리기상증착(PVD)법을 이용한 챔버 및 화학기상증착(CVD)법을 이용한 챔버로 구성된 장비에서 확산 방지막 및 구리 시드층을 증착한 후에 구리 전기도금 장비에서 구리 전기도금을 진행할 수도 있다.
상기 구리 박막은 구리 시드층을 형성한 후에 진공파괴 없이 구리 시드층 상에 금속-유기 화학기상증착(MOCVD)법이나 전기도금법으로 구리를 증착하여 형성한다.
여기서, 상기 금속-유기 화학기상증착법으로 구리 박막을 증착할 경우, 증착 온도는 50 내지 300℃로 하며, 전구체(precursor)를 5 내지 100sccm(standard cubic centimeter per minute) 사용한다. 여기서, 전구체는 (hfac)CuTMVS 및 첨가제가 포함된 그 혼합체, (hfac)CuVTMOS 및 첨가제가 포함된 그 혼합체, 또는 (hfac)CuPENTENE 및 첨가제가 포함된 그 혼합체를 사용한다.
또한, 상기 전기도금법으로 구리 박막을 증착할 경우, 구리 시드층을 형성한 후에 진공파괴 없이 -20 내지 150℃의 저온에서 구리를 증착한다.
도 2f에 도시한 바와 같이, 상기 제 2 구리 박막(40a)의 전면에 상기 층간 절연막(34)의 상부 표면을 폴리싱 스톱으로 하여 CMP 공정을 실시하여 상기 제 2 구리 박막(40a) 및 금속확산 방지막(39)을 선택적으로 연마하여 상기 트렌치(38) 및 비아홀(36)의 내부에 제 2 구리배선(40)을 형성한다.
한편, 상기 층간 절연막(34)에 상기 NH3을 He, H2, Ar, N2, O2, CO 등과 함께 반응기에 주입하여 플라즈마 표면처리할 때 NH3의 함량을 Y라고 할 때 0 < Y ≤ 100의 범위를 갖는다.
또한, 상기 NH3에 의한 플라즈마 표면처리는 상기 금속확산 방지막(39)의 증착 장비에서 인-시튜(in-situ)로 하는 경우와 플라즈마 표면처리를 진행한 후 금속확산 방지막의 증착 장비로 들어가는 익스-시튜(ex-situ) 경우를 모두 포함한다.
또한, 상기 층간 절연막(34)의 플라즈마에 의한 표면처리는 리모트(remote), 고밀도 플라즈마(high density plasma), 일반적인 플라즈마를 포함한다.
또한, 상기 층간 절연막(34)의 플라즈마에 의한 표면처리는 -30℃ ~ 400℃에서 실시하고, 상기 플라즈마 파워는 1W ~ 10KW영역에서 실시한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구범위에 의해서 정해져야 한다.
이상에서 설명한 바와 같은 본 발명에 따른 반도체 소자의 금속배선 형성방법에 있어서 다음과 같은 효과가 있다.
즉, 금속확산 방지막과 층간 절연막과의 결합력을 강화시켰기 때문에 CMP 공정 중에 박막의 벗겨짐을 효과적으로 방지하여 공정 관리가 용이하고, 소자의 신뢰성을 향상시킬 수 있다.

Claims (9)

  1. 반도체 기판상에 제 1 금속배선을 형성하는 단계;
    상기 제 1 금속배선을 포함한 반도체 기판에 층간 절연막을 형성하는 단계;
    상기 층간 절연막을 선택적으로 제거하여 비아홀 및 그에 인접하여 트렌치를 형성하는 단계;
    상기 층간 절연막의 표면에 NH3 가스의 함량을 Y라고 할 때 He, H2, Ar, N2, O2, CO 중에서 적어도 어느 하나를 첨가제가 0 < Y ≤ 100의 범위를 갖도록 플라즈마 표면처리를 실시하는 단계; 및
    상기 트렌치 및 비아홀의 내부에 금속확산 방지막 및 제 2 금속배선을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서, 상기 층간 절연막의 플라즈마 표면처리는 상기 NH3에 He, H2, Ar, N2, O2, CO 중에서 적어도 어느 하나를 첨가하여 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 삭제
  4. 제 1 항에 있어서, 상기 NH3에 의한 플라즈마 표면처리는 상기 금속확산 방지막의 증착 장비에서 인-시튜로 진행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제 1 항에 있어서, 상기 층간 절연막의 플라즈마 표면처리는 상기 층간 절연막에 플라즈마 처리를 실시한 후 금속확산 방지막의 증착장비로 들어가는 익스-시튜로 진행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  6. 제 1 항에 있어서, 상기 층간 절연막의 플라즈마 표면처리는 리모트 플라즈마 또는 고밀도 플라즈마로 진행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  7. 제 1 항에 있어서, 상기 층간 절연막의 플라즈마 표면처리는 -30℃ ~ 400℃에서 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  8. 제 1 항에 있어서, 상기 층간 절연막의 플라즈마 표면처리는 1W ~ 10KW의 파워로 진행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  9. 제 1 항에 있어서, 상기 층간 절연막은 low K 물질 또는 초저유전상수 물질(ultra low-k)로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020050061714A 2005-07-08 2005-07-08 반도체 소자의 금속배선 형성방법 KR100710201B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050061714A KR100710201B1 (ko) 2005-07-08 2005-07-08 반도체 소자의 금속배선 형성방법
US11/483,306 US20070007654A1 (en) 2005-07-08 2006-07-07 Metal line of semiconductor device and method for forming thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050061714A KR100710201B1 (ko) 2005-07-08 2005-07-08 반도체 소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR100710201B1 true KR100710201B1 (ko) 2007-04-20

Family

ID=37617569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050061714A KR100710201B1 (ko) 2005-07-08 2005-07-08 반도체 소자의 금속배선 형성방법

Country Status (2)

Country Link
US (1) US20070007654A1 (ko)
KR (1) KR100710201B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7338893B2 (en) * 2005-11-23 2008-03-04 Texas Instruments Incorporated Integration of pore sealing liner into dual-damascene methods and devices
US7700479B2 (en) * 2006-11-06 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cleaning processes in the formation of integrated circuit interconnect structures
KR100875167B1 (ko) * 2007-07-25 2008-12-22 주식회사 동부하이텍 반도체 소자의 금속배선과 그의 형성방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000018417A (ko) * 1998-09-02 2000-04-06 김영환 반도체 소자의 금속배선 형성방법
KR20010063669A (ko) * 1999-12-23 2001-07-09 윤종용 구리 배선층의 형성방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720249B1 (en) * 2000-04-17 2004-04-13 International Business Machines Corporation Protective hardmask for producing interconnect structures
KR100383759B1 (ko) * 2000-06-15 2003-05-14 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
US6562416B2 (en) * 2001-05-02 2003-05-13 Advanced Micro Devices, Inc. Method of forming low resistance vias
WO2005045906A1 (en) * 2003-10-29 2005-05-19 Asm Nutool, Inc. System and method for electroless surface conditioning
KR100515370B1 (ko) * 2003-12-31 2005-09-14 동부아남반도체 주식회사 반도체 소자의 플러그 제조 방법
US7528066B2 (en) * 2006-03-01 2009-05-05 International Business Machines Corporation Structure and method for metal integration

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000018417A (ko) * 1998-09-02 2000-04-06 김영환 반도체 소자의 금속배선 형성방법
KR20010063669A (ko) * 1999-12-23 2001-07-09 윤종용 구리 배선층의 형성방법

Also Published As

Publication number Publication date
US20070007654A1 (en) 2007-01-11

Similar Documents

Publication Publication Date Title
US6303505B1 (en) Copper interconnect with improved electromigration resistance
US6660634B1 (en) Method of forming reliable capped copper interconnects
US6713875B2 (en) Barrier layer associated with a conductor layer in damascene structures
US6211084B1 (en) Method of forming reliable copper interconnects
US6303498B1 (en) Method for preventing seed layer oxidation for high aspect gap fill
US7560369B2 (en) Method of forming metal line in semiconductor device
KR100710201B1 (ko) 반도체 소자의 금속배선 형성방법
KR20060073189A (ko) 반도체 소자의 구리배선 형성방법
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
KR100559030B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR100866138B1 (ko) 반도체 소자의 배선 및 그의 형성방법
KR100672726B1 (ko) 반도체 소자의 금속배선 형성방법
KR100875167B1 (ko) 반도체 소자의 금속배선과 그의 형성방법
KR100283110B1 (ko) 반도체소자의 금속배선 형성방법
KR100685899B1 (ko) 반도체 소자의 금속배선 형성방법
KR100672724B1 (ko) 반도체 소자의 금속배선 형성방법
KR100628213B1 (ko) 반도체 소자의 금속배선 형성방법
KR100467495B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100842668B1 (ko) 반도체 소자의 금속배선 형성방법
KR100859951B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100628215B1 (ko) 반도체 소자의 금속배선 형성방법
KR100451767B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100720402B1 (ko) 듀얼 다마센 공정을 이용한 금속 배선 형성 방법
KR100451766B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100720530B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110322

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee