KR100467495B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100467495B1
KR100467495B1 KR10-2002-0033888A KR20020033888A KR100467495B1 KR 100467495 B1 KR100467495 B1 KR 100467495B1 KR 20020033888 A KR20020033888 A KR 20020033888A KR 100467495 B1 KR100467495 B1 KR 100467495B1
Authority
KR
South Korea
Prior art keywords
metal wiring
forming
metal
interlayer insulating
wiring layer
Prior art date
Application number
KR10-2002-0033888A
Other languages
English (en)
Other versions
KR20030096829A (ko
Inventor
김창규
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2002-0033888A priority Critical patent/KR100467495B1/ko
Publication of KR20030096829A publication Critical patent/KR20030096829A/ko
Application granted granted Critical
Publication of KR100467495B1 publication Critical patent/KR100467495B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 층간 절연막에 비아 콘택홀 및 트랜치로 이루어진 다마신 패턴을 형성하는 단계, 다마신 패턴을 포함한 층간 절연막의 표면부에 확산 장벽층을 형성하는 단계, 확산 장벽층상에 금속 배선층을 형성하는 단계, 금속 배선층을 화학기계적 연마법으로 층간 절연막의 표면이 노출되는 시점까지 연마하는 단계, 핫 가스를 적용한 스핀 드라이를 포함하는 포스트 클리닝 공정을 수행하여 드라이 속도를 높이면서 금속 배선층을 포함하는 전면 상면에 존재하는 파티클과 오염을 제거하는 단계를 포함하며, 포스트 클리닝의 스핀 드라이 공정에서 드라이 속도를 높이고 대기 중에 노출시 금속 그레인 성장 및 금속 산화물 형성을 막아 인접하는 배선과의 누설을 억제하여 디바이스의 수율이 향상되는 이점이 있다.

Description

반도체 소자의 금속 배선 형성 방법{METHOD FOR FORMING METAL LINE OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 더욱 상세하게는 금속 배선 화학적기계 연마(CMP) 공정 이후에 연속적으로 이루어지는 포스트클리닝(post cleaning)의 스핀 드라이(spin dry) 공정에 핫 가스(hot gas)를 적용하여 노출된 금속 표면을 패시베이션(passivation)함으로써 대기 중에 노출시 금속 그레인 성장(grain growth)을 억제하고 금속 산화물 형성을 막아 인접하는 배선과의 누설(leakage)을 억제하도록 한 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
일반적으로, 반도체 소자 제조시 소자와 소자간 또는 배선과 배선간을 전기적으로 연결시키기 위하여 금속 배선이 적용된다.
반도체 소자의 배선 재료로는 알루미늄(Al) 또는 텅스텐(W)을 널리 사용하였으나, 낮은 융점과 높은 비저항으로 인하여 초고집적 반도체 소자에 더 이상 적용이 어렵게 되었다. 반도체 소자의 초고집적화에 따라 비저항은 낮고 일렉트로마이그레이션(electromigration; EM) 및 스트레스마이그레이션(stressmigration; SM) 등의 신뢰성이 우수한 물질의 이용이 필요하게 되었으며, 이에 부합할 수 있는 가장 적합한 재료로서 최근에는 구리(Cu)가 이용되고 있다.
금속 배선 재료로서 구리가 이용되는 이유로는 구리의 녹는점이 1080℃로서 비교적 높을 뿐만 아니라(알루미늄; 660℃, 텅스텐; 3400℃), 비저항은 1.7μΩ㎝로서(알루미늄; 3μΩ㎝, 텅스텐; 5.6μΩ㎝) 매우 낮기 때문이다.
종래 기술에 따른 반도체 소자의 금속 배선 형성 방법을 도 1a 내지 도 1f를 통해 살펴보면 다음과 같다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 공정을 거친 기판(11)상에 층간 절연막(12)을 형성한다. 싱글 다마신 공정 또는 듀얼 다마신 공정으로층간 절연막(12)의 일부분을 식각하여 비아 콘택홀(via contact hole; 13) 및 트랜치(trench; 14)로 이루어진 다마신 패턴(damascene pattern)을 형성한다.
기판(11)은 반도체 기판에 형성되는 접합부이거나 전극 또는 배선으로 사용되는 도전성 패턴을 포함한다. 비아 콘택홀(13)은 기판(11)과 배선을 연결시켜주는 부분이고, 트랜치(14)는 배선이 형성될 부분이다.
도 1b를 참조하면, 다마신 패턴(13,14)을 포함한 층간 절연막(12)의 표면부에 확산 장벽층(15)을 형성한다. 이 확산 장벽층(15)은 이후에 매립될 구리 원자가 층간 절연막(12)으로 확산하는 것을 방지하는 역할을 한다.
도 1c를 참조하면, 확산 장벽층(15)이 형성된 전체 구조상에 시드층(16)을 형성한다.
도 1d를 참조하면, 시드층(16)이 형성된 전체 구조상에 다마신 패턴(13,14)이 매립되도록 구리를 증착하여 구리 배선층(17)을 형성한다.
도 1e를 참조하면, 구리 배선층(17)과 시드층(16) 및 확산 장벽층(15)을 화학기계적 연마(CMP)법으로 층간 절연막(12)의 표면이 충분히 노출되는 시점까지 연마하여 다마신 패턴(13,14)에만 구리 배선층(17)을 남겨 구리 배선을 형성한다. CMP 공정 이후에는 파티클(particle)과 오염(contamination)을 제거하기 위하여 반드시 포스트 클리닝 공정이 수반된다. 일반적으로는 브러시 클리닝(brush cleaning)과 스핀 드라이 공정이 적용된다.
도 1f를 참조하면, 금속 배선이 형성된 이후에 대기 중에 노출되면 금속 그레인 성장과 금속 산화물의 형성에 의하여 인접하는 배선과의 누설 현상이 발생될우려가 있다. 이를 방지하기 위하여 NH3 플라즈마 처리를 실시하여 전체 표면을 패시베이션하며, 구리 배선층(17)을 포함한 층간 절연막(12) 표면에 IMD(Inter Metal Dielectrics; 18)를 형성하여 구리 원자가 주변의 절연막으로 확산되는 것을 방지한다.
그러나, 전술한 바와 같은 종래의 금속 배선 형성 방법에 의하면, CMP 공정 이후에 NH3 플라즈마 처리를 통한 패시베이션 과정이 수행되었으나 포스트 클리닝 공정 중에 금속 배선이 대기 중에 노출되어 금속 그레인 성장 및 금속 산화물 형성 현상이 발생될 우려가 있었으며, 이러한 경우에는 인접하는 배선과의 누설(leakage) 현상이 발생되어 디바이스의 수율이 떨어지는 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 제안한 것으로, 금속 배선 CMP 공정 이후에 연속적으로 이루어지는 포스트 클리닝의 스핀 드라이 공정에 핫 가스를 적용하여 노출된 금속 표면을 패시베이션함으로써 드라이 속도를 높이고 대기 중에 노출시 금속 그레인 성장 및 금속 산화물 형성을 막아 인접하는 배선과의 누설을 억제하도록 하는 데 그 목적이 있다.
이와 같은 목적을 실현하기 위한 본 발명에 따른 반도체 소자의 금속 배선 형성 방법은, 층간 절연막에 비아 콘택홀 및 트랜치로 이루어진 다마신 패턴을 형성하는 제 1 단계; 상기 다마신 패턴을 포함한 층간 절연막의 표면부에 확산 장벽층을 형성하는 제 2 단계; 상기 확산 장벽층상에 금속 배선층을 형성하는 제 3 단계; 상기 금속 배선층을 화학기계적 연마법으로 상기 층간 절연막의 표면이 노출되는 시점까지 연마하는 제 4 단계; 핫 가스를 적용한 스핀 드라이를 포함하는 포스트 클리닝 공정을 수행하여 드라이 속도를 높이면서 상기 금속 배선층을 포함하는 전면 상면에 존재하는 파티클과 오염을 제거하는 제 5 단계를 포함한다.
도 1a 내지 도 1f는 종래 기술에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도,
도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
101 : 기판 102 : 층간 절연막
103 : 비아 콘택홀 104 : 트랜치
105 : 확산 장벽층 106 : 시드층
107 : 금속 배선층 108 : IMD
200 : 나이트라이드
본 발명의 실시예로는 다수개가 존재할 수 있으며, 이하에서는 첨부한 도면을 참조하여 바람직한 실시예에 대하여 상세히 설명하기로 한다. 이 실시예를 통해 본 발명의 목적, 특징 및 이점들을 보다 잘 이해할 수 있게 된다.
본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 도 2a 내지 도 2g를 참조하여 설명하면 다음과 같다.
도 2a를 참조하면, 반도체 소자를 형성하기 위한 여러 공정을 거친 기판(101)상에 층간 절연막(102)을 형성한다. 싱글 다마신 공정 또는 듀얼 다마신 공정으로 층간 절연막(102)의 일부분을 식각하여 비아 콘택홀(via contact hole; 103) 및 트랜치(trench; 104)로 이루어진 다마신 패턴(damascene pattern)을 형성한다.
기판(101)은 반도체 기판에 형성되는 접합부이거나 전극 또는 배선으로 사용되는 도전성 패턴을 포함한다. 비아 콘택홀(103)은 기판(101)과 배선을 연결시켜주는 부분이고, 트랜치(104)는 배선이 형성될 부분이다.
도 2b를 참조하면, 다마신 패턴(103,104)을 포함한 층간 절연막(102)의 표면부에 확산 장벽층(105)을 형성한다. 이 확산 장벽층(105)은 이후에 매립될 구리 원자가 층간 절연막(102)으로 확산하는 것을 방지하는 역할을 한다.
확산 장벽층(105)은 티타늄 나이트라이드(TiN)를 이온화 PVD, CVD 및 유기금속화학기상증착(MOCVD)법 중 어느 하나의 방법으로 증착하여 형성하거나, 탄탈륨(Ta) 또는 탄탈륨 나이트라이드(TaN)를 이온화 PVD법 또는 CVD법으로 증착하여 형성하거나, 텅스텐 나이트라이드(WN)를 CVD법으로 증착하여 형성하거나, 티타늄 알루미늄 나이트라이드(TiAlN), 티타늄 실리콘 나이트라이드(TiSiN), 탄탈륨 실리콘 나이트라이드(TaSiN) 중 어느 하나를 PVD 또는 CVD법으로 증착하여 형성한다.
도 2c를 참조하면, 확산 장벽층(105)이 형성된 전체 구조상에 시드층(106)을 형성한다. 시드층(106)은 티타늄(Ti), 알루미늄(Al), 구리(Cu) 중 어느 하나를 이용하여 형성한다.
도 2d를 참조하면, 시드층(106)이 형성된 전체 구조상에 다마신 패턴(103,104)이 매립되도록 금속 배선층(107)을 형성한다. 바람직하기로 금속 배선층(107)은 무전해도금법, 전해도금법, 스퍼터링법, CVD, ECP(Electro Chemical Plating) 등의 방법으로 구리를 증착하여 형성한다.
도 2e를 참조하면, 금속 배선층(107)을 화학기계적 연마(CMP)법으로 확산 장벽층(105)의 표면이 충분히 노출되는 시점까지 연마하여 다마신 패턴(103,104)에만 금속 배선층(107)을 남겨 금속 배선을 형성한다. 이때, 1차 CMP 공정은 확산 장벽층(105)을 연마정지층으로 이용하여 구리 연마율이 높고 상대적으로 확산 장벽 연마율이 낮은 선택비로 연마하며, 2차 CMP 공정은 구리와 확산 장벽 및 층간 절연막을 선택비 없이 연마한다.
도 2f를 참조하면, CMP 공정 이후에는 파티클(particle)과오염(contamination)을 제거하기 위하여 브러시 클리닝(brush cleaning)과 스핀 드라이 공정으로 이루어진 포스트 클리닝 공정을 수행한다. 이때, 스핀 드라이 공정에서 핫 가스를 적용하여 드라이 속도를 높인다. 핫 가스로는 N2, O2, Ar, O3, He, CO2 중 한 종류 또는 2개 이상의 혼합 가스를 사용한다.
바람직하기로, 핫 가스는 핫 N2를 적용하여 금속 배선층(107) 상부에 나이트라이드(nitride; 200)를 패시베이션함으로써 대기 중에 노출시 금속 그레인 성장과 금속 산화물의 형성을 방지한다. 아울러 핫 가스로서 핫 02+03 등을 적용하여 금속 배선층(107)을 포함한 전면 상부의 미처 제거되지 않은 유기물을 제거할 수도 있다.
도 2g를 참조하면, 금속 배선의 대기 중에 노출시 금속 그레인 성장과 금속 산화물의 형성을 방지하기 위한 2차 방안으로 NH3 플라즈마 처리를 실시하여 전체 표면을 패시베이션하며, 금속 배선층(107)을 포함한 층간 절연막(102) 표면에 IMD(Inter Metal Dielectrics; 108)를 형성하여 구리 원자가 주변의 절연막으로 확산되는 것을 방지한다.
상기에서는 본 발명의 일 실시예에 국한하여 설명하였으나 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하다. 이러한 변형된 실시예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다.
전술한 바와 같이 본 발명은 금속 배선 CMP 공정 이후에 연속적으로 이루어지는 포스트 클리닝의 스핀 드라이 공정에 핫 가스를 적용하여 노출된 금속 표면을 패시베이션함으로써, 드라이 속도를 높이고 대기 중에 노출시 금속 그레인 성장 및 금속 산화물 형성을 막아 인접하는 배선과의 누설을 억제하여 디바이스의 수율이 향상되는 효과가 있다.

Claims (5)

  1. 층간 절연막에 비아 콘택홀 및 트랜치로 이루어진 다마신 패턴을 형성하는 제 1 단계;
    상기 다마신 패턴을 포함한 층간 절연막의 표면부에 확산 장벽층을 형성하는 제 2 단계;
    상기 확산 장벽층상에 금속 배선층을 형성하는 제 3 단계;
    상기 금속 배선층을 화학기계적 연마법으로 상기 층간 절연막의 표면이 노출되는 시점까지 연마하는 제 4 단계; 및
    핫 가스를 적용한 스핀 드라이를 포함하는 포스트 클리닝 공정을 수행하여 드라이 속도를 높이면서 상기 금속 배선층을 포함하는 전면 상면에 존재하는 파티클과 오염을 제거하는 제 5 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 금속 배선층은 무전해도금법, 전해도금법, 스퍼터링법, CVD, ECP(Electro Chemical Plating) 중 어느 하나의 방법으로 구리를 증착하여 형성하는 것을 특징으로 한 반도체 소자의 금속 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 스핀 드라이 공정의 핫 가스는 N2, O2, Ar, O3, He, CO2 중 한 종류 또는 2개 이상의 혼합 가스를 사용하는 것을 특징으로 한 반도체 소자의 금속 배선 형성 방법.
  4. 제 3 항에 있어서,
    상기 핫 가스는 핫 N2 가스를 적용하여 상기 금속 배선층 상부에 나이트라이드(nitride)를 패시베이션하여 대기 중에 노출시 금속 그레인 성장과 금속 산화물의 형성을 방지하는 것을 특징으로 한 반도체 소자의 금속 배선 형성 방법.
  5. 제 3 항에 있어서,
    상기 핫 가스는 핫 02+03 혼합가스를 적용하여 상기 금속 배선층을 포함한 전면 상부의 유기물을 제거하는 것을 특징으로 한 반도체 소자의 금속 배선 형성 방법.
KR10-2002-0033888A 2002-06-18 2002-06-18 반도체 소자의 금속 배선 형성 방법 KR100467495B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0033888A KR100467495B1 (ko) 2002-06-18 2002-06-18 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0033888A KR100467495B1 (ko) 2002-06-18 2002-06-18 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20030096829A KR20030096829A (ko) 2003-12-31
KR100467495B1 true KR100467495B1 (ko) 2005-01-24

Family

ID=32387426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0033888A KR100467495B1 (ko) 2002-06-18 2002-06-18 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100467495B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446033B2 (en) 2005-01-25 2008-11-04 Samung Electronics Co., Ltd. Method of forming a metal interconnection of a semiconductor device, and metal interconnection formed by such method
KR100788374B1 (ko) * 2006-09-06 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
KR100849070B1 (ko) * 2007-04-20 2008-07-30 주식회사 하이닉스반도체 반도체 소자의 ｃｍｐ 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000046075A (ko) * 1998-12-31 2000-07-25 김영환 반도체 소자의 구리 금속 배선 형성 방법
KR20010003575A (ko) * 1999-06-24 2001-01-15 김영환 반도체 소자의 금속 배선 형성 방법
KR20010037575A (ko) * 1999-10-18 2001-05-15 윤종용 반도체 장치의 미세 패턴 형성 방법
KR20020001142A (ko) * 2000-06-26 2002-01-09 박종섭 반도체 소자의 금속배선 형성방법
JP2002043305A (ja) * 2000-05-18 2002-02-08 Tokyo Electron Ltd 成膜装置及び成膜方法
KR20020089777A (ko) * 2001-05-24 2002-11-30 주식회사 하이닉스반도체 반도체 소자의 구리배선 형성방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000046075A (ko) * 1998-12-31 2000-07-25 김영환 반도체 소자의 구리 금속 배선 형성 방법
KR20010003575A (ko) * 1999-06-24 2001-01-15 김영환 반도체 소자의 금속 배선 형성 방법
KR20010037575A (ko) * 1999-10-18 2001-05-15 윤종용 반도체 장치의 미세 패턴 형성 방법
JP2002043305A (ja) * 2000-05-18 2002-02-08 Tokyo Electron Ltd 成膜装置及び成膜方法
KR20020001142A (ko) * 2000-06-26 2002-01-09 박종섭 반도체 소자의 금속배선 형성방법
KR20020089777A (ko) * 2001-05-24 2002-11-30 주식회사 하이닉스반도체 반도체 소자의 구리배선 형성방법

Also Published As

Publication number Publication date
KR20030096829A (ko) 2003-12-31

Similar Documents

Publication Publication Date Title
US6660634B1 (en) Method of forming reliable capped copper interconnects
US6509267B1 (en) Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer
US6303505B1 (en) Copper interconnect with improved electromigration resistance
US6153523A (en) Method of forming high density capping layers for copper interconnects with improved adhesion
US6350687B1 (en) Method of fabricating improved copper metallization including forming and removing passivation layer before forming capping film
US6706626B2 (en) Method of fabricating contact plug
US6821879B2 (en) Copper interconnect by immersion/electroless plating in dual damascene process
US6211084B1 (en) Method of forming reliable copper interconnects
US6165894A (en) Method of reliably capping copper interconnects
JP2001516153A (ja) Ｃｖｄバリア層を有するボーダーレスバイア
US6555461B1 (en) Method of forming low resistance barrier on low k interconnect
KR100790452B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
US6225210B1 (en) High density capping layers with improved adhesion to copper interconnects
US6348410B1 (en) Low temperature hillock suppression method in integrated circuit interconnects
JP2004505447A (ja) 界面および接着性が改良された銅配線キャップ層を形成する方法
US6146988A (en) Method of making a semiconductor device comprising copper interconnects with reduced in-line copper diffusion
US6383925B1 (en) Method of improving adhesion of capping layers to cooper interconnects
US6329701B1 (en) Semiconductor device comprising copper interconnects with reduced in-line diffusion
US20020111013A1 (en) Method for formation of single inlaid structures
US6335283B1 (en) Method of reducing in-line copper diffusion
KR100939773B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100341482B1 (ko) 구리 배선층의 형성방법
US6472755B1 (en) Semiconductor device comprising copper interconnects with reduced in-line copper diffusion
US6518648B1 (en) Superconductor barrier layer for integrated circuit interconnects
KR100467495B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee