KR20020001142A - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20020001142A
KR20020001142A KR1020000035350A KR20000035350A KR20020001142A KR 20020001142 A KR20020001142 A KR 20020001142A KR 1020000035350 A KR1020000035350 A KR 1020000035350A KR 20000035350 A KR20000035350 A KR 20000035350A KR 20020001142 A KR20020001142 A KR 20020001142A
Authority
KR
South Korea
Prior art keywords
copper
forming
semiconductor device
layer
damascene pattern
Prior art date
Application number
KR1020000035350A
Other languages
English (en)
Other versions
KR100407681B1 (ko
Inventor
표성규
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0035350A priority Critical patent/KR100407681B1/ko
Priority to JP2001095596A priority patent/JP2002026017A/ja
Priority to US09/879,324 priority patent/US20020025671A1/en
Publication of KR20020001142A publication Critical patent/KR20020001142A/ko
Application granted granted Critical
Publication of KR100407681B1 publication Critical patent/KR100407681B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Abstract

본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것으로, 다마신 패턴이 형성된 전체 구조상에 확산 장벽층을 형성하고, 스핀-온 공정으로 구리 전구체를 증착한 후, 베이킹 공정에 의하여 다공성 구리층을 형성하고, 수소 환원 어닐 공정 및 강제 매립 공정을 실시하여 다마신 패턴의 바닥 부분에 구리 시드층을 형성하고, 다마신 패턴이 충분히 채워지도록 무전해 도금법에 의해 구리를 증착하고, 이후 화학적 기계적 연마 공정을 실시하여 구리배선을 형성하므로써, 양질의 구리 시드층을 다마신 패턴의 바닥 부분에 균일하게 형성할 수 있어 무전해 도금법에 의한 선택적 구리 증착 공정을 가능할 수 있는 반도체 소자의 금속배선 형성 방법이 개시된다.

Description

반도체 소자의 금속배선 형성방법{Method of forming a metal line in a semiconductor device}
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히 양질의 구리 시드층을 다마신 패턴의 바닥부분에 균일하게 형성하여 셀렉티브 구리 배선을 형성할 수 있는 반도체소자의 금속배선 형성방법에 관한 것이다.
반도체 소자에서 금속배선을 형성함에 있어서, 구리박막은 알루미늄에 비해 녹는점이 높아 전기적이동(electro-migration)에 대한 저항이 커서 반도체 소자의 신뢰성을 향상시키고 비저항(1.7μΩcm)이 낮아 신호전달 속도를 증가시킬 수 있다. 따라서 구리박막의 형성기술은 고속 소자 및 고집적 소자에서 필요한 기술이다.
현재의 구리박막은 전해도금(electroplanting)법을 이용하여 형성되고 있으나 전해도금법은 복잡한 화학적 성질로 인하여 공정단가가 상승하고 시드(seed)층 증착공정에 매우 민감하여 최적조건 설정에 어려움이 따르고 있다. 즉, 시드층을 따라서 흐르는 전자장에 의해 구리 이온이 이동하여 증착되게 되는데, 시드층이 불균일하게 증착될 경우 포텐셜 드롭(potential drop)이 발생하여 불균일한 전해도금 증착이 일어나서 비아(via) 및 트렌치(trench) 구조에서 보이드(void)가 발생하여 구리배선 특성을 저하시키는 문제점이 있었다.
따라서, 본 발명은 스핀-온(spin-on)공정으로 구리 전구체를 증착한 후 수소 환원 열처리와 강제 매립 공정을 동시에 진행하여 균일하면서 양질의 구리 시드층을 형성하고 무전해 도금법으로 구리를 증착하여 셀렉티브 구리배선을 형성할 수 있는 반도체 소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속배선 형성방법은, 층간 절연막에 다마신 패턴이 형성된 기판이 제공되는 단계, 상기 다마신 패턴이 형성된 전체 구조상에 확산 장벽층을 형성하는 단계, 상기 확산 장벽층상에 스핀-온 공정에 의해 구리 전구체를 증착하는 단계, 상기 구리 전구체를 베이킹 공정에 의해 다공성 구리층으로 변화시키는 단계, 상기 다공성 구리층에 수소 환원 어닐 공정 및 강제 매립 공정을 실시하여 상기 다마신 패턴의 바닥에 구리 시드층을 형성하는 단계, 상기 다마신 패턴이 충분히 채워지도록 무전해 도금법에 의해 구리를 증착하는 단계, 화학적 기계적 연마법에 의해 구리배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 도 1g는 본 발명에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1:기판 2:층간절연막
3:다마신 패턴 4:확산 장벽층
5a:스핀-온 구리층 5b:다공성 구리층
5c:구리 시드층 6a:구리층
6b:구리배선
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하도록 한다.
도 1a 내지 도 1g는 본 발명에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(1) 상부에 층간 절연막(2)을 형성하고, 싱글 다마신(single damascene) 혹은 듀얼 다마신(dual damascene)법으로 비아(via) 및/또는 트렌치(trench)로 이루어진 다마신 패턴(3)을 형성한다. 이후 다마신 패턴(3) 형성시에 발생된 부산물을 제거하기 위해 클리닝(cleaning)을 실시한다.
상기에서, 층간절연막(2)은 스핀-온 혹은 화학적 기상 증착법(CVD)에 의하여저유전 상수(low k)를 갖는 절연물질로 형성한다. 클리닝 공정은 다마신 패턴(3)의 바닥을 이루는 하지층이 텅스텐, 알루미늄등의 금속일 경우에는 RF플라즈마의 이용이 가능하며, 하지층이 구리일 경우에는 리액티브 클리닝(reactive cleaning)법을 적용한다.
도 1b를 참조하면, 다마신 패턴(3)을 포함한 층간 절연막(2)의 표면에 확산장벽층(barrier metal; 4)을 형성한다. 이때 확산 장벽층(4)으로는 이온화된(ionized) PVD TiN, CVD TiN 및 MOCVD TiN 박막이나, 이온화된 PVD Ta, 이온화된 PVD TaN, CVD Ta, CVD TaN, CVD WN, PVD TiAlN, PVD TiSiN, PVD TaSiN, CVD TiAlN, CVD TiSiN, CVD TaSiN 박막의 적용이 가능하다.
도 1c를 참조하면, 구리 전구체(Cu precursor)를 -10℃ 내지 100℃의 범위에서 100 내지 8000rpm의 속도로 스핀-온 증착하여 스핀-온 구리층(5a)을 형성한다. 스핀-온 구리층(5a) 형성시 후속공정인 베이킹(baking), 수소 환원 어닐 및 강제 매립 공정 후 시드층의 두께가 100Å 내지 500Å정도 될 수 있도록 회전수를 조절하여 스핀-온 구리층(5a)의 두께가 2000Å이하로 조절될 수 있도록 한다.
도 1d를 참조하면, 스핀-온 구리층(5a)에 존재하는 폴리머 성분을 제거하기 위하여, 베이킹 공정을 실시한다. 베이킹 공정에 의해 폴리머 성분은 스핀-온 구리층(5a)으로부터 제거되지만, 스핀-온 구리층(5a)은 베이킹 공정 동안 다공성 막질이 되고, 일부는 구리 산화막 형태로 존재하는 다공성 구리층(5a)으로 변화된다.
상기에서, 베이킹 공정은, H2만을 적용하거나 H2+Ar(1 ~ 95%) 혹은 H2+N2(1 ~ 95%)등과 같은 수소 혼합기체를 이용하여 수소분위기에서 1초 내지 10분 동안200℃ 내지 500℃의 온도영역에서 단일 스텝 혹은 다단계 스텝으로 실시한다.
상기 단일 스텝일 경우에는 200℃ 내지 500℃의 영역의 한 온도에서 1초 내지 10분 동안 베이킹을 실시한다. 다단계 스텝에서는 200℃ 내지 500℃ 영역의 여러 온도에서 1초 내지 10분 동안 베이킹을 실시한다.
도 1e를 참조하면, 수소 환원 어닐(hydrogen reduction annealing) 공정과 강제 매립(force filing)공정을 동시에 실시하여 다공성 구리층(5b)의 밀도를 높이고 구리 산화막은 제거하여 다미신 패턴(3)의 바닥 부분에 균일하면서 양질의 구리 시드층(5c)을 형성한다.
상기에서, 수소 환원 어닐 공정 및 강제 매립 공정은 상기 베이킹 공정 후 연속적으로 실시되는데, H2만을 적용하거나 H2+Ar(1 ~ 95%), H2+N2(1 ~ 95%), H2+He(1 ~ 95%)등과 같은 수소 혼합기체를 이용하여 수소 분위기하에서 200℃ 내지 500℃의 온도영역에서 1분 내지 10분 동안 0.1MPa 내지 100M의 압력조건으로 1 내지 10회 반복 실시한다.
이때 강제 매립 공정은 0.1MPa 내지 100MPa 영역중 어느 한 압력을 설정하는 단일 스텝, 0.1MPa 내지 100MPa 영역의 여러 압력을 다단계로 설정하는 다단계스텝, 0.1MPa 내지 100MPa 영역내에서 사인파(sine curve) 형태로 압력을 설정하는 방식 중 어느 하나로 실시한다.
도 1f를 참조하면, 무전해 도금법(electroless planting)으로 다마신 패턴(3)이 매립될 때까지 구리를 증착하여 구리층(6a)을 형성한다.
도 1g를 참조하면, 화학적 기계적 연마법(chemical mechanical polishing)으로 층간 절연막(2)의 표면이 노출될때까지 구리층(6a) 및 확산장벽층(4)을 연마한 후 포스트 클리닝(post cleaning)을 실시하여 다마신 패턴(3)내에 구리배선(6b)을 형성한다.
상술한 바와 같이, 본 발명은 스핀-온 공정을 도입하면서 수소 환원 어닐(hydrogen reduction anneal)법과 강제 매립공정(force filling)을 동시에 진행함으로써 구리 시드(seed) 박막을 용이하게 다마신 패턴 내에 형성할 수 있고, 이후 무전해 도금법으로 구리층을 증착함에 의해 셀렉티브 구리배선을 용이하게 형성할 수 있다.

Claims (13)

  1. 층간 절연막에 다마신 패턴이 형성된 기판이 제공되는 단계,
    상기 다마신 패턴이 형성된 전체 구조상에 확산 장벽층을 형성하는 단계,
    상기 확산 장벽층상에 스핀-온 공정에 의해 구리 전구체를 증착하는 단계,
    상기 구리 전구체를 베이킹 공정에 의해 다공성 구리층으로 변화시키는 단계,
    상기 다공성 구리층에 수소 환원 어닐 공정 및 강제 매립 공정을 실시하여 상기 다마신 패턴의 바닥에 구리 시드층을 형성하는 단계,
    상기 다마신 패턴이 충분히 채워지도록 무전해 도금법에 의해 구리를 증착하는 단계,
    화학적 기계적 연마법에 의해 구리배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 층간절연막은 스핀-온 공정 및 화학적 기상증착법중 어느 하나의 공정에 의해 저유전율을 갖는 절연물질로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 다마신 패턴 형성 후 클리닝 공정을 행하되, 하지층이 텅스텐, 알루미늄일 경우에는 RF 플라즈마 클리닝 공정을 실시하며, 상기 하지층이 구리일 경우에는 리액티브 클리닝 공정을 실시히는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제 1 항에 있어서,
    상기 확산 장벽층은 이온화된 PVD TiN, CVD TiN 및 MOCVD TiN 박막, 이온화된 PVD Ta, 이온화된 PVD TaN, CVD Ta, CVD TaN, CVD WN, PVD TiAlN, PVD TiSiN, PVD TaSiN, CVD공 TiAlN, CVD TiSiN, CVD TaSiN 박막 중 어느 하나로 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제 1 항에 있어서,
    상기 스핀-온 공정은 -10℃ 내지 100℃의 범위내에서 100 내지 8000 rpm의 속도로 구리 전구체를 2000Å 이하의 두께로 스핀-온 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  6. 제 1 항에 있어서,
    상기 베이킹 공정은 200℃ 내지 500℃ 영역의 어느 한 온도에서 1초 내지 10분 동안 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  7. 제 1 항에 있어서,
    상기 베이킹 공정은 1초 내지 10분 동안 200℃ 내지 500℃ 영역의 여러 온도에서 다단계로 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  8. 제 1 항에 있어서,
    상기 베이킹 공정은 H2, H2+Ar(1 내지 95%) 및 H2+N2(1 내지 95%)중 어느 한 분위기에서 실시되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  9. 제 1 항에 있어서,
    상기 수소 환원 어닐 공정 및 강제 매립 공정은 상기 베이킹 공정후 연속적으로 동시에 실시되며 200℃ 내지 500℃의 온도영역에서 1분 내지 10분 동안 1 내지 10회 반복적으로 실시되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  10. 제 1 항에 있어서,
    상기 강제 매립 공정은 0.1MPa 내지 100MPa 영역에서 어느 한 압력을 설정하여 실시되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  11. 제 1 항에 있어서,
    상기 강제 매립 공정은 0.1MPa 내지 100MPa 영역에서 여러 압력을 다단계로 설정하여 실시되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  12. 제 1 항에 있어서,
    상기 강제 매립 공정은 0.1MPa 내지 100MPa 영역에서 사인파 형태의 압력으로 실시되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  13. 제 1 항에 있어서,
    상기 수소 환원 어닐 공정 및 강제 매립 공정은 수소 단일 가스 혹은 수소, 아르곤, 질소 및 헬륨 혼합가스중 어느 하나의 분위기에서 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR10-2000-0035350A 2000-06-26 2000-06-26 반도체 소자의 금속배선 형성방법 KR100407681B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2000-0035350A KR100407681B1 (ko) 2000-06-26 2000-06-26 반도체 소자의 금속배선 형성방법
JP2001095596A JP2002026017A (ja) 2000-06-26 2001-03-29 半導体素子の金属配線形成方法
US09/879,324 US20020025671A1 (en) 2000-06-26 2001-06-12 Method of manufacturing a metal line in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0035350A KR100407681B1 (ko) 2000-06-26 2000-06-26 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20020001142A true KR20020001142A (ko) 2002-01-09
KR100407681B1 KR100407681B1 (ko) 2003-12-01

Family

ID=19673930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0035350A KR100407681B1 (ko) 2000-06-26 2000-06-26 반도체 소자의 금속배선 형성방법

Country Status (3)

Country Link
US (1) US20020025671A1 (ko)
JP (1) JP2002026017A (ko)
KR (1) KR100407681B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462366B1 (ko) * 2002-11-20 2004-12-17 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
KR100467495B1 (ko) * 2002-06-18 2005-01-24 동부전자 주식회사 반도체 소자의 금속 배선 형성 방법
KR100508422B1 (ko) * 2001-01-22 2005-08-18 아넬바 가부시기가이샤 동배선막 형성 방법
WO2013142102A1 (en) * 2012-03-19 2013-09-26 Lam Research Corporation Electroless gap fill
KR20160117288A (ko) * 2015-03-31 2016-10-10 램 리써치 코포레이션 기판 내로의 전구체 관통을 방지하기 위한 주기적, 비등압, 구멍 시일링 방법
CN110629179A (zh) * 2019-09-30 2019-12-31 武汉大学 一种新型纳米多层结构复合阻氚涂层

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221334A (ja) 2003-01-15 2004-08-05 Seiko Epson Corp 金属素子形成方法、半導体装置の製造方法及び電子デバイスの製造方法、半導体装置及び電子デバイス、並びに電子機器
WO2006077840A1 (ja) * 2005-01-19 2006-07-27 Jsr Corporation トレンチ埋め込み方法
US8173523B2 (en) * 2009-10-09 2012-05-08 Sumco Corporation Method of removing heavy metal in semiconductor substrate
US8703602B2 (en) * 2010-12-02 2014-04-22 Qualcomm Incorporated Selective seed layer treatment for feature plating
KR102038090B1 (ko) 2012-12-11 2019-10-29 삼성전자 주식회사 반도체 소자
US10103056B2 (en) * 2017-03-08 2018-10-16 Lam Research Corporation Methods for wet metal seed deposition for bottom up gapfill of features

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980065748A (ko) * 1997-01-14 1998-10-15 김광호 반도체 소자의 금속 배선 형성방법
JPH11283979A (ja) * 1998-03-27 1999-10-15 Sony Corp 半導体装置の製造方法
KR100265615B1 (ko) * 1998-06-29 2000-10-02 김영환 반도체 소자의 금속배선 제조방법
KR100385042B1 (ko) * 1998-12-03 2003-06-18 인터내셔널 비지네스 머신즈 코포레이션 내 일렉트로 마이그레이션의 구조물을 도핑으로 형성하는 방법
US6037258A (en) * 1999-05-07 2000-03-14 Taiwan Semiconductor Manufacturing Company Method of forming a smooth copper seed layer for a copper damascene structure
JP3358587B2 (ja) * 1999-05-26 2002-12-24 日本電気株式会社 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508422B1 (ko) * 2001-01-22 2005-08-18 아넬바 가부시기가이샤 동배선막 형성 방법
KR100467495B1 (ko) * 2002-06-18 2005-01-24 동부전자 주식회사 반도체 소자의 금속 배선 형성 방법
KR100462366B1 (ko) * 2002-11-20 2004-12-17 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
WO2013142102A1 (en) * 2012-03-19 2013-09-26 Lam Research Corporation Electroless gap fill
KR20160117288A (ko) * 2015-03-31 2016-10-10 램 리써치 코포레이션 기판 내로의 전구체 관통을 방지하기 위한 주기적, 비등압, 구멍 시일링 방법
CN110629179A (zh) * 2019-09-30 2019-12-31 武汉大学 一种新型纳米多层结构复合阻氚涂层

Also Published As

Publication number Publication date
US20020025671A1 (en) 2002-02-28
JP2002026017A (ja) 2002-01-25
KR100407681B1 (ko) 2003-12-01

Similar Documents

Publication Publication Date Title
US7425506B1 (en) Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US9508593B1 (en) Method of depositing a diffusion barrier for copper interconnect applications
US6554914B1 (en) Passivation of copper in dual damascene metalization
US8026605B2 (en) Interconnect structure and method of manufacturing a damascene structure
KR100498454B1 (ko) 2-단계 도금으로 다마신 배선을 형성하는 방법
KR100407681B1 (ko) 반도체 소자의 금속배선 형성방법
KR100407680B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20100130551A (ko) 무정형 탄탈륨 이리듐 확산 장벽을 갖는 구리 인터커넥트 구조
KR100407682B1 (ko) 반도체 소자의 금속배선 형성방법
KR20070066426A (ko) 반도체 소자의 금속배선 형성방법
KR20020002084A (ko) 반도체 소자의 구리 배선 형성 방법
US20060003486A1 (en) Plasma treatment method for electromigration reduction
KR100386628B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100456259B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100283107B1 (ko) 반도체 소자의 구리배선 형성방법
KR100612543B1 (ko) 반도체 소자의 구리 금속배선 형성 방법
KR100919378B1 (ko) 반도체 소자의 금속 배선 및 이의 형성 방법
KR100451766B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100858873B1 (ko) 구리 무전해 도금법을 이용한 대머신 금속배선 형성방법
KR101127025B1 (ko) 반도체 소자의 구리 배선 형성방법
KR20020000464A (ko) 반도체 소자의 금속 배선 형성 방법
KR20090113621A (ko) 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법
KR20020055317A (ko) 반도체 소자의 금속 배선 형성 방법
KR20080027082A (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR20050121576A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081027

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee