KR20160117288A - 기판 내로의 전구체 관통을 방지하기 위한 주기적, 비등압, 구멍 시일링 방법 - Google Patents

기판 내로의 전구체 관통을 방지하기 위한 주기적, 비등압, 구멍 시일링 방법 Download PDF

Info

Publication number
KR20160117288A
KR20160117288A KR1020160037515A KR20160037515A KR20160117288A KR 20160117288 A KR20160117288 A KR 20160117288A KR 1020160037515 A KR1020160037515 A KR 1020160037515A KR 20160037515 A KR20160037515 A KR 20160037515A KR 20160117288 A KR20160117288 A KR 20160117288A
Authority
KR
South Korea
Prior art keywords
pressure
material layer
thin film
inert gas
deposition
Prior art date
Application number
KR1020160037515A
Other languages
English (en)
Other versions
KR102436980B1 (ko
Inventor
카를 에프. 리저
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20160117288A publication Critical patent/KR20160117288A/ko
Application granted granted Critical
Publication of KR102436980B1 publication Critical patent/KR102436980B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60172—Applying energy, e.g. for the soldering or alloying process using static pressure
    • H01L2021/60187—Isostatic pressure, e.g. degassing using vacuum or pressurised liquid

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Optics & Photonics (AREA)

Abstract

플라즈마 챔버를 사용하여 기판을 프로세싱하기 위한 방법이 제공된다. 방법은 플라즈마 챔버의 페데스탈 상에 기판을 제공하는 단계를 포함하고, 기판은 다공성 구조체를 갖는 재료 층 및 다공성 구조체의 하나 이상의 개방된 구멍들을 노출시키는 재료 층 내에 형성된 적어도 하나의 피처를 갖는다. 방법은 플라즈마 챔버의 압력이 박막을 증착하기 위해 사용된 평균 프로세스 압력보다 보다 높은 제 1 압력으로 증가되도록 플라즈마 챔버 내로 불활성 가스를 도입하는 단계로서, 제 1 압력으로 증가시키는 단계는 불활성 가스의 적어도 일부로 하여금 재료 층의 다공성 구조체의 하나 이상의 개방된 구멍들 내로 이동하게 하는, 불활성 가스를 도입하는 단계, 및 플라즈마 챔버의 압력을 박막을 증착하기 위해 사용된 평균 프로세스 압력보다 보다 낮은 제 2 압력으로 감소시키는 단계로서, 제 2 압력으로 감소시키는 단계는 재료 층 내의 불활성 가스의 적어도 일부로 하여금 하나 이상의 개방된 구멍들로부터 배기되게 하는, 플라즈마 챔버의 압력을 제 2 압력으로 감소시키는 단계를 더 포함한다. 방법은 이어서 불활성 가스가 배기되는 동안 하나 이상의 개방된 구멍들을 시일링하도록 재료 층의 하나 이상의 개방된 구멍들로부터 불활성 가스가 배기되는 동안 동시에 재료 층 내에 형성된 피처 및 재료 층 위에 박막을 증착하는 단계를 포함한다.

Description

기판 내로의 전구체 관통을 방지하기 위한 주기적, 비등압, 구멍 시일링 방법{CYCLICAL, NON-ISOBARIC, PORE SEALING METHOD TO PREVENT PRECURSOR PENETRATION INTO THE SUBSTRATE}
본 실시예들은 반도체 웨이퍼 프로세싱 방법들 및 장비 툴들, 보다 구체적으로, 다공성 유전체 재료의 개방된 구멍들을 시일링하는데 사용되는 박막들의 증착에 관한 것이다.
일부 반도체 프로세싱 시스템들은 프로세싱 챔버 내에서 기판 상에 박막들을 증착할 때 플라즈마를 채용할 수도 있다. 일반적으로, 기판은 프로세싱 챔버 내에서 페데스탈 상에 배치된다. 화학적 기상 증착을 사용하여 박막을 생성하도록, 하나 이상의 전구체들이 샤워헤드에 의해 프로세싱 챔버에 공급된다.
프로세싱 동안, RF (radio frequency) 전력은 플라즈마를 생성하도록 샤워헤드 또는 전극에 공급될 수도 있다. 예를 들어, RF 전력은 세라믹과 같은 비전도성 재료로 이루어질 수도 있는, 페데스탈 플래튼 (platen) 내에 임베딩된 (embedded) 전극에 공급될 수도 있다. 페데스탈의 또 다른 전도성 부분은 RF 접지 전위 또는 또 다른 실질적으로 상이한 전위에 연결될 수도 있다.
전극이 RF 전력에 의해 여기될 때, RF 필드들은 웨이퍼와 샤워헤드 사이에 플라즈마를 생성하도록 기판과 샤워헤드 사이에 생성된다. PECVD (plasma-enhanced chemical vapor deposition) 는 웨이퍼와 같은 기판 상에 가스 상태 (즉, 증기) 로부터 고체 상태로 박막들을 증착하도록 사용되는 플라즈마 증착의 타입이다. PECVD 시스템들은 액체 전구체를 증기 전구체로 변환하고, 증기 전구체는 챔버로 전달된다. 이러한 박막들은 이전에 에칭된 피처들을 포함할 수도 있는 다양한 기판 재료들 위에 증착될 수 있다. 로우-K (low-K) ("K"는 유전 상수임) 재료들과 같은 일부 재료들은 구멍 구조체를 가질 수도 있다. 따라서, 에칭된 피처들은 피처들, 예를 들어, 피처 벽들 내부에 개방된 그리고 노출된 구멍들을 생성할 것이다.
다양한 방법들은 피처들 내부의 개방된, 노출된 구멍들 위에 박막들을 증착하도록 존재한다. 필연적으로, 이러한 프로세싱에서 사용되는 증기 전구체들 및 전구체들의 원자들은, 전기적 특성들을 변경하면서 재료 내로 대체로 상호 연결된 구멍들을 관통한다. 이러한 변경은 예를 들어, 재료의 유효한 상대적인 유전 상수 (즉, "K" 값) 를 무심코 증가시킨다. 유감스럽게도, 심지어 단단한 박막도 피처의 표면에 가깝게 남아 있는 것 대신에 하부 다공성 재료 내로 관통하게 된다.
본 발명들은 이 맥락에서 발생한다.
본 개시의 실시예들은 동시에 다공성 로우-K 재료로 하여금 탈기하게 하도록 압력을 감소시키고, 구멍들 내로의 실런트 (sealant) 의 관통을 감소시키는 동안 증착에 의해, 구멍 시일링 재료를 증착하기 위한 주기적 프로세스를 제공한다. 개시된 주기적, 비등압 프로세스를 사용하여, 일 이점은 상기 구멍들 내로의 화학적 전구체 증기의 자연스러운 확산을 방지하도록 다공성 기판으로부터 의도적인 가스 플로우를 생성하기 위한 과도 플로우 (transient flow) 프로세스들에 영향을 주는 능력이다. 이 역학은 종래의 연속체, 꾸준한 플로우 구멍 시일링 프로세스들과 상당히 상이하다.
플라즈마 챔버를 사용하여 기판을 프로세싱하기 위한 방법이 제공된다. 방법은 상기 플라즈마 챔버의 페데스탈 상에 상기 기판을 제공하는 단계로서, 상기 기판은 다공성 구조체를 갖는 재료 층 및 상기 다공성 구조체의 하나 이상의 개방된 구멍들을 노출시키는 상기 재료 층 내에 형성된 적어도 하나의 피처를 갖는, 상기 플라즈마 챔버의 페데스탈 상에 상기 기판을 제공하는 단계를 포함한다. 방법은 상기 플라즈마 챔버의 압력이 박막을 증착하기 위해 사용된 평균 프로세스 압력보다 보다 높은 제 1 압력으로 증가되도록 상기 플라즈마 챔버 내로 불활성 가스를 도입하는 단계로서, 상기 제 1 압력으로 증가시키는 단계는 상기 적어도 일부의 불활성 가스로 하여금 상기 재료 층의 상기 다공성 구조체의 상기 하나 이상의 개방된 구멍들 내로 이동하게 하는, 상기 플라즈마 챔버 내로 불활성 가스를 도입하는 단계 및 상기 플라즈마 챔버의 상기 압력을 상기 박막을 증착하기 위해 사용된 상기 평균 프로세스 압력보다 보다 낮은 제 2 압력으로 감소시키는 단계로서, 상기 압력을 상기 제 2 압력으로 감소시키는 단계는 상기 재료 층 내의 상기 적어도 일부의 불활성 가스로 하여금 상기 하나 이상의 개방된 구멍들로부터 탈기되게 하는, 상기 플라즈마 챔버의 상기 압력을 제 2 압력으로 감소시키는 단계를 더 포함한다. 이어서 방법은 상기 불활성 가스가 탈기되는 동안 상기 하나 이상의 개방된 구멍들을 시일링하도록 상기 재료 층의 상기 하나 이상의 개방된 구멍들로부터 상기 불활성 가스가 탈기되는 동안 동시에 상기 재료 층 내에 형성된 상기 피처 및 상기 재료 층 위에 상기 박막의 증착을 프로세싱하는 단계를 포함한다.
일부 실시예들에서, 박막은 하나 이상의 개방된 구멍들을 시일링하기 위한 금속성 막이고, 그리고 방법은 상기 재료 층의 상기 피처 내의 상기 하나 이상의 개방된 구멍들을 시일링하기 위해 상기 사이클 각각이 2 이상의 박막들의 두께를 가진 박막을 생성하도록, 압력을 증가시키는 단계, 압력을 감소시키는 단계 및 증착 단계를 하나 이상의 부가적인 사이클들로 반복하는 단계를 더 포함한다.
일부 실시예들에서, 상기 재료 층은 로우-K (low-K) 유전체 재료이고, 그리고 상기 하나 이상의 구멍들은 상기 재료 층 전반에 걸쳐 분포되고 그리고 특정한 예들에서, 재료 층은 실리콘 옥시카바이드 (SiOC) 이다.
일부 실시예들에서, 상기 박막은 상기 하나 이상의 개방된 구멍들을 시일링하기 위한 유전체 막이고; 그리고 상기 방법은 상기 유전체 막 위에 금속성 막을 증착하는 단계를 더 포함한다. 상기 하나 이상의 구멍들이 상기 유전체 막에 의해 시일링된 후에 상기 금속성 막이 증착되도록, 상기 금속성 막은 PVD (physical vapor deposition) 방법, CVD (chemical vapor deposition) 방법 또는 ALD (atomic layer deposition) 방법 중 하나를 사용하여 증착된다.
다른 실시예들에서, 박막은 탄탈륨 나이트라이드 (TaN), 티타늄 나이트라이드 (TiN), 또는 텅스텐 나이트라이드 (WN) 중 하나로부터 규정된 금속성 막이고, 그리고 상기 금속성 막은 CVD 또는 ALD를 구현하는 화학적 프로세스를 통해 형성된다.
일부 실시예들에서, 상기 재료 층의 상기 다공성 구조체는 상기 제 1 압력으로의 상기 압력의 증가 동안 상기 불활성 가스를 흡수하는 것에 대한 유압 저항의 레벨을 규정한다. 상기 유압 저항의 레벨은 상기 압력을 상기 제 1 압력으로 증가시키는 기간 동안 시간량 및 상기 평균 프로세스 압력을 넘는 증가량을 규정한다.
도 1은 웨이퍼를 프로세싱하도록, 예를 들어, 웨이퍼 상에 막들을 형성하도록 사용되는 기판 프로세싱 시스템을 예시한다.
도 2a 및 도 2b는 증착 프로세스가 수행되는 동안, 다공성 구조체 내로의 불활성 가스의 인-플럭스 (in-flux) 를 차징하거나 (charge) 유발하기 위한 압력 증가들, 가스의 아웃-플럭스 (out-flux), 예를 들어, 탈기를 유발하기 위한 압력의 감소, 및 사이클들로 프로세스를 반복하기 위한 능력을 도시한 예시적인 그래프들을 예시한다.
도 3a 내지 도 3c는 일 실시예에 따른, 압력 변화들에 기인한 구멍들로부터의 가스 인-플럭스 및 아웃-플럭스뿐만 아니라 예시적인 개방된 구멍들을 가진 재료 층의 예시적인 단면들을 예시한다.
도 4는 주기적 박막 증착 방법에서 구멍 시일링을 수행하도록 활용될 수 있는 일반적인 프로세스를 예시한다.
도 5는 박막을 활용하여 구멍 시일링을 위해 수행된 또 다른 예시적인 방법 동작을 예시하고, 주기적 증착은 일 실시예에 따라 수행될 수도 있다.
도 6은 일 실시예에 따른, 시스템들을 제어하기 위한 제어 모듈을 도시한다.
본 개시의 실시예들은 동시에 다공성 로우-K 재료로 하여금 탈기하게 하도록 압력을 감소시키고, 구멍들 내로의 실런트의 관통을 감소시키는 동안, 증착에 의해 구멍 시일링 재료를 증착하기 위한 주기적 프로세스를 제공한다.
일 실시예에서, 증착의 주기적 프로세스는 다음의 동작들을 포함할 수도 있다. 단계 1에서, 반응기 내의 절대 압력은 차후의 박막 구멍 시일링 방법에 대해 불활성인 환경을 사용하여 증가된다. 압력은 차후의 박막 구멍 시일링 방법의 평균 프로세싱 압력보다 보다 높은 제 1 압력으로 증가한다. 이 시점에서, 주변 가스는 기판 내의 구멍들 내로 확산한다. 단계 2에서, 이어서 압력은 차후의 박막 구멍 시일링 방법의 평균 프로세싱 압력 미만인 제 2 압력으로 급격히 감소된다. 단계 3에서, 구멍 시일링 방법이 개시되고 특정한 기간 동안 진행된다. 이 기간 동안, 주변 가스는 구멍 시일링 박막의 증착과 동시에 기판으로부터 탈기된다 (기판으로부터 후방으로 흐름). 단계 3의 종료 시에, 박막 구멍 시일링 방법은 일시적으로 중지되고 단계 1로 다시 순환된다. 이 예에서, 단계들 1 내지 3은 목표된 막 두께 또는 연속성에 도달될 때까지 반복되는 주기적 구멍 시일링 프로세스를 포함한다.
단계 2에서 구멍들로부터의 가스의 플로우는 박막 구멍 시일링 방법들에서 사용된 증기 전구체들이 기판 내로 실질적으로 관통하는 것을 방지하고, 따라서 바람직하게 기판의 저 유전 상수를 보존한다. 또 다른 이점으로서, 주기적 구멍 시일링은 또한 박막이 피처의 표면에 위치되도록 (예를 들어, 구멍을 브릿지함 (bridging)) 그리고 피처의 표면 상의 노출된 구멍들 내로 관통하지 않도록 돕는다.
이 개시에 제공된 예들에서, 증착 프로세스들에 관해서 언급된다. 일부 증착 프로세스들은 상이한 타입들의 증착 챔버들 및 장비를 활용할 것이다. 대체로, 개방된 구멍들을 가진 다공성 재료 내로의 불활성 가스들의 관통을 용이하게 하고 압력 강하 동안 탈기되도록, 증착 챔버들은 압력을 증가 그리고 감소시켜야 한다. 따라서, 챔버들의 다음의 예들이 단지 예들로서 보여져야 한다.
막들의 증착은 PECVD 시스템에서 구현될 수도 있다. PECVD 시스템은 많은 상이한 형태들을 취할 수도 있다. PECVD 시스템은 하나 이상의 웨이퍼들을 하우징하고 웨이퍼 프로세싱에 적합한 하나 이상의 챔버들 또는 "반응기들" (때때로 다수의 스테이션들을 포함함) 을 포함한다. 챔버 각각은 프로세싱을 위해 하나 이상의 웨이퍼들을 하우징할 수도 있다. 하나 이상의 챔버들은 규정된 위치 또는 위치들에 (예를 들어 회전, 진동, 또는 다른 교반과 같은 운동으로 또는 상기 운동 없이 그 위치 내에서) 웨이퍼를 유지한다. 증착을 겪은 웨이퍼는 프로세스 동안 반응기 챔버 내에서 일 스테이션으로부터 또 다른 스테이션으로 이송될 수도 있다. 물론, 막 증착은 단일의 스테이션에서 전적으로 일어날 수도 있거나 막의 임의의 부분이 임의의 수의 스테이션들에서 증착될 수도 있다. 본 실시예들이 프로세스, 장치, 시스템, 디바이스, 또는 방법과 같은 수많은 방식들로 구현될 수 있다는 것이 이해되어야 한다. 몇몇의 실시예들은 이하에 기술된다.
도 1은 웨이퍼 (101) 를 프로세싱하도록 사용되는, 기판 프로세싱 시스템 (100) 을 예시한다. 시스템은 하부 챔버 부분 (102b) 및 상부 챔버 부분 (102a) 을 가진 챔버 (102) 를 포함한다. 중심 칼럼 (center column) 은 일 실시예에서 전력 공급된 전극인, 페데스탈 (140) 을 지지하도록 구성된다. 페데스탈 (140) 은 매칭 네트워크 (106) 를 통해 전력 공급부 (104) 에 전기적으로 커플링된다. 전력 공급부 (104) 는 2개 이상의 선택 가능한 그리고 상호 배타적인 오실레이터들 (oscillator) 을 가진 단일의 생성기로부터 규정될 수도 있다. 전력 공급부 (104) 는 제어 모듈 (110), 예를 들어, 제어기에 의해 제어된다. 제어 모듈 (110) 은 프로세스 입력 및 제어부 (108) 를 실행함으로써 기판 프로세싱 시스템 (100) 을 동작시키도록 구성된다. 프로세스 입력 및 제어부 (108) 는 웨이퍼 (101) 위에 막들을 증착하거나 형성하도록, 전력 레벨들, 타이밍 파라미터들, 프로세스 가스들, 웨이퍼 (101) 의 기계적 이동, 등과 같은 프로세스 레시피들을 포함할 수도 있다.
중심 칼럼은 또한 리프트 핀 제어부 (122) 에 의해 제어되는, 리프트 핀들 (120) 을 포함하도록 도시된다. 리프트 핀들 (120) 은 엔드-이펙터로 하여금 웨이퍼를 피킹하게 하기 (pick) 위해 페데스탈 (140) 로부터 웨이퍼 (101) 를 상승시키고 그리고 엔드-이펙터에 의해 배치된 후에 웨이퍼 (101) 를 하강시키도록 사용된다. 기판 프로세싱 시스템 (100) 은 프로세스 가스들 (114) 에 연결되는 가스 공급 매니폴드 (112), 예를 들어, 설비로부터의 가스 화학물질 공급부들을 더 포함한다. 수행되는 프로세싱에 따라, 제어 모듈 (110) 은 가스 공급 매니폴드 (112) 를 통한 프로세스 가스들 (114) 의 전달을 제어한다. 이어서 선택된 가스들은 샤워헤드 (150) 내로 흐르고 웨이퍼 (101) 와 대면하는 샤워헤드 (150) 전방부와 페데스탈 (140) 위에 놓이는 웨이퍼 (101) 사이에 규정된 공간 볼륨 내에 분배된다.
또한, 가스들은 미리 혼합되거나 미리 혼합되지 않을 수도 있다. 적절한 밸브 및 질량 유량 제어 메커니즘들은 적절한 가스들이 프로세스의 증착 및 플라즈마 처리 페이즈들 동안 전달되는 것을 보장하도록 채용될 수도 있다. 프로세스 가스들은 유출부를 통해 챔버를 나간다. 진공 펌프 (예를 들어, 1개 또는 2개의 스테이지 기계식 건조 펌프 및/또는 터보분자식 펌프) 는 프로세스 가스들을 외부로 인출하고 쓰로틀 밸브 또는 펜듈럼 밸브와 같은, 폐쇄 루프 제어된 플로우 제한 디바이스에 의해 반응기 내에서 적절하게 저압을 유지한다.
페데스탈 (140) 의 외측 구역을 둘러싸는 캐리어 링 (200) 이 또한 도시된다. 캐리어 링 (200) 은 페데스탈 (140) 의 중심의 웨이퍼 지지 구역으로부터 스텝 다운된 (step down) 캐리어 링 지지 구역 위에 놓이도록 구성된다. 캐리어 링은 캐리어 링의 디스크 구조체의 외측 에지 측, 예를 들어, 외측 반경부, 및 캐리어 링의 디스크 구조체의 웨이퍼 에지 측, 예를 들어, 웨이퍼 (101) 가 놓이는 곳과 가장 가까운 내측 반경부를 포함한다. 캐리어 링의 웨이퍼 에지 측은 캐리어 링 (200) 이 포크들 (180) 에 의해 리프팅될 때 웨이퍼 (101) 를 리프팅하도록 구성되는 복수의 콘택트 지지 구조체들을 포함한다. 따라서 캐리어 링 (200) 은 웨이퍼 (101) 와 함께 리프팅되고 또 다른 스테이션에 대해, 예를 들어, 멀티-스테이션 시스템에서 로테이션될 수 있다. 다른 실시예들에서, 챔버는 단일의 스테이션 챔버이다. 이러한 구성에서, 포커스 링 또는 에지 링이 캐리어 링 대신에 사용된다. 어느 하나의 구성에서, RF 전력은 플라즈마가 증착을 위해 생성될 수 있도록 챔버의 전극에 공급된다. 다른 구성들에서, RF 전력은 에칭 동작을 위해 사용된 플라즈마에 공급될 수도 있다. 동시에 다공성 로우-K 재료로 하여금 탈기하게 하도록 압력을 감소시키는 동안, 또한 실런트 또는 실런트 재료/가스의 원자들의 구멍들 내로의 관통을 감소시키는 동안 증착에 의해 구멍 시일링 재료를 증착하기 위한 주기적 프로세스에 관한 보다 많은 상세사항이 도 2a 내지 도 5를 참조하여 이하에 제공된다.
도 2a는 본 발명의 일 실시예에 따른 다이어그램 (200) 을 예시한다. 다이어그램 (200) 은 탈기가 플라즈마 프로세싱 챔버 내에서 증착될 재료 층의 구멍 구조체로부터 발생하도록 벌크 재료 압력 (204) 에 영향을 주기 위한 챔버 압력 (202) 의 변화를 예시한다. 본 명세서에 사용된 바와 같이, 벌크 재료 압력 (204) 은 프로세싱되는 기판의 재료 층의 압력을 지칭한다. 도시된 바와 같이, 단계 1은 챔버 압력 (202) 을 평균 프로세싱 압력 (PAP) 보다 보다 높은 제 1 압력 (P1) 으로 상승시키는 것을 포함한다. 압력 (202) 이 평균 프로세싱 압력을 넘어 증가되는 양은 구멍 구조체를 가진 재료의 특성들에 기초하여 결정될 것이다. 예를 들어, 일부 재료들은 다른 재료들보다 보다 많은 불활성 가스를 개방된 구멍들을 통해 흡수할 수 있는 구멍 구조체들을 갖고, 이러한 재료들은 보통 챔버 압력에 대한 압력 변화들을 추적할 (track) 것이다. 그러나, 일부 재료들은 구멍 구조체들 내로 불활성 가스들을 흡수하기가 쉽지 않고 따라서 벌크 재료 압력 (204) 은 면밀히 챔버 압력을 추적하지 못할 것이고, 그리고 래그 (즉, 벌크 재료 내의 압력 변화들은 챔버 내의 압력 변화들보다 보다 느릴 것임) 를 생성할 것이다. 본 명세서에 기술된 바와 같이, 챔버 압력 (202) 은 아르곤 (Ar) 또는 질소 (N), 또는 박막들을 증착하도록 사용된 프로세스 가스들에 대해 불활성일 수도 있는 다른 가스들과 같은 불활성 가스를 사용하여 챔버를 펌핑함으로써 증가된다.
도 2a의 예에 관해 계속해서, 챔버 압력은 단계 1 동안 제 1 압력 (P1) 과 연관된 지점 (206) 으로 증가된다. 이 시점에서, 벌크 재료 압력 (204) 은 챔버의 압력을 추적하기 시작할 것이고 그리고 지점 (206) 으로부터 약간 딜레이된 (delayed) 또는 래그된 (lagged) 지점에서 지점 (209) 에 도달할 것이다. 챔버의 압력을 지점 (206) 으로 상승시키는 것은 반드시 압력이 단계 2에서 즉시 하강될 것임을 의미하지 않는다는 것이 이해되어야 한다. 그래프는 많은 예들 중 단순히 일 예이므로, 챔버 압력은 단계 2에서 압력의 하강이 프로세싱되기 전에 시간 기간 동안 압력 (P1) 으로 유지될 수 있다는 것이 가능하다. 이것은 기울기 (208) 가 평균 프로세싱 압력보다 보다 낮은 제 2 압력 (P2) 으로 하측으로 향하는 것을 예시하도록 챔버 (202) 의 압력의 하강이 시작된다는 것을 말한다. 이것은 결국 벌크 재료 압력 (204) 으로 하여금 기울기 (210) 로 예시된 특정한 레이트로 하강하기 시작하게 유발할 수도 있는 레벨 (212) 로 압력을 하강하게 한다. 기울기 (210) 는 재료의 구멍 구조체에 따라 가변할 것이다. 예를 들어, 챔버의 압력이 레벨 (212) 로 하강될 때, 탈기가 재료 층의 개방된 구멍들로부터 불활성 가스의 플로우를 반전하는 일부 지점에서 발생하기 시작하도록 벌크 재료가 반응할 것이다.
챔버 압력으로의 벌크 재료 압력의 래그는 구멍 사이즈 및 구멍 상호 작용들의 레벨과 같은 구멍 구조체와 관련된 복수의 관련된 요인들에 기인할 수 있다고 여겨진다. 구멍 구조체는 결국 재료의 유압 저항의 레벨을 규정할 것이다. 유압 저항은 결국 벌크 재료가 가스들을 얼마나 빨리 흡수하는지 및 상승된 압력, 그리고 벌크 재료가 탈기될 수 있는 압력들 및 벌크 재료가 가스들을 얼마나 빨리 탈기하는지를 결정한다.
챔버의 압력은 시간 기간 동안 레벨 (212) 로 유지될 수 있거나 바로 박막을 증착하기 위해 활용된 평균 프로세싱 압력인 레벨 (214) 로 이동될 수 있다. 챔버의 압력이 레벨 (214) 로 이동된다면, 챔버 (202) 의 압력이 벌크 재료의 압력 미만이기 때문에, 벌크 재료 압력 (204) 이 일부 레이트로 하락하는 것을 계속할 것이라고 여겨진다. 그 결과, 개방된 구멍 구조체 내로 포커싱되거나 이동되었던 불활성 가스는 탈기하기 시작할 것이다. 챔버 압력 (202) 이 벌크 재료 압력 (204) 미만인 한 탈기는 계속될 것이라고 여겨진다. 챔버 압력 (202) 이 평균 프로세싱 압력 (예를 들어, 막 화학 물질의 타입 및 레시피에 기초하여 설정됨) 으로 다시 이동된다면, 탈기가 동시에 발생하는 동안 증착을 수행하는 것이 가능하다. 상기에 기술된 바와 같이, 탈기가 발생하는 동안 박막을 증착하는 것은, 증착되는 박막을 사용하는 구멍 시일링 프로세스를 허용할 것이다. 이와 같이, 재료 층의 구멍 구조체 내로의 박막 재료 이동 대신에, 탈기는 박막 재료로 하여금 구멍들 내로 실질적으로 이동하는 것을 방지하거나 실질적으로 방지할 유출 압력을 개방된 구멍들 근방에 가할 것이다. 그 결과, 박막 재료는 재료 층의 구멍 구조체로부터 가스 유출에 의해 도움을 받는 구멍 시일링 메커니즘의 역할을 할 것이다. 따라서, 단계 3은 개방된 구멍 구조체 내로 가압되는 불활성 가스의 동시의 탈기 및 탈기가 발생하는 동안의 증착을 포함할 것이다. 일부 시점에서, 탈기는 예를 들어, 지점 (220) 에서 중단될 것이고, 그리고 이러한 지점에서 증착이 또한 중단될 수도 있다.
일 실시예에서, 재료 각각은 상이한 구멍 구조체를 가질 것이고, 그리고 특정한 재료의 구멍 구조체는 불활성 가스의 흡수 레이트 및 개방된 구멍 구조체 내로의 흡수를 유발하기 위해 필요한 압력들을 결정하도록 테스트될 수 있다. 유사하게, 상이한 재료들은 가스들이 구멍 구조체로부터 유출하는 레이트 및 이러한 탈기와 연관된 레이트를 결정하도록 테스트 그리고 분류될 수 있다. 재료들의 특정한 구멍 구조체를 분석함으로써, P1 및 P2의 압력 레벨들, 및 탈기가 발생하고 그리고 챔버의 압력이 평균 프로세싱 압력인 시간 기간을 유발하도록 P1 및 P2가 유지되어야 하는 시간들을 결정하는 것이 가능하다. 이것은 결국 사이클 동안 이용 가능한 증착의 시간량을 결정할 것이다. 증착의 시간이 충분히 길지 않다면, 사이클은 증착되도록 요구된 박막의 두께에 따라 임의의 횟수로 반복될 수도 있다. 예를 들어, 일부 실시예들은 사이클의 증착 부분 동안 시일링되는 개방된 구멍들의 일부에서만 발생할 수도 있다. 이러한 경우에서, 부가적인 사이클들은 개방된 구멍들을 시일링하도록 충분한 두께의 박막에 도달될 때까지 수행될 수도 있다.
일부 실시예들에서, 재료 층 (즉, 기판의 벌크 재료의 재료 층) 은 로우-K 유전체 재료일 수도 있다. 본 명세서에 사용된 바와 같이, 로우-K 유전체 재료들은 1 초과 4 미만인 유전 상수를 가진 유전체 재료들이다. 실시예들에서, 구멍 구조체는 재료 층 전반에 걸쳐 분포되는 구멍들을 갖고 그리고 특정한 예들에서, 재료 층은 실리콘 옥시카바이드 (SiOC) 이다. 개방되기 쉬운 구멍들을 가진 임의의 타입의 다공성 재료가 사이클의 탈기 페이즈 동안 주기적 박막 증착으로부터 이익을 얻을 수도 있다는 것이 이해되어야 한다.
일 실시예들에서, 증착되는 박막은 하나 이상의 개방된 구멍들을 시일링하기 위한 유전체 막이다. 이러한 예들에서, 박막은 구멍 시일링을 위해 설계된다. 예를 들어, 재료 층이, 금속 피처들 (예를 들어 트렌치들 및 비아들) 이 형성되어야 하는 유전체 층이라면, 유전체 재료는 통상적으로 개방된 구멍들을 (예를 들어 트렌치들 및 비아들의 벽들 및 하단 표면들과 함께) 노출시키는 트렌치들 및 비아들을 형성하도록 에칭된다. 재료 층 내에 피처들을 형성할 때 개방되는 구멍들을 시일링하기 위해 증착된 유전체 막은, 따라서 차후의 금속화 층들이 구멍 구조체에 진입하는 것을 방지하고 로우-K 유전체를 손상시키는 것을 방지할 것이다. 유전체 막이 구멍들을 시일링하기 위해 사용된 후에, 금속성 막 증착이 프로세싱될 수도 있다. 이 실시예에서, 금속성 막은 PVD 방법, CVD 방법 또는 ALD 방법 중 임의의 하나의 방법을 사용하여 증착될 수 있다. 이것은 구멍들이 유전체 막에 의해 시일링된 후 금속성 막이 증착되기 때문에 사실이다.
또 다른 실시예에서, 도 2a에 예시된 주기적 구멍 시일링 증착 프로세스를 사용하여 증착된 박막은 금속성 막이다. 이것은 구멍 시일링을 위해 유전체 막을 증착하는 것 대신일 것이다. 금속성 막 자체가 구멍 시일링 재료로서 사용될 때, 재료 층의 구멍들로부터의 탈기는 유전체 재료의 로우-K 성질에 손상을 주는 금속성 막 가스들 및 재료들이 구멍 구조체에 진입하는 것을 방지하는 역할을 할 것이다. 이 실시예에서, 박막은 탄탈륨 나이트라이드 (TaN), 티타늄 나이트라이드 (TiN), 또는 텅스텐 나이트라이드 (WN) 중 하나로부터 형성된 금속성 막이다. 금속성 막이 구멍 시일링을 위해 사용될 때, 금속성 막은 CVD 또는 ALD를 구현하는 화학적 프로세스를 통해 형성된다.
도 2b는 부가적인 사이클들이 부가적인 박막 층들을 증착하도록 프로세싱될 수 있는 예를 예시한다. 부가적인 박막 층들은 구멍 시일링 방법을 수행하기 위해 필요한 동일한 재료일 수도 있거나, 상이한 사이클들로 상이한 재료들을 증착하기 위해 사용될 수 있다. 도시된 예에서, 프로세싱되는 재료 층의 구멍 구조체에 의해 영향을 받는, 기울기 (210) 에 따라 지점 (220) 에 도달될 것이다. 탈기가 보다 느린 프로세스라면, 기울기 (210) 는 평균 프로세싱 압력에 도달하도록 보다 길어질 것이고, 이는 보다 긴 증착의 지속기간을 제공할 수 있다. 다른 재료들에 대해, 기울기 (210) 는 보다 가파를 수도 있고 이는 증착 시간을 감소시킬 것이다.
상기에 언급된 바와 같이, 복수의 사이클들은 이용 가능한 증착 시간 동안 목표된 두께를 달성하도록 반복될 수 있다. 본 명세서에 기술된 바와 같이, 이용 가능한 증착 시간은 바람직하게 구멍 시일링 박막이 구멍 구조체 내로 실질적으로 관통하지 않고 구멍들을 시일링할 수 있도록 벌크 재료가 개방된 구멍들로부터 탈기할 때의 시간이다. 일부 실시예들에서, 탈기가 보다 활성일 때 초기 구멍 시일링은 개방된 실질적으로 모든 구멍들 또는 다수의 보다 큰 구멍들을 차단하는 역할을 할 수 있다. 이러한 경우에서, 증착 프로세스는 탈기가 실질적으로 중단될 때의 시간을 지나서 연장될 수 있다. 예를 들어, 증착은 지점 (214) 및 220의 적어도 일부 동안 발생할 수 있다.
도 2b에 도시된 실시예에서, 다음의 사이클은 챔버 압력 (202) 이 지점 (206) (P1) 으로 다시 상승되는 단계 1로 시작하고, 뒤이어 단계 2 동안 챔버 압력 (202) 을 지점 (212) 에서의 제 2 압력 (P2) 으로 하강시킨다. 그리고 이어서 구멍 시일링 방법에 영향을 주기 위해 탈기가 시작되고 그리고 챔버 압력 (202) 이 동시에 개방된 구멍 구조체들로부터의 탈기를 유발하는 동안 증착을 인에이블하도록 다시 평균 프로세싱 압력이 되는 단계 3이 뒤잇는다.이어진다.
도 3a는 일 실시예에 따른, 다공성 구조체 (310) 를 가진 재료 층 (302) 의 예시적인 단면을 예시한다. 이 예시에서, 재료 층 (302) 은 내부에 형성된 피처 (301) 를 갖는다. 피처 (301) 는 금속성 라인들이 형성되는 반도체 집적 회로 내의 트렌치에 대해 활용된 것과 같은 에칭된 피처이다. 도시되지 않았지만, 재료 층 (302) 내로 통상적으로 에칭된 다른 피처들은 듀얼 다마신 프로세스로 형성된 것들과 같은 비아 홀들을 포함할 수도 있다.
예시 목적들을 위해, 피처 (301) 의 측벽에 대해 개방되는 일 구멍을 가진 구멍 구조체 (310) 가 도시된다. 실제 구멍 구조체들에서, 피처들의 벽들 및 하단 표면들의 다수가 개방된 구멍들을 가질 것이고, 이는 재료 층 (302) 내로 컷팅하는 (cut into) 에칭 프로세스 (예를 들어, 포토리소그래피 프로세스 및 에칭 프로세스 동안) 의 결과이다. 구멍 구조체 (310) 내에 도시된 단일의 구멍은, 단지 일부 구멍들이 구멍 구조체와 상호작용하고 따라서 재료 층 (302) 내로 깊게 경로들을 제공한다는 것을 예시하도록 도시된다. 상기에 언급된 바와 같이, 재료 층 (302) 은 로우-K 유전체 재료일 수도 있다. 로우-K인 재료는 통상적으로 실리카 다이옥사이드의 유전 상수인 4 미만의 K 값을 가진 것으로서 통상적으로 지칭된다. 공기의 K 값은 1이고, 따라서 로우-K 유전체는 통상적으로 1 초과 4 미만인 범위를 가진다.
도 3a에 도시된 바와 같이, 주기적 방법은 재료 층 (302) (기판의 일부 또는 기판 상의 층임) 이 화학적 프로세싱을 위해 챔버 내에 배치되고 그리고 챔버의 압력이 평균 박막 증착 압력보다 보다 높은 제 1 압력 (P1) 으로 증가될 때 수행된다. 압력을 증가시키는 것은 일 실시예에서 또한 불활성 가스를 사용하여 프로세스 챔버를 충진함으로써 수행된다. 프로세스 챔버 내로 도입된 불활성 가스는 일 실시예에서 구멍 시일링 방법들 동안 증착될 증착 막에 대해 중성이도록 선택된다. 따라서 압력의 증가는 재료 층 (302) 의 개방된 구멍들 내로의 불활성 가스의 주입을 유발할 것이다.
다시, 단일의 구멍만이 예의 목적들을 위해 도시되지만, 많은 구멍들이 피처 (301) 의 벽들 및 반도체 기판 (예를 들어 상부에 형성된 하나 이상의 재료 층들을 가진 실리콘 웨이퍼) 에 걸쳐 재료 층 (302) 내로 에칭된 다른 피처들의 벽들을 따라 존재할 것이다. 상기에 언급된 바와 같이, 상승된 압력 (P1) 이 선택될 것이고 그리고 재료 층 (302) 의 구멍 구조체에 따라, 상승된 압력 (P1) 이 유지되는 동안의 시간량이 선택될 것이다. 충분한 시간량 및 압력이 불활성 가스를 사용하여 프로세싱 챔버에 적용되고, 그리고 충분한 양의 불활성 가스가 개방된 구멍들 내로 이동된다는 것이 결정된다면, 프로세스는 도 3b로 이동한다.
도 3b는 압력을 막을 증착하기 위해 평균 프로세싱 압력보다 보다 낮은 제 2 압력 (P2) 으로 감소시키도록 동작 304가 수행된다는 것을 예시한다. 일 실시예에서, 압력이 P1로부터 P2로 감소되는 레이트가 구멍 구조체에 따라 조정될 수 있다. 프로세스 챔버 내의 압력이 P2에 있거나 P2로 이동할 때, 챔버의 압력은 재료 층 (302) 의 벌크 재료의 압력 미만일 것이다. 이것은 재료 층 (302), 예를 들어 개방된 구멍들 내에서 가스들이 탈기하기 시작할 것임을 의미한다. 탈기가 시작될 때, 또는 탈기가 시작된 후 시간 기간 후에, 챔버의 압력이 막에 대한 증착 압력으로 이동된다.
예를 들어, 프로세스 챔버는 압력 (P2) 으로부터 약간 보다 높은 압력으로 이동될 수 있다. 또 다른 실시예에서, 증착 압력은 보다 낮은 압력 (P2) 에 있을 수도 있고 따라서 상승이 요구되지 않는다. 막을 증착하기 위해 선택된 압력은 증착되는 막 (예를 들어 구멍 시일링을 위한 유전체 또는 금속) 에 따라 결정될 것임이 이해되어야 한다. 이 시점에서 동작 306에서, 탈기가 진행 중인 동안, 방법은 재료 층 (302) 위에 막 1 (308) 을 증착하도록 진행된다. 막 1의 증착은 탈기 (313) 가 개방된 구멍들로부터 진행 중인 동안 발생할 것이고, 이는 증착 증기들 및 증착 재료들이 개방된 구멍들을 통해 구멍 구조체 내로 진입하거나 이동하는 것을 방지하는 것을 도울 것이다.
탈기가 발생하는 동안, 막 1의 증착은, 동시에 불필요한 양들의 증착 막들 또는 가스들이 재료 층 (302) 의 구멍 구조체에 진입하고 재료 층 (302) 의 구멍 구조체를 손상시키는 것을 방지하는 동안, 개방된 구멍들을 시일링하도록 표면에서 실질적으로 발생한다고 여겨진다. 그 결과, 막 1 (308) 은 피처 (301) 의 표면을 따라 구멍 시일 (320) 의 역할을 할 것이다. 이것은 물론 또한 탈기 및 증착이 진행 중인 동안, 피처 (301) 내의 모든 다른 개방된 구멍들을 따라 그리고 재료 층 (302) 전반에 걸쳐 발생할 것이다. 상기에 더 언급된 바와 같이, 완전한 구멍 시일링은 탈기가 발생하는 동안, 증착이 진행 중인 시간 동안 수행되지 않는다는 것이 가능하다. 또한 탈기가 진행 중인 동안 증착이 발생하거나 시작하는 한, 탈기가 종료된 후에 증착이 계속되는 것이 가능하다. 예를 들어, 사이클 동안 증착 프로세스 또는 단계의 마지막에서, 탈기가 종결될 수도 있지만 상당 수의 구멍들은 시일링되었다. 이러한 경우에, 증착 프로세스는 탈기가 발생할 때의 시간을 지나서 계속될 수도 있다.
또 다른 실시예에서, 일 사이클 동안 증착 프로세스가 구멍 시일링 방법을 완료하도록 충분한 양의 박막을 제공하지 않는다는 것이 결정될 수도 있다. 이러한 경우에, 방법은 도 3c에 도시된 바와 같이 또 다른 사이클 (예를 들어 N 사이클들 중 사이클 2) 을 수행하는 것을 포함할 수도 있다. 이 예는 동작 300, 304, 및 306이 제 2 사이클 동안 반복될 수도 있다는 것을 나타낸다. 이 시간 동안, 막 2 (318) 가 제 1 사이클에서 이전에 증착된 막 1 위에 증착될 수도 있다. 일부 실시예들에서, 막 각각은 전체 표면을 균일하게 커버하지 않을 수도 있고 따라서 막들 (308 및 318) 의 예시는 단지 사이클 각각 동안 증착될 수 있는 막들에 대한 예시의 목적들을 위한 것이다.
그 결과, 막들은 피처 (301) 내의 구멍 시일 (320) 과 같이, 구멍들을 완전히 또는 실질적으로 완전히 커버하거나 시일링하는 레벨에 일부 지점에서 도달할 것이다. 일 실시예에서, 검사 단계는 다음의 사이클이 수행되기 전에 충분한 양의 구멍 시일링이 발생하는지를 결정하도록 수행될 수도 있다. 또 다른 실시예에서, 이전의 실험 데이터는 얼마나 많은 사이클들이 수행되는지의 결정 시에 발생한 막 (예를 들어 발생한 막은 막 1과 막 2의 합임) 의 두께에 관한 것일 수도 있다.
상기에 더 언급된 바와 같이, 박막 (308 및 318) 은 탄탈륨 나이트라이드 (TaN), 티타늄 나이트라이드 (TiN), 또는 텅스텐 나이트라이드 (WN) 와 같은 금속성 막일 수도 있다. 다른 실시예들에서, 박막 (308) 은 구멍 시일링을 위해 사용된 유전체일 수도 있고, 그리고 박막 (318) 은 예를 들어, 탄탈륨 나이트라이드 (TaN), 티타늄 나이트라이드 (TiN), 또는 텅스텐 나이트라이드 (WN) 와 같은 금속성 재료일 수도 있다. 또 다른 실시예들에서, 구멍 시일링이 완료된다면, 금속성 재료의 부가적인 층들, 예를 들어, 배리어 층들, 씨드 층들, 텅스텐 충진들, 구리 벌크 충진들, 캡핑 층들, 등은, 피처 (301) 및 비아 홀들 (미도시) 내에 금속화 라인들을 구성하도록 형성될 수도 있다.
도 4는 주기적 박막 증착 방법으로 구멍 시일링을 수행하도록 활용될 수 있는 일반적인 프로세스를 예시한다. 동작 402는 기판을 증착 챔버에 제공하는 것을 포함하고, 기판은 개방된 구멍들을 가진 피처들을 갖는다. 개방된 구멍들은 반도체 웨이퍼의 하나 이상의 층들 위에 형성된 다공성 유전체와 같은, 재료 층 내로 피처들을 에칭한 결과이다. 동작 404는 증착 챔버의 압력을 평균 프로세스 압력보다 보다 높은 제 1 압력으로 증가시키는 것을 포함한다. 이 예에서, 평균 프로세스 압력은 박막을 증착하기 위한 압력일 것이다. 증착되는 박막의 타입에 따라, 평균 프로세싱된 압력은 상이할 수도 있다.
또한, 보다 높은 압력 및 보다 높은 압력이 설정되는 동안의 시간량은, 구멍 구조체, 및 프로세스 챔버의 압력을 증가시키도록 사용된 불활성 가스를 흡수하기 위한 구멍 구조체의 능력에 기초할 것이다. 이 상승된 압력 스테이지 동안, 압력을 상승시키도록 사용된 불활성 가스는 구멍 구조체의 개방된 구멍들 내로 이동하거나 확산할 것이라고 여겨진다. 충분한 양의 불활성 가스가 벌크 재료의 압력을 변화시키도록 개방된 구멍들을 관통한다는 것이 결정되거나 계산된다면, 방법은 동작 406으로 이동한다.
동작 406에서, 프로세스 챔버의 압력은 박막을 증착하기 위해 사용된 평균 프로세스 압력보다 보다 낮은 제 2 압력으로 감소된다. 일 실시예에서 제 2 압력은 벌크 재료로부터 개방된 구멍들을 통해 탈기가 시작되게 영향을 주기 위해서 시간 기간 동안 유지된다. 탈기가 시작된다면, 프로세스 챔버 압력은 박막을 증착하기 위해 평균 프로세스 압력으로 이동된다. 상기에 언급된 바와 같이, 평균 프로세스 압력은 제 2 압력 근방의 압력 또는 제 2 압력에서의 압력 또는 제 2 압력보다 보다 높은 압력일 수도 있다.
탈기가 계속되는 동안, 박막 증착이 시작될 수 있고 그리고 증착이 피처들의 측벽들 및 표면들 위에서 발생할 것이고, 증착들은 구멍들을 시일링하거나 구멍들의 천장에서 시작한다고 여겨진다. 부가적인 사이클들이 박막을 사용하여 구멍 시일링 동작을 완료하도록 필요하다면, 부가적인 사이클들은 반복될 수도 있고 압력은 개방된 구멍들을 차징하도록 상승될 수도 있고 그리고 이어서 또 다른 증착이 발생하는 동안 탈기를 허용하도록 감소될 수도 있다. 일부 실시예들에서, 사이클들은 개방된 구멍들이 남아 있는 한 단지 반복되고, 그렇지 않으면 구멍들은 챔버 압력의 상승된 차징 동안 불활성 가스를 사용하여 차징되지 않을 수도 있다.
도 5는 박막을 활용하여 구멍 시일링을 위해 수행된 또 다른 예시적인 방법 동작을 예시하고, 주기적 증착은 일 실시예에 따라 수행될 수도 있다. 이 예에서, 동작 502는 재료의 구멍 구조체 및 기판의 재료의 식별을 포함한다. 재료는 내부에 형성된 피처들 및 개방된 구멍들을 가진 적어도 일부 피처 벽들을 가질 것이다. 일부 실시예들에서, 구멍 구조체의 타입을 식별하는 것에 더하여, 웨이퍼의 표면 상에 형성된 피처들의 양을 식별하는 것이 또한 가능하다. 예를 들어, 보다 많은 피처들이 형성된다면, 보다 많은 개방된 구멍들이 존재할 것이다. 대안적으로, 보다 적은 개방된 피처들이 형성된다면, 심지어 구멍 구조체가 구멍들 내에 빽빽할지라도, 보다 적은 개방된 구멍들이 존재할 것이다.
동작 504에서, 평균 프로세싱 압력은 구멍 시일링을 수행하도록 사용된 막의 타입을 증착하기 위해 식별된다. 동작 506은 식별된 구멍 구조체를 가진 재료 위의 박막을 사용하는 구멍 시일링에 유용한 평균 프로세싱 압력보다 보다 높은 제 1 압력을 식별한다. 동작 508에서, 평균 프로세싱 압력보다 보다 낮은 제 2 압력이 식별된다. 동작 510에서, 막의 증착을 위한 지속기간이 식별된다. 막의 지속기간은 바람직하게 탈기가 동시에 개방된 구멍들로부터 발생하는 동안의 시간 기간으로 설정된다. 동작 512에서, 기판은 증착 챔버 내로 제공된다.
상기에 언급된 바와 같이, 구멍 구조체를 가진 재료에 관한 정보는 동작 502에서 식별되고, 동작 502는 제 1 압력 및 제 2 압력, 및 제 1 압력 및 제 2 압력이 유지되는 지속기간을 식별하거나 식별하는 것을 돕는다. 제 1 압력 및 제 2 압력의 인가의 지속기간들, 및 증착 시간은 룩 업 테이블 (look up table) 또는 데이터베이스로부터 획득될 수도 있다. 데이터베이스는 구멍 구조체를 가진 재료 층 내의 개방된 피처들의 양 및 구멍 구조체의 타입에 기초하여, 특정한 사이클들에 대한 증착 시간들 및 제 2 압력에서 제 1 압력에 대한 시간들 및 타깃 압력들을 분류하고 특징으로 하는 복수의 이전의 테스트들을 포함할 수도 있다.
동작 514에서, 증착 챔버 내의 압력은 평균 프로세싱 압력보다 보다 높은 제 1 압력으로 증가된다. 동작 516에서, 증착 챔버의 압력은 평균 프로세싱 압력보다 보다 낮은 압력으로 감소된다. 동작 518에서, 막은 기판의 개방된 구멍들이 탈기되는 동안 동시에 기판 위에 증착된다. 일 실시예에서, 개방된 구멍들은 막을 사용하여 또는 복수의 막 층들이 하나 이상의 사이클들로 형성된 후에 시일링된다. 동작 520은 또 다른 막이 요구되는 지의 여부에 관한 결정을 포함한다. 또 다른 막이 또 다른 사이클 동안 요구된다면, 방법은 동작 514로 되돌아간다. 막의 두께가 구멍들을 시일링하기에 충분하다고 결정된다면, 방법은 종료될 것이다.
도 6은 상기에 기술된 시스템들을 제어하기 위한 제어 모듈 (600) 을 도시한다. 일 실시예에서, 도 1의 제어 모듈 (110) 은 일부 예시적인 컴포넌트들을 포함할 수도 있다. 예를 들어, 제어 모듈 (600) 은 프로세서, 메모리 및 하나 이상의 인터페이스들을 포함할 수도 있다. 제어 모듈 (600) 은 부분적으로 센싱된 (sense) 값들에 기초하여 시스템 내의 디바이스들을 제어하도록 채용될 수도 있다. 단지 예를 들면, 제어 모듈 (600) 은 센싱된 값들 및 다른 제어 파라미터들에 기초하여 밸브들 (602), 필터 히터들 (604), 펌프들 (606), 및 다른 디바이스들 (608) 중 하나 이상을 제어할 수도 있다. 제어 모듈 (600) 은 단지 예를 들면, 압력 마노미터들 (610), 유량계들 (612), 온도 센서들 (614), 및/또는 다른 센서들 (616) 로부터 센싱된 값들을 수신한다. 제어 모듈 (600) 은 또한 전구체 전달 및 막의 증착 동안 프로세스 조건들을 제어하도록 채용될 수도 있다. 제어 모듈 (600) 은 통상적으로 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 것이다.
제어 모듈 (600) 은 전구체 전달 시스템 및 증착 장치의 액티비티들을 제어할 수도 있다. 제어 모듈 (600) 은 프로세스 타이밍, 전달 시스템 온도, 필터들에 걸친 압력차들, 밸브 위치들, 가스들의 혼합물, 챔버 압력, 챔버 온도, 웨이퍼 온도, RF 전력 레벨들, 웨이퍼 척 또는 페데스탈 위치, 및 특정한 프로세스의 다른 파라미터들을 제어하기 위한 인스트럭션들의 세트들을 포함하는 컴퓨터 프로그램들을 실행한다. 제어 모듈 (600) 은 또한 압력차를 모니터링할 수도 있고 증기 전구체 전달을 하나 이상의 경로들로부터 하나 이상의 다른 경로들로 자동으로 스위칭할 수도 있다. 제어 모듈 (600) 과 연관된 메모리 디바이스들 상에 저장된 다른 컴퓨터 프로그램들은 일부 실시예들에서 채용될 수도 있다.
통상적으로 제어 모듈 (600) 과 연관된 사용자 인터페이스가 있을 것이다. 사용자 인터페이스는 디스플레이 (618) (예를 들어 장치 및/또는 프로세스 조건들의 디스플레이 스크린 및/또는 그래픽 소프트웨어 디스플레이들) 및 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들, 등과 같은 사용자 입력 디바이스들 (620) 을 포함할 수도 있다.
프로세스 시퀀스에서 전구체의 전달, 증착 및 다른 프로세스들을 제어하기 위한 컴퓨터 프로그램들은 예를 들어, 어셈블리 언어, C, C++, 파스칼, 포트란, 또는 다른 것들과 같은 임의의 종래의 컴퓨터 판독 가능한 프로그래밍 언어로 작성될 수 있다. 컴파일링된 객체 코드 또는 스크립트가 프로그램 내에서 식별된 태스크들을 수행하도록 프로세서에 의해 실행된다.
제어 모듈 파라미터들은 예를 들어, 필터 압력차들, 프로세스 가스 조성 및 플로우 레이트들, 온도, 압력, RF 전력 레벨들과 저주파수 RF 주파수와 같은 플라즈마 조건들, 냉각 가스 압력, 및 챔버 벽 온도와 같은 프로세스 조건들에 관한 것이다.
시스템 소프트웨어는 많은 상이한 방식들로 설계 또는 구성될 수도 있다. 예를 들어, 다양한 챔버 컴포넌트 서브루틴들 또는 제어 객체들이 본 발명의 증착 프로세스들을 수행하기 위해 필요한 챔버 컴포넌트들의 동작을 제어하도록 작성될 수도 있다. 이러한 목적을 위한 프로그램들 또는 프로그램들의 섹션들의 예들은 기판 포지셔닝 (positioning) 코드, 프로세스 가스 제어 코드, 압력 제어 코드, 히터 제어 코드, 플라즈마 제어 코드를 포함한다.
기판 포지셔닝 프로그램은 페데스탈 또는 척 상으로 기판을 로딩하고, 그리고 가스 유입부 및/또는 타깃과 같은 챔버의 다른 부분들과 기판 사이의 간격을 제어하도록 사용되는 챔버 컴포넌트들을 제어하기 위한 프로그램 코드를 포함할 수도 있다. 프로세스 가스 제어 프로그램은 가스 조성 및 플로우 레이트들을 제어하기 위한, 그리고 챔버 내의 압력을 안정화하기 위해 증착 이전에 챔버 내로 가스를 선택 가능하게 흘리기 위한 코드를 포함할 수도 있다. 필터 모니터링 프로그램은 측정된 차이(들)와 미리 결정된 값(들)을 비교하는 코드 및/또는 경로들을 스위칭하기 위한 코드를 포함한다. 압력 제어 프로그램은, 예를 들어, 챔버의 배기 시스템 내의 쓰로틀 밸브를 조절함으로써 챔버 내의 압력을 제어하기 위한 코드를 포함할 수도 있다. 히터 제어 프로그램은 전구체 전달 시스템 내의 컴포넌트들, 기판 및/또는 시스템의 다른 부분들을 가열하기 위해 가열 유닛들에 대한 전류를 제어하기 위한 코드를 포함할 수도 있다. 대안적으로, 히터 제어 프로그램은 웨이퍼 척으로의, 헬륨 같은 열 전달 가스의 전달을 제어할 수도 있다.
증착 동안 모니터링될 수도 있는 센서들의 예들은, 이로 제한되지 않지만, 질량 유량 제어 모듈들, 압력 마노미터들 (610) 과 같은 압력 센서들, 및 전달 시스템 내에 위치된 써모커플들, 페데스탈 또는 척 (예를 들어 온도 센서들 (614)) 을 포함한다. 적절하게 프로그래밍된 피드백 및 제어 알고리즘들이 목표된 프로세스 조건들을 유지하기 위해 이러한 센서들로부터의 데이터와 함께 사용될 수도 있다. 전술한 것은 단일 또는 멀티-챔버 반도체 프로세싱 툴에서의 본 발명의 실시예들의 구현예를 기술한다.
일부 구현예들에서, 제어기는 상술한 실례들의 일부일 수 있는 시스템의 일부이다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이러한 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치에 통합될 수도 있다. 전자장치는 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부품들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 예를 들어 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴들 및 다른 전달 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 전달들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스를 제어하도록 프로그램될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고 인스트럭션들을 발행하고 동작을 제어하고 세정 동작들을 인에이블하고, 엔드포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSP), ASIC (application specific integrated circuit) 으로서 규정되는 칩들 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 옥사이드들, 실리콘, 실리콘 다이옥사이드, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어에 의해서 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 되는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 리모트 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 리모트 액세스를 인에이블할 수도 있다. 일부 예들에서, 리모트 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해서 프로세스 레시피들을 시스템에 제공할 수 있다. 리모트 컴퓨터는 차후에 리모트 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 가능하게 하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안에 수행될 프로세스 단계들 각각에 대한 파라미터들을 특정한, 데이터의 형태의 인스트럭션들을 수신한다. 이 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성된 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수 있다는 것이 이해되어야 한다. 따라서, 상술한 바와 같이, 제어기는 예를 들어 서로 네트워킹되어서 함께 공통 목적을 위해서, 예를 들어 본 명세서에 기술된 프로세스들 및 제어들을 위해서 협력하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는, (예를 들어, 플랫폼 레벨에서 또는 리모트 컴퓨터의 일부로서) 리모트로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 수 있다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (physical vapor deposition) 챔버 또는 모듈, CVD (chemical vapor deposition) 챔버 또는 모듈, ALD (atomic layer deposition) 챔버 또는 모듈, ALE (atomic layer etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제조 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 다른 제어기 또는 툴들 중 하나 이상과 통신할 수도 있다.
실시예들의 전술한 기술은 예시 및 기술의 목적들을 위해 제공된다. 이는 총망라하거나 (exhaustive) 본 발명을 제한하도록 의도되지 않는다. 특정한 실시예의 개별 엘리먼트들 또는 피처들은 일반적으로 특정한 실시예로 제한되지 않지만, 적용 가능한 경우에, 특별히 도시되거나 기술되지 않을지라도, 선택된 실시예에서 교체 가능하거나 사용될 수 있다. 동일한 것이 또한 많은 방식들로 가변될 수도 있다. 이러한 변동들은 본 발명으로부터의 일탈로서 간주되지 않고, 모든 이러한 수정들은 본 발명의 범위 내에 포함되도록 의도된다.
전술한 실시예들이 이해의 명료성의 목적들을 위해 일부 상세히 기술될지라도, 특정한 변화들 및 수정들이 첨부된 청구항들의 범위 내에서 실행될 수 있다는 것이 분명할 것이다. 따라서, 본 실시예들은 제한적인 것이 아닌 예시적인 것으로서 고려되고, 본 실시예들은 본 명세서에 주어진 상세사항들로 제한되지 않지만, 청구항들의 범위 및 등가물들 내에서 수정될 수도 있다.

Claims (19)

  1. 플라즈마 챔버를 사용하여 기판을 프로세싱하기 위한 방법에 있어서,
    (a) 상기 플라즈마 챔버의 페데스탈 상에 상기 기판을 제공하는 단계로서, 상기 기판은 다공성 구조체를 갖는 재료 층 및 상기 다공성 구조체의 하나 이상의 개방된 구멍들을 노출시키는 상기 재료 층 내에 형성된 적어도 하나의 피처를 갖는, 상기 플라즈마 챔버의 페데스탈 상에 상기 기판을 제공하는 단계;
    (b) 상기 플라즈마 챔버의 압력이 박막을 증착하기 위해 사용된 평균 프로세스 압력보다 보다 높은 제 1 압력으로 증가되도록 상기 플라즈마 챔버 내로 불활성 가스를 도입하는 단계로서, 상기 제 1 압력으로 증가시키는 단계는 적어도 일부의 상기 불활성 가스로 하여금 상기 재료 층의 상기 다공성 구조체의 상기 하나 이상의 개방된 구멍들 내로 이동하게 하는, 상기 플라즈마 챔버 내로 불활성 가스를 도입하는 단계;
    (c) 상기 플라즈마 챔버의 상기 압력을 상기 박막을 증착하기 위해 사용된 상기 평균 프로세스 압력보다 보다 낮은 제 2 압력으로 감소시키는 단계로서, 상기 압력을 상기 제 2 압력으로 감소시키는 단계는 상기 재료 층 내의 적어도 일부의 상기 불활성 가스로 하여금 상기 하나 이상의 개방된 구멍들로부터 탈기되게 하는, 상기 플라즈마 챔버의 상기 압력을 제 2 압력으로 감소시키는 단계; 및
    (d) 상기 재료 층의 상기 하나 이상의 개방된 구멍들로부터 상기 불활성 가스가 탈기되는 동안 동시에 상기 재료 층 내에 형성된 상기 피처 및 상기 재료 층 위에 상기 박막의 증착을 프로세싱하는 단계로서, 상기 박막은 상기 불활성 가스가 탈기되는 동안 상기 하나 이상의 개방된 구멍들을 시일링하도록 구성되는, 상기 박막의 증착을 프로세싱하는 단계를 포함하는, 플라즈마 챔버를 사용하여 기판을 프로세싱하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 박막은 상기 하나 이상의 개방된 구멍들을 시일링하기 위한 금속성 막이고, 상기 방법은,
    동작들 (b), (c) 및 (d) 를 하나 이상의 부가적인 사이클들로 반복하는 단계로서, 상기 재료 층의 상기 피처 내의 상기 하나 이상의 개방된 구멍들을 시일링하기 위해 2 이상의 박막들의 두께가 증착되도록 상기 사이클 각각이 상기 박막을 생성하는, 동작들 (b), (c) 및 (d) 를 반복하는 단계를 더 포함하는, 플라즈마 챔버를 사용하여 기판을 프로세싱하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 재료 층은 로우-K (low-K) 유전체 재료이고, 그리고 상기 하나 이상의 구멍들은 상기 재료 층 전반에 걸쳐 분포되는, 플라즈마 챔버를 사용하여 기판을 프로세싱하기 위한 방법.
  4. 제 1 항에 있어서,
    상기 재료 층은 실리콘 옥시카바이드 (SiOC) 인, 플라즈마 챔버를 사용하여 기판을 프로세싱하기 위한 방법.
  5. 제 1 항에 있어서,
    상기 박막은 상기 하나 이상의 개방된 구멍들을 시일링하기 위한 유전체 막이고; 그리고 상기 방법은,
    상기 유전체 막 위에 금속성 막을 증착하는 단계로서, 상기 금속성 막은 PVD (physical vapor deposition) 방법, CVD (chemical vapor deposition) 방법 또는 ALD (atomic layer deposition) 방법 중 하나를 사용하여 증착되는, 상기 유전체 막 위에 금속성 막을 증착하는 단계를 더 포함하고,
    상기 하나 이상의 구멍들이 상기 유전체 막에 의해 시일링된 후에 상기 금속성 막이 증착되는, 플라즈마 챔버를 사용하여 기판을 프로세싱하기 위한 방법.
  6. 제 2 항에 있어서,
    상기 금속성 막은 탄탈륨 나이트라이드 (TaN), 티타늄 나이트라이드 (TiN), 또는 텅스텐 나이트라이드 (WN) 중 하나인, 플라즈마 챔버를 사용하여 기판을 프로세싱하기 위한 방법.
  7. 제 6 항에 있어서,
    상기 금속성 막은 CVD 또는 ALD를 구현하는 화학적 프로세스를 통해 형성되는, 플라즈마 챔버를 사용하여 기판을 프로세싱하기 위한 방법.
  8. 제 1 항에 있어서,
    상기 재료 층의 상기 다공성 구조체는 상기 제 1 압력으로의 상기 압력의 증가 동안 상기 불활성 가스를 흡수하는 것에 대한 유압 저항의 레벨을 규정하고, 상기 유압 저항의 레벨은 상기 압력을 상기 제 1 압력으로 증가시키는 기간 동안 시간량 및 상기 평균 프로세스 압력을 넘는 증가량을 규정하는, 플라즈마 챔버를 사용하여 기판을 프로세싱하기 위한 방법.
  9. 제 1 항에 있어서,
    상기 재료 층의 상기 다공성 구조체는 상기 제 2 압력으로의 상기 압력의 감소 동안 상기 불활성 가스의 탈기 레이트를 규정하고, 상기 탈기 레이트는 압력이 감소되는 레이트 및 탈기가 활성일 때 시간량을 결정하고, 상기 재료 층 위의 상기 박막의 상기 증착은 상기 탈기가 활성인 동안 실질적으로 동시에 인에이블되는, 플라즈마 챔버를 사용하여 기판을 프로세싱하기 위한 방법.
  10. 제 9 항에 있어서,
    상기 탈기가 활성인 동안 실질적으로 동시에 상기 재료 층 위의 상기 박막의 상기 증착을 인에이블하는 것은, 상기 증착되는 박막의 재료가 상기 하나 이상의 개방된 구멍들 내로 증착 또는 이동하는 것을 실질적으로 차단하도록 작용하는, 플라즈마 챔버를 사용하여 기판을 프로세싱하기 위한 방법.
  11. 제 10 항에 있어서,
    상기 하나 이상의 구멍들의 상기 시일이 상기 박막의 상기 증착 동안 인에이블되도록, 상기 박막의 상기 재료가 증착되는 동안 상기 탈기는 상기 하나 이상의 개방된 구멍들로부터 상기 불활성 가스를 밀어내는, 플라즈마 챔버를 사용하여 기판을 프로세싱하기 위한 방법.
  12. 제 1 항에 있어서,
    상기 불활성 가스는 아르곤 또는 질소 중 하나인, 플라즈마 챔버를 사용하여 기판을 프로세싱하기 위한 방법.
  13. 제 1 항에 있어서,
    상기 플라즈마 챔버의 상기 압력의 증가 및 상기 압력의 감소는, 상기 기판의 상기 재료 층의 각각의 증가 및 감소 그리고 반응성 증가 및 감소를 유발하고, 상기 재료 층 내의 상기 압력의 반응성 증가 및 감소는 상기 플라즈마 챔버 내의 상기 압력의 증가 및 감소 뒤의 래그 (lag) 를 갖고, 상기 래그는 미리 규정된 구멍 구조체를 가진 상기 재료 층의 유압 저항에 의해 설정되는, 플라즈마 챔버를 사용하여 기판을 프로세싱하기 위한 방법.
  14. 제 13 항에 있어서,
    상기 래그는 상이한 타입들의 구멍 구조체들에 대해 변화하고, 재료 층들의 상이한 구멍 구조체 각각은 상기 플라즈마 챔버의 상기 압력의 증가 및 감소의 레벨들, 상기 제 1 압력으로의 상기 압력의 증가 동안의 지속기간, 상기 제 2 압력으로의 상기 압력의 감소 동안의 지속기간, 및 탈기의 지속기간 및 상기 박막의 증착의 대응하는 지속기간을 규정하는, 플라즈마 챔버를 사용하여 기판을 프로세싱하기 위한 방법.
  15. 플라즈마 챔버를 사용하여 다공성 구조체를 가진 재료 층의 구멍들을 시일링하도록 기판을 프로세싱하기 위한 방법에 있어서,
    (a) 상기 플라즈마 챔버 내에 상기 기판을 제공하는 단계로서, 상기 재료 층은, 피처 내에서 개방된 구멍들을 노출시키는 상기 피처를 내부에 갖는, 상기 플라즈마 챔버 내에 상기 기판을 제공하는 단계;
    (b) 증착 사이클을 수행하는 단계; 및
    (c) 하나 이상의 박막들이 상기 단계 (b) 의 상기 증착 사이클에서 증착된 박막에 더하여 증착되도록 1회 이상 상기 단계 (b) 의 상기 증착 사이클을 반복하는 단계로서, 상기 하나 이상의 박막들은 상기 재료 층의 상기 개방된 구멍들을 시일링하도록 작용하는, 상기 1회 이상 상기 단계 (b) 의 상기 증착 사이클을 반복하는 단계를 포함하고,
    상기 단계 (b) 의 상기 증착 사이클은,
    (i) 상기 플라즈마 챔버의 압력이 박막을 증착하기 위해 사용된 평균 프로세스 압력보다 보다 높은 제 1 압력으로 증가되도록 상기 플라즈마 챔버 내로 불활성 가스를 도입하는 단계로서, 상기 제 1 압력으로 증가시키는 단계는 적어도 일부의 상기 불활성 가스로 하여금 상기 재료 층의 상기 다공성 구조체의 상기 개방된 구멍들 내로 이동하게 하는, 상기 플라즈마 챔버 내로 불활성 가스를 도입하는 단계;
    (ii) 상기 플라즈마 챔버의 상기 압력을 상기 박막을 증착하기 위해 사용된 상기 평균 프로세스 압력보다 보다 낮은 제 2 압력으로 감소시키는 단계로서, 상기 압력을 상기 제 2 압력으로 감소시키는 단계는 상기 재료 층의 상기 개방된 구멍들 내로 이동한 적어도 일부의 상기 불활성 가스로 하여금 탈기되게 하는, 상기 플라즈마 챔버의 상기 압력을 제 2 압력으로 감소시키는 단계; 및
    (iii) 상기 재료 층의 상기 개방된 구멍들로부터 상기 불활성 가스가 탈기되는 동안 동시에 상기 재료 층 내에 형성된 상기 피처 내 그리고 상기 재료 층 위에 상기 박막을 증착하는 단계로서, 적어도 일부의 상기 박막은 상기 불활성 가스가 탈기되는 동안 상기 개방된 구멍들을 시일링하도록 구성되는, 상기 박막을 증착하는 단계를 포함하는, 기판을 프로세싱하기 위한 방법.
  16. 제 15 항에 있어서,
    상기 재료 층은 실리콘 옥시카바이드 (SiOC) 이고 그리고 불활성 가스는 아르곤 또는 질소 중 하나인, 기판을 프로세싱하기 위한 방법.
  17. 제 15 항에 있어서,
    상기 박막은 상기 하나 이상의 개방된 구멍들을 시일링하기 위한 유전체 막이고; 그리고 상기 방법은,
    상기 유전체 막 위에 금속성 막을 증착하는 단계로서, 상기 금속성 막은 PVD 방법, CVD 방법 또는 ALD 방법 중 하나를 사용하여 증착되는, 상기 유전체 막 위에 금속성 막을 증착하는 단계를 더 포함하고,
    상기 하나 이상의 구멍들이 상기 유전체 막에 의해 시일링된 후에 상기 금속성 막이 증착되는, 기판을 프로세싱하기 위한 방법.
  18. 제 15 항에 있어서,
    상기 박막은 상기 개방된 구멍들을 시일링하기 위한 금속성 막이고, 그리고 상기 금속성 막은 탄탈륨 나이트라이드 (TaN), 티타늄 나이트라이드 (TiN), 또는 텅스텐 나이트라이드 (WN) 중 하나이고, 그리고 상기 금속성 막은 CVD 또는 ALD를 구현하는 화학적 프로세스를 통해 형성되는, 기판을 프로세싱하기 위한 방법.
  19. 제 15 항에 있어서,
    상기 재료 층의 상기 다공성 구조체는 상기 제 1 압력으로의 상기 압력의 증가 동안 상기 불활성 가스를 흡수하는 것에 대한 유압 저항의 레벨을 규정하고, 상기 유압 저항의 레벨은 상기 압력을 상기 제 1 압력으로 증가시키는 기간 동안 시간량 및 상기 평균 프로세스 압력을 넘는 증가량을 규정하는, 기판을 프로세싱하기 위한 방법.
KR1020160037515A 2015-03-31 2016-03-29 기판 내로의 전구체 관통을 방지하기 위한 주기적, 비등압, 구멍 시일링 방법 KR102436980B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/675,701 2015-03-31
US14/675,701 US9443722B1 (en) 2015-03-31 2015-03-31 Cyclical, non-isobaric, pore sealing method to prevent precursor penetration into the substrate

Publications (2)

Publication Number Publication Date
KR20160117288A true KR20160117288A (ko) 2016-10-10
KR102436980B1 KR102436980B1 (ko) 2022-08-25

Family

ID=56881357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160037515A KR102436980B1 (ko) 2015-03-31 2016-03-29 기판 내로의 전구체 관통을 방지하기 위한 주기적, 비등압, 구멍 시일링 방법

Country Status (2)

Country Link
US (1) US9443722B1 (ko)
KR (1) KR102436980B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7296855B2 (ja) * 2019-11-07 2023-06-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020000461A (ko) * 2000-06-26 2002-01-05 박종섭 반도체 소자의 금속배선 형성방법
KR20020001142A (ko) * 2000-06-26 2002-01-09 박종섭 반도체 소자의 금속배선 형성방법
JP2003007695A (ja) * 2001-06-13 2003-01-10 Shoken Kagi Kofun Yugenkoshi 低誘電性の多孔性誘電膜の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7901743B2 (en) * 2005-09-30 2011-03-08 Tokyo Electron Limited Plasma-assisted vapor phase treatment of low dielectric constant films using a batch processing system
US20070077751A1 (en) * 2005-10-03 2007-04-05 Mei-Ling Chen Method of restoring low-k material or porous low-k layer
US8338315B2 (en) * 2008-02-26 2012-12-25 Axcelis Technologies, Inc. Processes for curing silicon based low-k dielectric materials

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020000461A (ko) * 2000-06-26 2002-01-05 박종섭 반도체 소자의 금속배선 형성방법
KR20020001142A (ko) * 2000-06-26 2002-01-09 박종섭 반도체 소자의 금속배선 형성방법
JP2003007695A (ja) * 2001-06-13 2003-01-10 Shoken Kagi Kofun Yugenkoshi 低誘電性の多孔性誘電膜の製造方法

Also Published As

Publication number Publication date
US20160293411A1 (en) 2016-10-06
KR102436980B1 (ko) 2022-08-25
US9443722B1 (en) 2016-09-13

Similar Documents

Publication Publication Date Title
KR102609125B1 (ko) 리모트 플라즈마 프로세스를 위한 챔버 컨디셔닝
US10395944B2 (en) Pulsing RF power in etch process to enhance tungsten gapfill performance
US11901227B2 (en) Feature fill with nucleation inhibition
KR102133625B1 (ko) 텅스텐 막의 성막 방법
JP7027050B2 (ja) ギャップ充填時の蒸着およびエッチングのための装置および方法
KR102068363B1 (ko) 컨포멀 막 성막 동안 스텝 커버리지를 조정하기 위한 시스템 및 방법
US9349637B2 (en) Method for void-free cobalt gap fill
KR20240060779A (ko) 멀티-스테이지 핵생성 억제와 함께 피처 충진
KR101931134B1 (ko) 2개의 스테이지들에서의 균일한 건식 에칭
CN107845572B (zh) 用于蚀刻金属的连续rf等离子体和脉冲rf等离子体
KR102483870B1 (ko) 증착 불균일성을 보상하기 위한 전극간 갭 변동 방법들
KR102556145B1 (ko) 막 균일성 개선을 위한 하드웨어 및 프로세스
CN107460449B (zh) 用于增强填充物和减少衬底撞击的原子层沉积
US10323323B2 (en) Systems and methods enabling low defect processing via controlled separation and delivery of chemicals during atomic layer deposition
KR102443978B1 (ko) 금속 옥사이드를 환원시키고 제거함으로써 저 저항률 금속 콘택트들 및 상호접속부들을 형성하는 시스템들 및 방법들
KR101725273B1 (ko) 처리 장치, 처리 방법 및 기억 매체
US20190385828A1 (en) Temperature control systems and methods for removing metal oxide films
KR101759769B1 (ko) Ｔｉ막의 성막 방법
WO2019079013A1 (en) METHODS AND SYSTEMS FOR CONTROLLING PLASMA LUMINESCENT DISCHARGE IN A PLASMA CHAMBER
KR102436980B1 (ko) 기판 내로의 전구체 관통을 방지하기 위한 주기적, 비등압, 구멍 시일링 방법
WO2020163200A1 (en) Methods and apparatus for filling a feature disposed in a substrate
KR20180029875A (ko) 기판의 오목부를 텅스텐으로 충전하는 방법
CN112335016A (zh) 高深宽比结构的有效率的清洁和蚀刻
US20220305601A1 (en) Use of vacuum during transfer of substrates
US20240120205A1 (en) Multiple State Pulsing for High Aspect Ratio Etch

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant