KR20020000461A - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20020000461A
KR20020000461A KR1020000035351A KR20000035351A KR20020000461A KR 20020000461 A KR20020000461 A KR 20020000461A KR 1020000035351 A KR1020000035351 A KR 1020000035351A KR 20000035351 A KR20000035351 A KR 20000035351A KR 20020000461 A KR20020000461 A KR 20020000461A
Authority
KR
South Korea
Prior art keywords
semiconductor device
copper
forming
layer
spin
Prior art date
Application number
KR1020000035351A
Other languages
English (en)
Other versions
KR100407682B1 (ko
Inventor
표성규
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0035351A priority Critical patent/KR100407682B1/ko
Priority to US09/888,539 priority patent/US6528415B2/en
Publication of KR20020000461A publication Critical patent/KR20020000461A/ko
Application granted granted Critical
Publication of KR100407682B1 publication Critical patent/KR100407682B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation

Abstract

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 다마신 공정에 의하여 다마신 패턴을 형성하고, 확산장벽을 형성하며, 스핀-온 공정에 의해 구리 전구체를 증착하며, 베이킹 공정에 의해 구리 박막을 형성하고, 수소 환원 어닐 공정과 동시에 강제 매립 공정에 의해 상기 다마신 패턴을 매립하고, 화학적 기계적 연마법에 의해 구리배선을 형성함으로써, 스핀-온 공정을 도입하여 수소 환원 어닐법과 강제 매립을 동시에 진행하여 시드층 공정 없이 구리배선을 형성함으로써 공정의 단순화를 기하고 제조단가를 감소시키며 용이하게 구리배선을 형성할 수 있다.

Description

반도체 소자의 금속배선 형성방법{A method of forming a metal line in a semiconductor device}
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히 셀렉티브 구리 배선을 형성하는 반도체소자의 금속배선 형성방법에 관한 것이다.
반도체 소자를 형성함에 있어서, 구리박막은 알루미늄에 비해 녹는점이 높아 전기적이동(electro-migration)에 대한 저항이 커서 반도체 소자의 신뢰성을 향상시키고 비저항이 낮아 신호전달 속도를 증가시킬 수 있어, 구리박막의 형성기술은 고속 소자 및 고집적 소자에서 필요한 기술이다.
현재의 구리박막 증착법은 전해 증착법(electro planting)법을 이용하여 증착이 진행되고 있으나 전해증착법은 복잡한 화학적 성질로 인하여 공정단가가 상승하고 시드(seed)층 증착공정에 매우 민감하여 최적조건 설정에 어려움이 따르고 있다. 즉, 시드층을 따라서 흐르는 전자장에 의해 구리 이온이 이동하여 증착되게 되는데, 시드층이 불균일하게 증착될 경우 포텐셜 드롭이 발생하여 불균일한 전해증착이 일어나서 비아(via) 및 트렌치(trench) 구조에서 보이드(void)가 발생하여 구리배선 특성을 저하시키는 문제점이 있었다.
따라서 본 발명은, 시드층의 형성없이 구리배선을 형성할 수 있는 반도체 소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속배선 형성방법은, 층간 절연막에 다마신 패턴이 형성된 기판이 제공되는 단계, 상기 다마신 패턴이 형성된 전체 구조상에 확산 장벽층을 형성하는 단계, 상기 확산 장벽층 상에 스핀-온 공정에 의해 구리 전구체를 증착하는 단계, 상기 구리 전구체를 베이킹 공정에 의해 다공성 구리층으로 변화시키는 단계, 상기 다공성 구리층에 수소 환원어닐 공정 및 강제 매립 공정을 실시하여 상기 다마신 패턴이 완전히 매립된 구리박막을 형성하는 단계, 화학적 기계적 연마법에 의해 상기 구리층을 연마하여 구리배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1:기판 2:층간절연막
3:다마신 패턴 4:확산장벽층
5a:스핀-온 구리층 5b:다공성 구리층
5c:구리박막 6:구리배선
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하도록 한다.
도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(1) 상부에 층간 절연막(2)을 형성하고, 싱글 다마신(single damascene) 혹은 듀얼 다마신(dual damascene)법으로 비아(via) 및/또는 트렌치(trench)로 이루어진 다마신 패턴(3)을 형성한다. 이후 다마신 패턴(3) 형성시에 발생된 부산물을 제거하기 위해 클리닝(cleaning)을 실시한다.
상기에서, 층간절연막(2)은 스핀-온 혹은 화학적 기상 증착법(CVD)에 의하여 저유전 상수를 갖는 절연물질로 형성하여, 콘택/라인 형성 후 클리닝 공정은 하지층이 텅스텐, 알루미늄등의 금속일 경우에는 RF플라즈마의 이용이 가능하다. 그리고 하지층이 구리일 경우에는 리액티브 클리닝(reactive cleaning)법을 적용한다.
도 1b를 참조하면, 확산장벽층(barrier metal; 4)을 형성한다. 이때 확산장벽층(4)으로는 이온화된 PVD, CVD 및 MOCVD공정에 의한 TiN 박막 혹은 이온화된 PVD Ta 및 PVD TaN, CVD Ta, CVD TaN, CVD WN, PVD TiAlN, PVD TiSiN, PVD TaSiN,CVD TiAlN, CVD TiSiN, CVD TaSiN 박막의 적용이 가능하다.
도 1c를 참조하면, 구리 전구체(Cu precursor)를 -10℃ 내지 100℃의 범위에서 100 내지 5000rpm의 속도로 스핀-온 증착하여 스핀-온 구리층(5a)을 형성한다.
상기에서, 스핀-온 증착시 초기 1 내지 10초 사이에는 최고속도인 5000rpm의 속도로 스핀-온 증착한다.
도 1d를 참조하면, 스핀-온 구리층(5a)의 폴리머 성분을 제거하기 위하여 수소분위기 하에서 200℃ 내지 500℃의 온도영역에서 베이킹(baking)을 실시하는데, 단일 스텝 혹은 다단계 스텝으로 실시한다. 단일 스텝일 경우에는 200℃ 내지 500℃의 영역의 한 온도에서 1초 내지 10분 동안 베이킹을 실시하며, 다단계 스텝에서는 200℃ 내지 500℃ 영역의 여러 온도에서 1초 내지 10분 동안 베이킹을 실시한다.
상술한 베이킹시에는 H2만을 적용하거나 H2+Ar(0-95%) 혹은 H2+N2(0-95%)등과 같은 수소 혼합기체를 이용하여 수소분위기를 형성하며 1분 내지 3시간동안 베이킹을 실시한다. 베이킹을 실시하게 되면 스핀-온 구리층(5a)는 다공성 막질이 되고 일부는 구리 산화막 형태로 존재하는 다공성 구리층(5b)이 된다.
도 1e를 참조하면, 수소 치환 어닐(hydrogen reduction annealing) 공정과 동시에 강제 매립 공정으로 다공성 구리층(5b)의 밀도를 높이고 구리 산화막을 제거하여 구리박막(5c)을 형성한다. 수소 치환 어닐 공정은 수소 분위기하에서 200℃ 내지 500℃의 온도영역에서 1분 내지 10분 동안 치환 어닐링을 행하는 것이며, 포스 파일링 공정은 0.1MPa 내지 100MPa의 압력으로 행한다.
이때 포스 파일링 공정은 단일 스텝, 다단계스텝 또는 사인곡선형 압력으로 1내지 10회 행하는데, 단일 스텝 및 다단계 스텝을 이용하여 압력을 가할 때 단일가스 및 혼합가스의 사용이 가능하며, 다단계스텝을 이용하는 경우는 먼저 수소 단일 가스를 이용하거나 수소, 아르곤 및 헬륨 등의 혼합가스를 이용하여 처리한 후, 수소가스를 이용하여 최종처리를 한다.
도 1f를 참조하면, 화학적 기계적 연마법(chemical mechanical polishing)으로 층간 절연막(2)의 표면이 노출될 때까지 구리박막(5c) 및 확산장벽층(4)을 연마한 후 포스트 클리닝(post cleaning)을 실시하여 다마신 패턴(3)내에 구리배선(6)을 형성한다.
상술한 바와 같이, 본 발명은 스핀-온 공정을 도입하여 수소 환원 어닐(hydrogen reduction anneal)법과 강제 매립(force fill)을 동시에 진행하여 시드층 공정 없이 구리배선을 형성함으로써 공정의 단순화를 기하고 제조단가를 감소시키며 용이하게 구리배선을 형성할 수 있다.

Claims (11)

  1. 층간 절연막에 다마신 패턴이 형성된 기판이 제공되는 단계,
    상기 다마신 패턴이 형성된 전체 구조상에 확산 장벽층을 형성하는 단계,
    상기 확산 장벽층 상에 스핀-온 공정에 의해 구리 전구체를 증착하는 단계,
    상기 구리 전구체를 베이킹 공정에 의해 다공성 구리층으로 변화시키는 단계,
    상기 다공성 구리층에 수소 환원 어닐 공정 및 강제 매립 공정을 실시하여 상기 다마신 패턴이 완전히 매립된 구리박막을 형성하는 단계,
    화학적 기계적 연마법에 의해 상기 구리층을 연마하여 구리배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 층간절연막은 스핀-온 공정 및 화학적 기상증착법중 어느 하나의 공정에 의해 저유전율을 갖는 절연물질로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 구리전구체는 -10℃ 내지 100℃의 범위내에서 100 내지 5000 rpm의 속도로 스핀-온 증착하되 초기 1 내지 10초 사이에는 최고속도를 유지하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제 1 항에 있어서,
    상기 베이킹 공정의 온도범위는 200℃ 내지 500℃인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제 4 항에 있어서,
    상기 베이킹 공정은 200℃ 내지 500℃ 영역의 어느 한 온도에서 1초 내지 10분 동안 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  6. 제 4 항에 있어서,
    상기 베이킹 공정은 1초 내지 10분 동안 200℃ 내지 500℃ 영역의 여러 온도에서 다단계로 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  7. 제 1 항에 있어서,
    상기 베이킹 공정은 H2, H2+Ar(0-95%) 및 H2+N2(0-95%)중 어느 한 분위기에서 1분 내지 3시간 동안 실시되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  8. 제 1 항에 있어서,
    상기 수소 환원 어닐 공정은 상기 베이킹 공정후 연속적으로 실시되며 200℃ 내지 500℃의 온도영역에서 1분 내지 10분 동안 실시되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  9. 제 1 항에 있어서,
    상기 강제 매립 공정은 0.1MPa 내지 100MPa 영역에서 어느 한 압력을 설정하여 실시되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  10. 제 1 항에 있어서,
    상기 강제 매립 공정은 수소 단일 가스 혹은 수소, 아르곤 및 헬륨 혼합가스중 어느 하나의 분위기에서 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  11. 제 1 항에 있어서,
    상기 수소 환원 어닐 공정 및 강제 매립 공정은 1 내지 10회 반복적으로 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR10-2000-0035351A 2000-06-26 2000-06-26 반도체 소자의 금속배선 형성방법 KR100407682B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0035351A KR100407682B1 (ko) 2000-06-26 2000-06-26 반도체 소자의 금속배선 형성방법
US09/888,539 US6528415B2 (en) 2000-06-26 2001-06-26 Method of forming a metal line in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0035351A KR100407682B1 (ko) 2000-06-26 2000-06-26 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20020000461A true KR20020000461A (ko) 2002-01-05
KR100407682B1 KR100407682B1 (ko) 2003-12-01

Family

ID=19673931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0035351A KR100407682B1 (ko) 2000-06-26 2000-06-26 반도체 소자의 금속배선 형성방법

Country Status (2)

Country Link
US (1) US6528415B2 (ko)
KR (1) KR100407682B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462366B1 (ko) * 2002-11-20 2004-12-17 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
KR100523917B1 (ko) * 2003-07-18 2005-10-25 매그나칩 반도체 유한회사 반도체 소자의 인덕터 형성 방법
KR20160117288A (ko) * 2015-03-31 2016-10-10 램 리써치 코포레이션 기판 내로의 전구체 관통을 방지하기 위한 주기적, 비등압, 구멍 시일링 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531386B1 (en) * 2002-02-08 2003-03-11 Chartered Semiconductor Manufacturing Ltd. Method to fabricate dish-free copper interconnects
JP4548280B2 (ja) * 2005-08-31 2010-09-22 ソニー株式会社 半導体装置の製造方法
JP2007081113A (ja) * 2005-09-14 2007-03-29 Sony Corp 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980065748A (ko) * 1997-01-14 1998-10-15 김광호 반도체 소자의 금속 배선 형성방법
JP3031301B2 (ja) * 1997-06-25 2000-04-10 日本電気株式会社 銅配線構造およびその製造方法
KR100250455B1 (ko) * 1997-12-19 2000-05-01 정선종 구리 박막을 이용한 반도체 소자의 금속 배선 형성 방법
JP3191759B2 (ja) * 1998-02-20 2001-07-23 日本電気株式会社 半導体装置の製造方法
US6319728B1 (en) * 1998-06-05 2001-11-20 Applied Materials, Inc. Method for treating a deposited film for resistivity reduction
JP3137087B2 (ja) * 1998-08-31 2001-02-19 日本電気株式会社 半導体装置の製造方法
JP2000223491A (ja) * 1999-01-29 2000-08-11 Ulvac Japan Ltd Ｃｕ薄膜形成法
JP3271757B2 (ja) * 1999-03-01 2002-04-08 日本電気株式会社 半導体装置の製造方法
US6017817A (en) * 1999-05-10 2000-01-25 United Microelectronics Corp. Method of fabricating dual damascene

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462366B1 (ko) * 2002-11-20 2004-12-17 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
KR100523917B1 (ko) * 2003-07-18 2005-10-25 매그나칩 반도체 유한회사 반도체 소자의 인덕터 형성 방법
KR20160117288A (ko) * 2015-03-31 2016-10-10 램 리써치 코포레이션 기판 내로의 전구체 관통을 방지하기 위한 주기적, 비등압, 구멍 시일링 방법

Also Published As

Publication number Publication date
US20020016061A1 (en) 2002-02-07
US6528415B2 (en) 2003-03-04
KR100407682B1 (ko) 2003-12-01

Similar Documents

Publication Publication Date Title
US7425506B1 (en) Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US6426289B1 (en) Method of fabricating a barrier layer associated with a conductor layer in damascene structures
KR100498454B1 (ko) 2-단계 도금으로 다마신 배선을 형성하는 방법
US7319071B2 (en) Methods for forming a metallic damascene structure
US20040219783A1 (en) Copper dual damascene interconnect technology
US20040087148A1 (en) Copper interconnect by immersion/electroless plating in dual damascene process
KR20040003232A (ko) 반도체 소자의 다층 배선 형성방법
KR100407681B1 (ko) 반도체 소자의 금속배선 형성방법
KR100301248B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100407682B1 (ko) 반도체 소자의 금속배선 형성방법
KR20070066426A (ko) 반도체 소자의 금속배선 형성방법
KR100866138B1 (ko) 반도체 소자의 배선 및 그의 형성방법
KR100386628B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100283110B1 (ko) 반도체소자의 금속배선 형성방법
KR100421913B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100456259B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100451767B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100451766B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20030096828A (ko) 반도체 소자의 구리 배선 형성 방법
KR20020002911A (ko) 반도체소자의 금속배선 형성방법
KR100538632B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20040037305A (ko) 반도체 소자의 금속 배선 형성 방법
KR100453182B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20020092003A (ko) 반도체 소자의 구리 배선 형성 방법
KR20020090441A (ko) 반도체 소자의 구리배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee