KR100456259B1 - 반도체 소자의 구리 배선 형성방법 - Google Patents

반도체 소자의 구리 배선 형성방법 Download PDF

Info

Publication number
KR100456259B1
KR100456259B1 KR10-2002-0041309A KR20020041309A KR100456259B1 KR 100456259 B1 KR100456259 B1 KR 100456259B1 KR 20020041309 A KR20020041309 A KR 20020041309A KR 100456259 B1 KR100456259 B1 KR 100456259B1
Authority
KR
South Korea
Prior art keywords
copper
copper plating
forming
plating layer
cvd
Prior art date
Application number
KR10-2002-0041309A
Other languages
English (en)
Other versions
KR20040008017A (ko
Inventor
표성규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0041309A priority Critical patent/KR100456259B1/ko
Publication of KR20040008017A publication Critical patent/KR20040008017A/ko
Application granted granted Critical
Publication of KR100456259B1 publication Critical patent/KR100456259B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 구리 배선 형성방법에 관한 것으로, 트렌치와 비아홀로 이루어진 다마신 패턴을 포함한 전체 구조 표면 상에 구리 확산 방지 도전층 및 시드층을 형성하고, 제 1 구리 도금법으로 다마신 패턴을 채워 제 1 구리 도금층을 형성하고, 제 1 구리 도금층을 수소 환원 분위기에서 열처리하거나 린싱(rinsing)한 후 제 2 구리 도금법으로 제 1 구리 도금층 상에 제 2 구리 도금층을 형성하므로, 제 1 구리 도금층에 발생된 보이드(void)나 구멍(pit) 등의 결함들을 제거할 수 있어 소자의 신뢰성 및 수율 향상은 물론 소자의 고집적화를 실현할 수 있는 반도체 소자의 구리 배선 형성 방법에 관하여 기술된다.

Description

반도체 소자의 구리 배선 형성방법 {Method of forming a copper wiring in a semiconductor device}
본 발명은 반도체 소자의 구리 배선 형성방법에 관한 것으로, 특히 구리 도금(plating)법으로 형성되는 구리 도금층의 표면에 발생된 보이드(void)나 구멍(pit) 등의 결함(defect)을 제거하여 소자의 신뢰성 및 소자의 수율을 향상시킬 수 있는 반도체 소자의 구리 배선 형성 방법에 관한 것이다.
일반적으로, 반도체 산업이 초대규모 집적 회로(Ultra Large Scale Integration; ULSI)로 옮겨 가면서 소자의 지오메트리(geometry)가 서브-하프-마이크로(sub-half-micron) 영역으로 계속 줄어드는 반면, 성능 향상 및 신뢰도 측면에서 회로 밀도(circuit density)는 증가하고 있다. 이러한 요구에 부응하여, 반도체 소자의 금속 배선을 형성함에 있어서 구리 박막은 알루미늄에 비해 녹는점이 높아 전기이동도(electro-migration; EM)에 대한 저항이 커서 반도체 소자의 신뢰성을 향상시킬 수 있고, 비저항이 낮아 신호전달 속도를 증가시킬 수 있어, 집적 회로(integration circuit)에 유용한 상호연결 재료(interconnection material)로 사용되고 있다.
현재, 사용이 가능한 구리 매립 방법으로는 물리기상증착(PVD)법/리플로우 (reflow), 화학기상증착법(CVD), 전기 도금(Electroplating)법, 무전기 도금(Electroless-plating)법 등이 있다. 도금법 중에서, 무전기 도금은 높은 애스펙트 비(high aspect ratio)에서도 우수한 갭 필링(gap filling)과 고속 성장을 보여주고 있으나, 결정립의 크기(grain size)가 작아 전기 이동도(EM)에 대한 내성이 낮고 화학반응도 복잡하여 제어가 어려운 단점이 있고, 전기 도금은 성장 속도가 빠를 뿐만 아니라 화학 반응이 비교적 간단하고 취급이 쉬우며 결정립의 크기가 크고 양호한 막질을 얻을 수 있으므로 전기 이동도에 대한 내성이 우수하다. 따라서, 구리층을 형성하는데 전기 도금법이 선호되고 있다.
그러나, 전기 도금법을 이용한 구리 배선 매립 공정은 소자 특성에 영향을 미치는 결함(defect)을 가지고 있어 이의 감소를 위한 노력이 진행되고 있다. 전기 도금법으로 트렌치 및 비아홀로 이루어진 다마신 패턴을 매립하는 공정에서 발생되는 주요 결함은 다음과 같다.
첫째, 구리가 매립된 트렌치 및 비아홀에서 보이드(void)가 발생된다. 이는 균일한 시드층의 증착이 필요하며, 전기 도금법의 화학제(chemistry) 조성 및 인가 전류에 의하여 영향을 받는다.
둘째, 구리가 과도하게 도금(overplating)되어 구리층의 표면에 돌기(protrusion)가 발생된다. 이는 패턴 밀도(pattern density)에 따라 도금 박막의 두께가 다르게 나타나는 현상으로 후속 화학적 기계적 연마(CMP) 공정에 큰 문제를 야기하며, 이러한 돌기 현상은 도금액 속에 넣는 첨가제에 따라서 큰 영향을 받는다.
셋째, 구리층의 표면에 다수의 구멍(pit)이 발생된다. 이러한 구멍이 배선 라인에 형성될 경우 소자의 불량(device fail)을 야기시키는 원인이 된다. 이러한 현상은 여러 가지 복합적인 원인들이 내포되어 발생한다.
따라서, 본 발명은 구리 도금법으로 형성되는 구리 도금층의 표면에 발생된 보이드(void)나 구멍(pit) 등의 결함(defect)을 제거하여 소자의 신뢰성 및 소자의 수율을 향상은 물론 소자의 고집적화를 실현할 수 있는 반도체 소자의 구리 배선 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체 소자의 구리 배선 형성 방법은 층간 절연막에 다마신 패턴이 형성된 기판이 제공되는 단계; 상기 다마신 패턴을 포함한 층간 절연막의 표면을 따라 구리 확산 방지 도전층 및 시드층을 형성하는 단계; 제 1 구리 도금법으로 상기 다마신 패턴을 포함한 상기 층간 절연막 상에 제 1 구리 도금층을 형성하는 단계; 상기 제 1 구리 도금층을 표면 처리 하는 단계; 제 2 구리 도금법으로 상기 제 1 구리 도금층 상에 제 2 구리 도금층을 형성하는 단계; 및 화학적 기계적 연마 공정으로 상기 다마신 패턴 내에 구리 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 구리 배선 형성방법을 설명하기 위한 소자의 단면도.
도 2는 구리 전기 도금법으로 형성된 구리 도금층의 표면 사진.
<도면의 주요 부분에 대한 부호의 설명>
10: 기판 11: 하부 금속 배선
12: 구리 확산 방지 절연막 13: 비아 절연막
14: 트렌치 에치 스톱 절연막 15: 트렌치 절연막
16: 캡핑 절연막 17: 다마신 패턴
18: 구리 확산 방지 도전층 19: 시드층
20a: 제 1 구리 도금층 20b: 제 2 구리 도금층
200: 구리 배선 210: 결함
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세하게 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 구리 배선 형성방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 하부 금속 배선(11)이 형성된 기판(10)이 제공되고, 하부 금속 배선(11)을 포함한 기판(10) 상에 구리 확산 방지 절연막(12), 비아 절연막(13), 트렌치 에치 스톱 절연막(14), 트렌치 절연막(15) 및 캡핑 절연막(16)을 순차적으로 형성하여 금속 층간 절연막을 형성한다. 다마신(damascene) 기법으로 금속 층간 절연막의 일부를 식각하여 하부 금속 배선(11)의 일부가 노출되는 비아홀 및 트렌치로 이루어진 다마신 패턴(17)을 형성한다. 다마신 패턴(17)을 포함한 금속 층간 절연막의 표면을 따라 구리 확산 방지 도전층(18) 및 시드층(19)을 형성한다.
상기에서, 하부 금속 배선(21)은 반도체 소자의 금속 배선 재료로 사용되는 모든 물질 예를 들어, 텅스텐(W), 알루미늄(Al), 구리(Cu)를 사용하여 형성할 수 있다. 구리 확산 방지 절연막(12), 트렌치 에치 스톱 절연막(14) 및 캡핑 절연막(16)은 주로 질화물 계통의 절연물질로 형성한다. 비아 절연막(13) 및 트렌치 절연막(15)은 주로 산화물 계통의 절연물질 특히 유전율이 낮은 저유전 절연물질로 형성한다. 구리 확산 방지 도전층(18)은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN, CVD TiAlN, CVDTiSiN, CVD TaSiN 중 어느 하나의 물질로 형성한다. 시드층(19)은 Cu, Ni, Mo, Pt, Al중 어느 하나의 물질을 사용하며, PVD, CVD, ALD 공정중 어느 하나의 공정으로 50 내지 500Å의 두께로 형성한다. 다마신 패턴(17)을 형성한 후 구리 확산 방지 도전층(18)을 형성하기 전에 세정 공정을 실시하는데, 세정 공정은 하부 금속 배선(11)이 텅스텐이나 알루미늄으로 형성된 경우에는 고주파 플라즈마(RF plasma)를 이용하고, 하부 금속 배선(11)이 구리로 형성된 경우에는 리액티브 클리닝(reactive cleaning) 방법으로 실시한다.
도 1b를 참조하면, 다마신 패턴(17)이 충분히 채워지도록 제 1 구리 전기 도금법으로 제 1 구리 도금층(20a)을 금속 층간 절연막 상에 형성한다.
상기에서, 제 1 구리 도금층(20)은 시드층(19)을 형성 공정 후에 1분 내지 48시간 이내에 형성하거나 시간 지연(time delay)없이 형성한다. 제 1 구리 도금층(20a)의 표면에는 보이드(void)나 구멍(pit) 등의 결함들(defect; 210)이 발생되는데, 이 결함(210)은 소자의 불량을 유발시키는 원인으로 작용하며, 도 2의 사진에도 제 1 구리 도금층(20a)의 표면에 결함(210)이 발생된 것이 잘 나타나 있다.
도 1c를 참조하면, 제 1 구리 도금층(20a)을 제 1 수소환원 열처리나 린싱(rinsing) 공정으로 표면 처리한 후 제 2 구리 전기 도금법으로 제 1 구리 도금층(20a) 상에 제 2 구리 도금층(20b)을 형성한다. 제 2 구리 도금층(20b)에 의해 결함(210)이 제거된다. 이후, 제 2 구리 도금층(20b) 및 제 1 구리 도금층(20a)을 제 2 수소환원 열처리하여
상기에서, 제 1 및 제 2 수소 환원 분위기의 열처리는 상온 내지 350℃의 온도에서 H2만을 적용하거나, H2+ Ar(1~95%)이나 H2+ N2(1~95%) 등과 같은 수소 혼합 기체를 적용하여 진행한다. 제 1 수소 환원 열처리에 의해 제 1 구리 도금층(20a)의 표면 생성된 구리 산화물은 제거되고, 또한 제 1 구리 도금층(20a)은 그레인 구조(grain morphology)가 바뀌게 된다. 제 2 수소 환원 열처리에 의해 제 2 구리 도금층(20b)의 표면 생성된 구리 산화물은 제거되고, 또한 제 2 구리 도금층(20b)은 그레인 구조(grain morphology)가 바뀌게 되며, 제 1 및 제 2 구리 도금층(20a 및 20b)의 막질이 안정화된다. 린싱 공정은 탈이온수(DIW)만을 사용하거나 탈이온수(DIW)에 산성 물질(acid)이 희석된 것을 사용하여 진행한다. 산성 물질은 H2SO4, HCl, HF, HNO3등이 사용 가능하고, 탈이온수 : 산성 물질의 희석비는 0.1 ~ 10000 : 1로 한다.
도 1d를 참조하면, 화학적 기계적 연마 공정으로 다마신 패턴(17) 내에 구리 배선(200)을 형성한다.
상기한 본 발명의 실시예에서, 제 1 구리 전기 도금법은 펄스 도금법(pulse plating), 다단계 DC 도금법(multiple DC plating), 포워드 펄스 도금법(forward pulse plating), 리버스 펄스 도금법(reverse pulse plating) 등이 가능하며, 다단계 DC 도금을 시행하는 경우는 0.1mA 내지 5A의 웨팅 스테이지 전류(wetting stage current)를 적용한다. 제 2 구리 전기 도금법은 제 1 구리 전기 도금법과는 달리미세 전류의 적용이 필수적인데, 예를 들어, 다단계 DC 도금을 시행하는 경우에 적용 전류가 0.001A 내지 3A의 범위이다. 또한, 제 2 구리 전기 도금법은 펄스 도금법, 다단계 DC 도금법, 포워드 펄스 도금법, 리버스 펄스 도금법 등이 가능하다. 제 2 구리 전기 도금법에 의해 도금되는 제 2 구리 도금층(20b)은 그 두께가 1000Å이 넘지 않도록 하며, 바람직하게는 100 내지 1000Å의 두께, 더욱 바람직하게는 200 내지 800Å의 두께로 형성한다.
한편, 상기한 본 발명의 실시예에서는 전기 도금법을 적용하였으나, 무전기 도금법으로 제 1 구리 도금층(20a) 및 제 2 구리 도금층(20b)을 형성할 수 있으며, 또한 전기 도금법과 무전기 도금법을 병행하여 제 1 구리 도금층(20a) 및 제 2 구리 도금층(20b)을 형성할 수 있다.
상술한 바와 같이, 본 발명은 제 1 구리 도금층을 수소 환원 분위기에서 열처리하거나 린싱(rinsing)한 후 그 상부에 제 2 구리 도금층을 얇게 형성하므로 제 1 구리 도금층에 발생된 보이드(void)나 구멍(pit) 등의 결함들을 제거할 수 있어 소자의 신뢰성 및 수율 향상은 물론 소자의 고집적화를 실현할 수 있다.

Claims (12)

  1. (a) 층간 절연막에 다마신 패턴이 형성된 기판이 제공되는 단계;
    (b) 상기 다마신 패턴을 포함한 층간 절연막의 표면을 따라 구리 확산 방지 도전층 및 시드층을 형성하는 단계;
    (c) 제 1 구리 도금법으로 상기 다마신 패턴을 포함한 상기 층간 절연막 상에 제 1 구리 도금층을 형성하는 단계;
    (d) H2또는 상기 H2를 포함하는 혼합기체를 이용한 수소환원 열처리를 이용하여 상기 제 1 구리 도금층의 상부면을 표면처리하는 단계;
    (e) 제 2 구리 도금법으로 상기 제 1 구리 도금층 상에 제 2 구리 도금층을 형성하는 단계; 및
    (f) 화학적 기계적 연마 공정으로 상기 다마신 패턴 내에 구리 배선을 형성하는 단계를 포함하는 반도체 소자의 구리 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 구리 확산 방지 도전층은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN, CVD TiAlN, CVD TiSiN, CVD TaSiN 중 어느 하나의 물질로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 시드층은 Cu, Ni, Mo, Pt, Al중 어느 하나의 물질을 사용하며, PVD, CVD, ALD 공정중 어느 하나의 공정으로 50 내지 500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 제 1 및 제 2 구리 도금법은 펄스 도금법, 다단계 DC 도금법, 포워드 펄스 도금법, 리버스 펄스 도금법 중 어느 하나를 적용하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 제 1 구리 도금법은 0.1mA 내지 5A의 웨팅 스테이지 전류를 적용하는 다단계 DC 도금법인 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  6. 제 1 항 또는 제 4 항에 있어서,
    상기 제 2 구리 전기 도금법은 0.001A 내지 3A의 범위의 미세 전류를 적용하고, 1000Å이하의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  7. (a) 층간 절연막에 다마신 패턴이 형성된 기판이 제공되는 단계;
    (b) 상기 다마신 패턴을 포함한 층간 절연막의 표면을 따라 구리 확산 방지 도전층 및 시드층을 형성하는 단계;
    (c) 제 1 구리 도금법으로 상기 다마신 패턴을 포함한 상기 층간 절연막 상에 제 1 구리 도금층을 형성하는 단계;
    (d) 탈이온수(DIW) 또는 상기 탈이온수(DIW)에 산성 물질이 희석된 용액을 이용한 린싱 공정을 이용하여 상기 제 1 구리 도금층의 상부면을 표면처리하는 단계;
    (e) 제 2 구리 도금법으로 상기 제 1 구리 도금층 상에 제 2 구리 도금층을 형성하는 단계; 및
    (f) 화학적 기계적 연마 공정으로 상기 다마신 패턴 내에 구리 배선을 형성하는 단계를 포함하는 반도체 소자의 구리 배선 형성 방법.
  8. 제 1 항에 있어서,
    상기 수소환원 열처리는 상온 내지 350℃의 온도에서 실시되되, 상기 혼합기체는 H2+ Ar(1~95%) 또는 H2+ N2(1~95%)인 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  9. 삭제
  10. 제 7 항에 있어서,
    상기 산성 물질은 H2SO4, HCl, HF, HNO3중 적어도 어느 하나를 사용하고, 탈이온수 : 산성 물질의 희석비는 0.1 ~ 10000 : 1로 하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  11. 제 1 항에 있어서,
    상기 화학적 기계적 연마 공정 전에 수소 환원 분위기에서 열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  12. 제 11 항에 있어서,
    상기 열처리 공정은 상온 내지 350℃의 온도에서 H2만을 적용하거나, H2+ Ar(1~95%)이나 H2+ N2(1~95%)와 같은 수소 혼합 기체를 적용하여 실시하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
KR10-2002-0041309A 2002-07-15 2002-07-15 반도체 소자의 구리 배선 형성방법 KR100456259B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0041309A KR100456259B1 (ko) 2002-07-15 2002-07-15 반도체 소자의 구리 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0041309A KR100456259B1 (ko) 2002-07-15 2002-07-15 반도체 소자의 구리 배선 형성방법

Publications (2)

Publication Number Publication Date
KR20040008017A KR20040008017A (ko) 2004-01-28
KR100456259B1 true KR100456259B1 (ko) 2004-11-09

Family

ID=37317282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0041309A KR100456259B1 (ko) 2002-07-15 2002-07-15 반도체 소자의 구리 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100456259B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709970B1 (en) * 2002-09-03 2004-03-23 Samsung Electronics Co., Ltd. Method for creating a damascene interconnect using a two-step electroplating process
KR100613283B1 (ko) * 2004-12-27 2006-08-21 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법
KR100854910B1 (ko) * 2006-12-28 2008-08-28 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
KR101366367B1 (ko) * 2013-01-25 2014-02-24 박종익 전력용 반도체 모듈의 구리층 형성방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969522A (ja) * 1995-09-01 1997-03-11 Fujitsu Ltd 埋め込み導電層の形成方法
JPH1145887A (ja) * 1997-05-30 1999-02-16 Internatl Business Mach Corp <Ibm> エレクトロマイグレーション耐性が向上し欠陥影響度が少ないサブクォーターミクロンの銅相互接続
WO1999009593A1 (en) * 1997-08-19 1999-02-25 Applied Materials, Inc. Dual damascene metallization
KR20010004717A (ko) * 1999-06-29 2001-01-15 김영환 반도체 소자의 금속 배선 형성 방법
KR100363847B1 (ko) * 1999-06-24 2002-12-06 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969522A (ja) * 1995-09-01 1997-03-11 Fujitsu Ltd 埋め込み導電層の形成方法
JPH1145887A (ja) * 1997-05-30 1999-02-16 Internatl Business Mach Corp <Ibm> エレクトロマイグレーション耐性が向上し欠陥影響度が少ないサブクォーターミクロンの銅相互接続
WO1999009593A1 (en) * 1997-08-19 1999-02-25 Applied Materials, Inc. Dual damascene metallization
KR100363847B1 (ko) * 1999-06-24 2002-12-06 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR20010004717A (ko) * 1999-06-29 2001-01-15 김영환 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR20040008017A (ko) 2004-01-28

Similar Documents

Publication Publication Date Title
US7341946B2 (en) Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US7405157B1 (en) Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US7030016B2 (en) Post ECP multi-step anneal/H2 treatment to reduce film impurity
US7070687B2 (en) Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
KR100498454B1 (ko) 2-단계 도금으로 다마신 배선을 형성하는 방법
US7319071B2 (en) Methods for forming a metallic damascene structure
KR100301248B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100456259B1 (ko) 반도체 소자의 구리 배선 형성방법
KR20040033260A (ko) 반도체 장치의 제조 방법
US6955984B2 (en) Surface treatment of metal interconnect lines
KR100363847B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100407682B1 (ko) 반도체 소자의 금속배선 형성방법
KR100421913B1 (ko) 반도체 소자의 금속 배선 형성방법
EP1432016B1 (en) A plating-rinse-plating process for fabricating copper interconnects
KR100451767B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100431105B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100858873B1 (ko) 구리 무전해 도금법을 이용한 대머신 금속배선 형성방법
KR100451766B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100472856B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100472859B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100443795B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR20020089777A (ko) 반도체 소자의 구리배선 형성방법
KR100298648B1 (ko) 반도체 소자용 배선박막 형성방법
KR20040005473A (ko) 반도체 소자의 구리 배선 형성방법
KR20040007865A (ko) 반도체 소자의 구리 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee