KR100298648B1 - 반도체 소자용 배선박막 형성방법 - Google Patents

반도체 소자용 배선박막 형성방법 Download PDF

Info

Publication number
KR100298648B1
KR100298648B1 KR1019980053245A KR19980053245A KR100298648B1 KR 100298648 B1 KR100298648 B1 KR 100298648B1 KR 1019980053245 A KR1019980053245 A KR 1019980053245A KR 19980053245 A KR19980053245 A KR 19980053245A KR 100298648 B1 KR100298648 B1 KR 100298648B1
Authority
KR
South Korea
Prior art keywords
thin film
wiring thin
forming
gas
semiconductor device
Prior art date
Application number
KR1019980053245A
Other languages
English (en)
Other versions
KR20000038294A (ko
Inventor
황철주
Original Assignee
황 철 주
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황 철 주, 주성엔지니어링(주) filed Critical 황 철 주
Priority to KR1019980053245A priority Critical patent/KR100298648B1/ko
Publication of KR20000038294A publication Critical patent/KR20000038294A/ko
Application granted granted Critical
Publication of KR100298648B1 publication Critical patent/KR100298648B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반사도 및 단차피복성이 우수한 반도체 소자용 배선박막을 형성하는 방법에 대해 개시한다. 본 발명의 배선막박 형성방법에서는, 화학기상증착에 의해 1차적으로 배선박막의 일부를 형성하고, 플라즈마를 이용한 박막증착에 의해 2차적으로 배선박막을 일부를 형성하는 두 과정을 혼용한다. 또한, 배선박막은 표면반응 제어영역(surface reaction controlled regime) 내에서 증착되고, 이를 플라즈마 표면처리한다. 이에 따라, 콘택이나 비아(via)가 우수한 단차피복성(step coverage)을 가지며, 보이드(void)의 발생이 방지된 배선박막을 얻을 수 있다.

Description

반도체 소자용 배선박막 형성방법
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 반도체소자 제조공정에서 배선박막을 화학기상 증착방법과 플라즈마를 이용하여 증착시킴으로써 반사도와 단차피복성을 크게 향상시킬 수 있는 반도체 소자용 배선박막 형성방법에 관한 것이다.
반도체 소자의 고집적화에 따라, 각 소자 간에 전기적 신호를 전달하는 금속 배선이 미세화되므로 단면적 감소에 의한 배선저항 증가 및 배선간격 축소에 의한 기생 캐퍼시터 증가가 문제점으로 대두되었다. 이러한 저항 및 캐퍼시터 증가는 RC 지연시간을 유발시켜 향후의 로직(logic) 공정이 추구하는 고속 반도체소자를 제조하는데 장벽요인이 될 것이다. 고속 반도체 소자를 제조하기 위해서는, 금속 배선간 기생 캐퍼시터를 줄여야 한다. 이를 위해, 저 유전률 절연막이나 저 저항 금속 배선의 사용이 필수적인데 특히, 저 저항 금속 배선 공정 기술은 아직 공정 및 장비상의 개선의 여지가 많아 고속 반도체 제조기술 수립에 중요한 과제로서 많은 연구가 진행되고 있다.
종래에, 금속 배선용 금속막으로는 PVD(Physical Vapor Deposition)의 방법으로 형성된 알루미늄(Al)막이 주로 이용되었다. 그러나, 이러한 방법으로 형성된 알루미늄막은 높은 종횡비(aspect ratio)를 갖는 콘택 홀 또는 비아(via)에서의 단차피복성(step coverage) 문제를 해결할 수 없었다. 이를 해결하기 위한 방법으로, 알루미늄 리플로우(reflow) 또는 알루미늄 CVD(Chemical Vapor Deposition) 등의 제조 공정이 대두되었는데, 알루미늄 리플로우 공정의 경우도 종횡비가 3.0 이상인 콘택홀을 채우기에는 역부족이다. 따라서 알루미늄 CVD 공정이 향후 유력한 대안으로 각광받고 있다.
한편, 금속 배선의 선폭이 좁아짐에 따라 알루미늄 자체의 고유 저항으로는 RC 지연의 개선이 어려우므로 고유저항이 알루미늄에 비해 2/3정도로 낮은 구리(Cu) CVD가 최근 본격 연구되고 있다. 이러한 알루미늄이나 구리 CVD의 경우는 막이 형성될 하지층에 대한 의존성이 심하며, 핵 생성 밀도가 낮은 반면 일단 형성된 핵은 빠르게 성장된다. 따라서, 콘택이나 비아의 좁은 구멍을 메우지 못하고 보이드(void)를 형성하는 등 오버-행(over-hang)이 발생하고, 전면 증착시 표면이 거칠어 반사도가 나쁘고 단차피복성이 열악한 문제가 있다. 즉, 알루미늄 혹은 구리의 표면 거칠기의 증가 및 반사도의 감소 그리고 이로 인한 노광 작업시 정렬(align) 및 오버레이(overlay) 측정의 불량, 그리고 콘택에서 돌출된 알루미늄 결정립이 서로 브리지(bridge)되면서 콘택을 막게 됨에 따라 보이드를 형성하는 문제 등이 발생한다. CVD-알루미늄의 표면 거칠기의 증가와 콘택의 측벽에서 발생하는 브리지 형성에 의한 보이드의 형성 등의 문제로 인해서 기존의 방법에서는 알루미늄 혹은 구리 CVD를 매립금속(filling metal)으로 사용하지 못하고 알루미늄 혹은 구리를 씨앗층(seed layer)으로만 사용한 후 스퍼터링방법에 의한 PVD-알루미늄 혹은 PVD-구리로 비아나 콘택을 메우는 CVD-PVD 공정을 사용한다.
이러한 CVD와 PVD 집적 장치는 CVD 반응과 PVD 반응의 공정 영역과 장치 제어 영역이 상이하기 때문에 오염이 되지 않도록 격리수단에 의해 장치를 구성 제어하여야 한다. 이 밖에 핵 생성 밀도를 증가시키기 위한 증착전 표면 처리방법에 대한 연구와 전구체 개발 등이 이루어지고 있으나 아직도 열악한 표면 거칠기와 낮은 증착속도 등 개선의 여지가 많고, 그 자체 해결점이 되지 못하고 있는 실정이다.
또한, 종래의 CVD만을 사용하는 배선박막을 형성하는 공정에 따르면, 배선 형성을 하기 위한 사진과 식각 공정을 완료한 후 탈기체(de-gassing), 식각, 장벽막 형성공정을 차례로 진행하고 CVD공정으로 원하는 배선박막을 증착하게 된다. 이 밖에 CVD공정으로는 얇은 씨앗층(thin seed layer)만 형성한 후 나머지 부분을 PVD공정으로 채워주는 2단계 공정을 사용하기도 한다.
종래 기술을 이용한 반도체 소자의 배선박막 형성방법을 간략히 설명하면 다음과 같다.
먼저, 반도체 기판에 배선 형성 전 공정, 예컨대 콘택이나 비아 구조를 형성한 후, 탈기체 챔버(degas chamber)에서 메탈 콘택(metal contact)의 습식 공정에서 유발된 수분을 제거하기 위해 450℃ 정도에서 가열한다. 그 다음, 소프트 에치 챔버(soft etch chamber)에서 표면 자연산화막과 에치 잔류물(residue)을 제거하기 위해 아르곤(Ar) 고밀도 플라즈마를 이용하여 에치한다. 그리고 나서 장벽막을 증착하는데, 알루미늄의 경우에는 주로 TiN을, 구리의 경우에는 Ta, TaN, WN 혹은 삼성분계 금속을 사용한다. 비아 공정에서는 장벽막 공정을 생략하기도 한다. 이 후, 알루미늄 혹은 구리 CVD로 콘택이나 비아를 CVD공정만으로 채우거나, 혹은 내벽에 얇은 씨앗층을 형성하고 나서 PVD 알루미늄 및 구리로 홀을 채워 주는 공정을 사용하기도 한다.
이러한 종래의 반도체소자의 제조방법은 아래와 같은 문제를 갖고 있다.
첫째, 반도체 소자의 성능에 자연산화막 등의 계면물질, 불순물, 에치 잔류물 등이 큰 악영향을 끼치므로 이를 제거하기 위하여, 웨이퍼를 습식조(wet bath)에서 세정하고 증착장치에 장착한 후 아르곤(Ar) 등을 이용하여 스퍼터 에치(sputter etch)하고 있다. 이 경우 콘택에서는 콘택 바닥의 실리콘 접합부도 식각이 되어, 얕은 접합의 실리콘 손실로 인한 정션 스파이킹(junction spiking)의 문제가 심각해진다. 또한, 상기 자연산화막을 제거하기 위해 HF 담금(dip) 등의 습식 화학 세정시 습식조로부터 반도체 기판이 불순물과 입자에 오염되기 쉽다. 이와 같이 습식 세정공정에서는, 산화막이 완전히 제거되지 않을 뿐만 아니라 불순물에 의해 오염되는 문제점이 있다.
둘째, 알루미늄이나 구리 등을 CVD공정으로 증착할 때, 낮은 핵 생성 밀도에서 급속히 확산 제어영역(mass controlled regime)으로 반응이 진행되어 표면이 거칠고 콘택이나 비아의 입구가 막히는 문제가 있다.
셋째, 알루미늄이나 구리 공정을 개선하기 위해, CVD공정으로 씨앗층을 형성한 후에 PVD공정으로 메우는 종래의 방법에서도, 여러 가지 개선점이 남아 있는 상태이다.
따라서, 본 발명의 기술적 과제는, CVD공정에 의해 배선박막을 형성할 때에 하지층의 표면에서 핵생성 밀도를 증가시킴으로써 증착되는 배선박막의 반사도를 개선시킬 수 있는 반도체 소자용 배선박막 형성방법을 제공하는데 있다.
또한, 본 발명의 다른 기술적 과제는, CVD공정만을 사용하더라도 콘택이나 비아에서 우수한 단차피복성을 보일 뿐 아니라 보이드도 없는 균일한 막을 형성시킬 수 있는 반도체 소자용 배선박막 형성방법을 제공하는데 있다.
또한, 본 발명의 또 다른 기술적 과제는, 플라즈마를 이용하여 배선 재료 내에 원하는 불순물 이온 도핑이 가능한 반도체 소자용 배선박막 형성방법을 제공하는데 있다.
상기한 기술적 과제들을 해결하기 위한 본 발명의 일 측면에는, 플라즈마 전극을 갖는 화학기상 증착장치를 이용하여 소정의 공정이 수행된 반도체 기판 상에 배선박막을 형성시키는 방법에 있어서, 기판 상부에 화학기상 증착공정에 의해 먼저 1차 배선박막을 형성하고, 플라즈마 전극에 전원을 공급한 상태에서 상기 1차 배선박막상에 2차 배선박막을 화학기상 증착공정에 의해 형성하는 단계가 포함된다.
본 발명의 다른 측면에는, 플라즈마 전극을 갖는 화학기상 증착장치를 이용하여 소정의 공정이 수행된 반도체 기판 상에 배선박막을 형성시키는 방법에 있어서, 기판 상부에 화학기상 증착공정에 의해 1차 배선박막을 형성하고, 상기 1차 배선박막의 표면을 증착반응 촉진기체의 플라즈마에 의해 처리한 후, 상기 1차 배선박막상에 2차 배선박막을 화학기상 증착공정에 의해 형성하는 단계가 포함된다.
본 발명에 의한 상기 공정들은 배선박막을 형성하는 과정에 적어도 1회 이상 반복하여 실시할 수 있다.
이 때, 상기 1차 및 2차 배선박막이 알루미늄, 텅스텐, 구리, 금, 백금, 은으로 구성된 금속군으로부터 선택된 적어도 어느 하나의 재질로 형성되는 경우에 본 발명의 방법이 특히 유용하다.
또한, 상기 플라즈마를 적용한 증착단계 또는 플라즈마에 의해 표면이나 계면을 처리하는 단계에서, 주입하고자 하는 불순물의 기체를 포함한 기체를 첨가공급하여 불순물 주입공정을 함께 진행하여도 좋다. 이러한 불순물 기체에는 구리원소 함유기체가 포함될 수 있다.
한편, 상기 1차 또는 2차 배선박막 형성시에, 내화물금속 함유기체를 첨가 공급하여 증착할 수도 있는데, 이 경우에는 TiCl4, TDMAT, TDEAT으로 구성된 기체군으로부터 어느 하나를 선택하여 공급할 수 있다. 여기서, TDMAT는 테트라키스(디메틸아미노)티타늄으로서 그 화학식은 Ti[N(CH3)2]4이고, TDEAT는 테트라키스(디에틸아미노)티타늄으로서 그 화학식은 Ti[N(C2H5)2]4이다.
이하, 본 발명의 바람직한 실시예에 대해 설명한다.
본 발명에 의한 배선박막 증착은, 하나의 챔버, 즉 일부 또는 전체 공정(물리화학증착, 화학기상증착, 전기도금, 화학물리연마, 식각, 에싱 등)을 수행할 수 있는 집적화된 챔버에서 이루어진다. 상기 챔버에서는 소정의 공정을 수행한 웨이퍼가 외부와 격리된 상태로 진공상태에서 공정이 수행한다. 그리고, 일부 또는 전체 공정을 저산소 분위기에서 이동하여 수행할 수 있도록 상기 챔버는 다수 구비되는 것이 좋다. 그리고, 배선박막에 사용되는 재료로는 알루미늄, 텅스텐, 구리, 금, 백금, 은 등이 있는데, 본 실시예에서는 알루미늄(Al)을 이용하였다.
먼저, 소정의 반도체 공정을 수행한 실리콘 웨이퍼를 챔버에 장착한 후, 세정 및 표면처리를 행한다.
이후, DMAH를 사용하여 알루미늄막을 실리콘 웨이퍼 상에 화학기상 증착공정으로 2분 동안 1차 증착하였다. 그리고, 모든 조건이 동일한 상태로 플라즈마 전극에 전원을 공급한 상태에서 다시 알루미늄막을 3분 동안 2차 증착한다.
1차 및 2차 알루미늄막의 증착은, DMAH 공급량은 0.2g, 아르곤(Ar) 공급량은 100sccm, 증착 온도는 180℃, 압력은 1Torr인 조건에서 실시하였다. 여기서, DMAH는 디메틸 알루미늄 하이드라이드로서, 그 화학식은 (CH3)2AlH이다.
이 때, 화학기상 증착과 플라즈마 상태의 증착을 1회 수행하여 배선박막 형성 공정을 완료할 수도 있고, 수회 수행하여 완료할 수도 있다. 또한, 플라즈마를 이용한 2차 배선박막 증착시에, 불순물을 주입하기 위해 불순물 기체를 첨가하는 것이 좋다. 상기 불순물 기체에는, 예컨대 구리원소 함유기체가 포함될 수 있다.
한편, 상기 플라즈마를 이용하지 않고 증착한 경우(비교실험 1)와 플라즈마를 계속 이용하여 증착한 경우(비교실험 2)를 본 실시예와 비교하여 살펴보면 다음과 같다. 본 발명의 경우는 반사도가 180%인 반면에, 비교실험 1과 비교실험 2의 경우는 각각 130%와 105%였다. 또한, 단차피복성의 경우는 비교실험 1과 비교실험 2에 비하여 각각 1.5배, 2배 개선되는 효과를 얻었다.
그리고, 상기 배선박막 형성시에, 내화물금속 함유기체를 혼합하여 증착할 수도 있다. 상기 내화물금속 함유기체로는 TiCl4, TDMAT, TDEAT 등이 있다.
본 발명의 다른 실시예로서, 알루미늄 혹은 구리를 이용하여 배선박막을 형성하는 단계에서, 증착 반응이 표면반응 제어영역에서 확산 제어영역으로 넘어가기 전에, 즉 표면반응 제어영역 내에서 알루미늄 혹은 구리를 일정한 두께로 증착한 후 플라즈마를 이용하여 증착된 표면처리를 실시한다.
이렇게 함으로써, 증착 반응이 확산 제어반응으로 넘어가지 않고 계속적인 증착 초기와 같은 표면반응 제어영역에서 증착이 계속되므로 균일한 두께로 우수한 단차피복성을 확보하면서 두꺼운 막을 증착할 수 있다.
상기 플라즈마 표면처리 및 계면처리에서는 배선 재료에 따라서 증착 반응을 촉진하는 적절한 기체를 선택하여 사용하도록 한다. 바람직하게는 수소 함유기체나 내화물금속 함유기체를 사용하는 것이 바람직하다. 또한, 상기의 플라즈마 처리시에 배선 재료에 따라서는 구리 등의 불순물을 도핑할 수 있다.
상기한 배선박막 형성공정과 표면처리 공정은 하나의 챔버에서 수행하거나 또는 저산소 분위기에서 다른 챔버로 이동하여 수행한다.
본 발명에 따르면, 콘택이나 비아에서 우수한 단차피복성을 나타낼 뿐 아니라, 표면 반사도가 우수한 배선박막을 형성시킴으로써 우수한 전기적 특성을 가진 반도체 소자를 제조할 수 있다.

Claims (15)

  1. 반응기 내에 공급된 기체를 활성화시키는 플라즈마 전극을 갖는 화학기상 증착장치를 이용하여 소정의 공정이 수행된 반도체 기판 상에 배선박막을 형성시키는 방법에 있어서,
    (a) 상기 반응기 내에 상기 기판을 위치시키는 단계와;
    (b) 상기 기판 상부에 화학기상 증착공정에 의해 1차 배선박막을 형성하는 단계와;
    (c) 상기 플라즈마 전극에 전원을 공급한 상태에서, 상기 1차 배선박막상에 2차 배선박막을 화학기상 증착공정에 의해 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자용 배선박막 형성방법.
  2. 제1항에 있어서, 상기 (c) 단계를 진행한 후에, 상기 (b) 및 (c) 단계와 동일한 단계를 순차적으로 적어도 1회 이상 더 반복하는 것을 특징으로 하는 반도체 소자용 배선박막 형성방법.
  3. 제1항에 있어서, 상기 1차 및 2차 배선박막은;
    알루미늄, 텅스텐, 구리, 금, 백금, 은으로 구성된 금속군으로부터 선택된 적어도 어느 하나의 재질로 형성되는 것을 특징으로 하는 반도체 소자용 배선박막 형성방법.
  4. 제1항 또는 제2항에 있어서, 상기 플라즈마를 적용한 증착단계에서, 주입하고자 하는 불순물의 기체를 포함한 기체를 공급하는 것을 특징으로 하는 반도체 소자용 배선박막 형성방법.
  5. 제4항에 있어서, 상기 불순물의 기체에 구리원소 함유기체가 포함되는 것을 특징으로 하는 반도체 소자용 배선박막 형성방법.
  6. 제1항 또는 제2항에 있어서, 상기 1차 또는 2차 배선박막 형성시에, 내화물금속 함유기체를 첨가 공급하여 증착하는 것을 특징으로 하는 반도체 소자용 배선박막 형성방법.
  7. 제6항에 있어서, 상기 내화물금속 함유기체는 TiCl4, TDMAT, TDEAT으로 구성된 기체군으로부터 선택된 어느 하나인 것을 특징으로 하는 반도체 소자용 배선박막 형성방법.
  8. 반응기 내에 공급된 기체를 활성화시키는 플라즈마 전극을 갖는 화학기상 증착장치를 이용하여 소정의 공정이 수행된 반도체 기판 상에 배선박막을 형성시키는 방법에 있어서,
    (a) 상기 반응기 내에 상기 기판을 위치시키는 단계와;
    (b) 상기 기판 상부에 화학기상 증착공정에 의해 1차 배선박막을 형성하는 단계와;
    (c) 상기 1차 배선박막의 표면을, 증착반응 촉진기체의 플라즈마에 의해 처리하는 단계와;
    (d) 상기 1차 배선박막상에 2차 배선박막을 화학기상 증착공정에 의해 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자용 배선박막 형성방법.
  9. 제8항에 있어서, 상기 (d) 단계를 진행한 후에, 상기 (c) 및 (d) 단계와 동일한 단계를 순차적으로 적어도 1회 이상 더 반복하는 것을 특징으로 하는 반도체 소자용 배선박막 형성방법.
  10. 제8항에 있어서, 상기 1차 및 2차 배선박막은;
    알루미늄, 텅스텐, 구리, 금, 백금, 은으로 구성된 금속군으로부터 선택된 적어도 어느 하나의 재질로 형성되는 것을 특징으로 하는 반도체 소자용 배선박막 형성방법.
  11. 제8항 또는 제9항에 있어서, 상기 증착반응 촉진기체로서 수소 함유기체 또는 내화물금속 함유기체를 사용하는 것을 특징으로 하는 반도체 소자용 배선박막 형성방법.
  12. 제8항 또는 제9항에 있어서, 상기 플라즈마를 적용한 표면 처리단계에서, 주입하고자 하는 불순물의 기체를 포함한 기체를 공급하는 것을 특징으로 하는 반도체 소자용 배선박막 형성방법.
  13. 제12항에 있어서, 상기 불순물의 기체에 구리원소 함유기체가 포함되는 것을 특징으로 하는 반도체 소자용 배선박막 형성방법.
  14. 제8항 또는 제9항에 있어서, 상기 1차 또는 2차 배선박막 형성시에, 내화물금속 함유기체를 혼합하여 증착하는 것을 특징으로 하는 반도체 소자용 배선박막 형성방법.
  15. 제14항에 있어서, 상기 내화물금속 함유기체는 TiCl4, TDMAT, TDEAT으로 구성된 기체군으로부터 선택된 어느 하나인 것을 특징으로 하는 반도체 소자용 배선박막 형성방법.
KR1019980053245A 1998-12-05 1998-12-05 반도체 소자용 배선박막 형성방법 KR100298648B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980053245A KR100298648B1 (ko) 1998-12-05 1998-12-05 반도체 소자용 배선박막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980053245A KR100298648B1 (ko) 1998-12-05 1998-12-05 반도체 소자용 배선박막 형성방법

Publications (2)

Publication Number Publication Date
KR20000038294A KR20000038294A (ko) 2000-07-05
KR100298648B1 true KR100298648B1 (ko) 2002-06-20

Family

ID=19561495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980053245A KR100298648B1 (ko) 1998-12-05 1998-12-05 반도체 소자용 배선박막 형성방법

Country Status (1)

Country Link
KR (1) KR100298648B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163132A (ja) * 1996-11-28 1998-06-19 Hyundai Electron Ind Co Ltd 半導体装置の金属配線およびその形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163132A (ja) * 1996-11-28 1998-06-19 Hyundai Electron Ind Co Ltd 半導体装置の金属配線およびその形成方法

Also Published As

Publication number Publication date
KR20000038294A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
US6426289B1 (en) Method of fabricating a barrier layer associated with a conductor layer in damascene structures
US6303505B1 (en) Copper interconnect with improved electromigration resistance
US6955983B2 (en) Methods of forming metal interconnections of semiconductor devices by treating a barrier metal layer
US7070687B2 (en) Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
KR100711526B1 (ko) 구리 연결선을 갖는 반도체 장치의 제조방법
US6130161A (en) Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
US7358612B2 (en) Plasma treatment at film layer to reduce sheet resistance and to improve via contact resistance
US7338908B1 (en) Method for fabrication of semiconductor interconnect structure with reduced capacitance, leakage current, and improved breakdown voltage
US6593236B2 (en) Method of forming a metal wiring in a semiconductor device with copper seed
US6495453B1 (en) Method for improving the quality of a metal layer deposited from a plating bath
US20220367264A1 (en) Selective tungsten deposition at low temperatures
KR100341849B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20040033260A (ko) 반도체 장치의 제조 방법
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100298648B1 (ko) 반도체 소자용 배선박막 형성방법
KR100479016B1 (ko) 탄탈륨질화물 기판상의 화학기상증착 구리박막의 높은 밀착성을 획득하는 방법
US20030214039A1 (en) Method for fabricating semiconductor device having tertiary diffusion barrier layer for copper line
KR100456259B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100589488B1 (ko) 스퍼터 에치 방법
KR100919378B1 (ko) 반도체 소자의 금속 배선 및 이의 형성 방법
JP4937437B2 (ja) めっき浴から堆積される金属層の特性改善方法
KR100272311B1 (ko) 반도체 소자 제조방법
US20230274932A1 (en) Selective inhibition for selective metal deposition
KR100858873B1 (ko) 구리 무전해 도금법을 이용한 대머신 금속배선 형성방법
KR20030001068A (ko) 구리를 사용한 대머신 금속배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120306

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee