JPH10163132A - 半導体装置の金属配線およびその形成方法 - Google Patents
半導体装置の金属配線およびその形成方法Info
- Publication number
- JPH10163132A JPH10163132A JP9303074A JP30307497A JPH10163132A JP H10163132 A JPH10163132 A JP H10163132A JP 9303074 A JP9303074 A JP 9303074A JP 30307497 A JP30307497 A JP 30307497A JP H10163132 A JPH10163132 A JP H10163132A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tungsten
- semiconductor device
- tungsten film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
Abstract
(57)【要約】
【課題】 半導体装置において、コンタクトホールに信
頼性高く接触し、かつ配線抵抗の高くない金属配線層を
提供する。 【解決手段】 半導体素子の絶縁膜に開口し下方の所定
領域が露出するコンタクトホールに、抵抗率を低くする
不純物を含む第一のタングステン膜を４５０℃以下の温
度でコンタクトホールを埋めるように形成し、その上に
抵抗率を低くする不純物を含む第二のタングステン膜を
４５０℃以上の温度で内部ストレスを減少するように形
成する。タングステンの段差被覆性の良さと、不純物含
有による抵抗率の減少により、接触信頼性が高く配線抵
抗の高くない配線層が得られる。
頼性高く接触し、かつ配線抵抗の高くない金属配線層を
提供する。 【解決手段】 半導体素子の絶縁膜に開口し下方の所定
領域が露出するコンタクトホールに、抵抗率を低くする
不純物を含む第一のタングステン膜を４５０℃以下の温
度でコンタクトホールを埋めるように形成し、その上に
抵抗率を低くする不純物を含む第二のタングステン膜を
４５０℃以上の温度で内部ストレスを減少するように形
成する。タングステンの段差被覆性の良さと、不純物含
有による抵抗率の減少により、接触信頼性が高く配線抵
抗の高くない配線層が得られる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置にお
ける各素子間の電気的な接続のための金属配線に関する
もので、特に高集積化によるＤＬＭ工程を改善した半導
体装置の金属配線およびその形成方法に関するものであ
る。
ける各素子間の電気的な接続のための金属配線に関する
もので、特に高集積化によるＤＬＭ工程を改善した半導
体装置の金属配線およびその形成方法に関するものであ
る。
【０００２】
【従来の技術】従来、ＤＬＭ（Double-Layer Metalliza
tion）工程は、ＤＲＡＭ素子の基軸になるＭＯＳトラン
ジスタとキャパシタが形成された以後の工程として、素
子の高速動作や高集積化による素子の寸法減少に対する
金属配線工程として非常に適した工程であるが、従来一
般にはその配線層の材料としてアルミニュウム合金を使
用してきた。
tion）工程は、ＤＲＡＭ素子の基軸になるＭＯＳトラン
ジスタとキャパシタが形成された以後の工程として、素
子の高速動作や高集積化による素子の寸法減少に対する
金属配線工程として非常に適した工程であるが、従来一
般にはその配線層の材料としてアルミニュウム合金を使
用してきた。
【０００３】一般に、金属配線は、半導体装置内の素子
相互間の電気的接続を司るものである。したがって、金
属配線工程は、集積回路の歩留まりおよび信頼度に大き
な影響を及ぼす決定的な工程である。アルミニウム（Ａ
ｌ）は、シリコンおよびシリコン酸化膜に対しての密着
性に優れており、かつ高濃度にドーピングしたシリコン
（Ｎ+、Ｐ+）との接合においてオーミックコンタクト特
性を示すので、半導体装置の製造工程における金属配線
のためのコンタクトホールの埋込み（詰め）材料として
最も幅広く使用されている。
相互間の電気的接続を司るものである。したがって、金
属配線工程は、集積回路の歩留まりおよび信頼度に大き
な影響を及ぼす決定的な工程である。アルミニウム（Ａ
ｌ）は、シリコンおよびシリコン酸化膜に対しての密着
性に優れており、かつ高濃度にドーピングしたシリコン
（Ｎ+、Ｐ+）との接合においてオーミックコンタクト特
性を示すので、半導体装置の製造工程における金属配線
のためのコンタクトホールの埋込み（詰め）材料として
最も幅広く使用されている。
【０００４】しかし、素子の高集積化の趨勢により、コ
ンタクトホールの寸法が小さくなり、またアスペクト比
（深さ／径の比)が大きくなってくると、アルミニュウ
ムの段差被覆性が悪いことにより金属配線形成の工程時
にコンタクトホールの箇所で短絡現象が生じたりスパイ
クが生じたりして、素子の信頼性が低下する問題があっ
た。
ンタクトホールの寸法が小さくなり、またアスペクト比
（深さ／径の比)が大きくなってくると、アルミニュウ
ムの段差被覆性が悪いことにより金属配線形成の工程時
にコンタクトホールの箇所で短絡現象が生じたりスパイ
クが生じたりして、素子の信頼性が低下する問題があっ
た。
【０００５】そこで、より改善された方法として、アル
ミニュウム合金の代わりに、段差被覆性の優れたタング
ステン（Ｗ）をコンタクトホールの埋込み材料として使
用することが行われる。この場合には、ＳｉＨ4、Ｗ
Ｆ6、Ｈ2およびＡｒガス雰囲気中でタングステン膜を形
成する。
ミニュウム合金の代わりに、段差被覆性の優れたタング
ステン（Ｗ）をコンタクトホールの埋込み材料として使
用することが行われる。この場合には、ＳｉＨ4、Ｗ
Ｆ6、Ｈ2およびＡｒガス雰囲気中でタングステン膜を形
成する。
【０００６】
【発明が解決しようとする課題】しかし、タングステン
膜を金属配線層として使用すると、タングステン自体の
抵抗率（約６〜１２×１０-8Ω・ｍ）が大きいため、応
答時間の遅れが大きくなって、半導体素子の動作速度が
低下する。このようにタングステンの抵抗率がアルミニ
ュウム合金に比べて約６〜７倍程度に高いので、そのよ
うな欠点を補うため、従来は、タングステンを金属配線
でなくプラグ用として使用し、タングステンプラグを形
成した後にタングステンの上部に配線用のアルミニュウ
ム合金を再蒸着するという二重構造の金属配線を形成す
ることが行われた。しかし、それでは、工程が複雑にな
るという問題があった。
膜を金属配線層として使用すると、タングステン自体の
抵抗率（約６〜１２×１０-8Ω・ｍ）が大きいため、応
答時間の遅れが大きくなって、半導体素子の動作速度が
低下する。このようにタングステンの抵抗率がアルミニ
ュウム合金に比べて約６〜７倍程度に高いので、そのよ
うな欠点を補うため、従来は、タングステンを金属配線
でなくプラグ用として使用し、タングステンプラグを形
成した後にタングステンの上部に配線用のアルミニュウ
ム合金を再蒸着するという二重構造の金属配線を形成す
ることが行われた。しかし、それでは、工程が複雑にな
るという問題があった。
【０００７】したがって、この発明は、そのような従来
の問題点を解決すべくなされたもので、タングステン膜
を導電膜として使用する半導体装置の金属配線層の工程
において、抵抗率の低いタングステン膜を形成して、応
答時間の遅延を減少することができる、半導体装置の金
属配線およびその形成方法を提供することを目的とす
る。
の問題点を解決すべくなされたもので、タングステン膜
を導電膜として使用する半導体装置の金属配線層の工程
において、抵抗率の低いタングステン膜を形成して、応
答時間の遅延を減少することができる、半導体装置の金
属配線およびその形成方法を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】この発明は、上記の課題
を解決するために、導電層の所定部位が露出される開口
部を持つ絶縁膜と、上記絶縁膜の開口部を埋めるプラグ
として抵抗率を低くするための不純物を含む第一タング
ステン膜と、上記第一タングステン膜が形成された状態
の上面に形成される配線として、抵抗率を低くするため
の不純物を含む第二タングステン膜を備えてなる半導体
装置を提供する。
を解決するために、導電層の所定部位が露出される開口
部を持つ絶縁膜と、上記絶縁膜の開口部を埋めるプラグ
として抵抗率を低くするための不純物を含む第一タング
ステン膜と、上記第一タングステン膜が形成された状態
の上面に形成される配線として、抵抗率を低くするため
の不純物を含む第二タングステン膜を備えてなる半導体
装置を提供する。
【０００９】また、金属コンタクトホールが形成された
ウェハを準備する段階と、リンとホウ素を含むガス雰囲
気内で４５０℃以下の温度で第一タングステン膜を形成
することにより上記金属コンタクトホールを埋めるプラ
グを形成する段階と、リンとホウ素を含むガス雰囲気内
で４５０℃以上の温度で第二タングステン膜を蒸着し
て、上記第一タングステン膜と接続される配線を形成す
る段階とを備えてなる半導体装置の製造方法を提供す
る。
ウェハを準備する段階と、リンとホウ素を含むガス雰囲
気内で４５０℃以下の温度で第一タングステン膜を形成
することにより上記金属コンタクトホールを埋めるプラ
グを形成する段階と、リンとホウ素を含むガス雰囲気内
で４５０℃以上の温度で第二タングステン膜を蒸着し
て、上記第一タングステン膜と接続される配線を形成す
る段階とを備えてなる半導体装置の製造方法を提供す
る。
【００１０】
【発明の実施の形態】以下、図１〜３を参照しながら、
この発明の実施の形態について説明する。なお、各実施
の形態間において共通する部分や部位には同一の符号を
付し、重複する説明を省略する。
この発明の実施の形態について説明する。なお、各実施
の形態間において共通する部分や部位には同一の符号を
付し、重複する説明を省略する。
【００１１】図１は、この発明の一実施形態を示すもの
で、まず、所定の半導体素子を含む下部層が形成された
半導体基板１０の上部の層間絶縁膜１２を選択蝕刻して
半導体基板１０上のソース／ドレイン領域（図示せず）
が露出されるコンタクトホール１１を形成した後、その
全体構造の上部に障壁金属膜としてチタン（Ｔｉ）膜１
３と窒化チタン（ＴｉＮ）膜１４を順に形成した後、上
記チタン膜１３、窒化チタン膜１４に対して反応炉（fu
rnace）の温度を５００℃〜７００℃の高温に設定して
熱処理し、または、熱処理のためのチャンバ内で急速熱
処理（Rapid Thermal Processing：以下、ＲＴＰとい
う）する。
で、まず、所定の半導体素子を含む下部層が形成された
半導体基板１０の上部の層間絶縁膜１２を選択蝕刻して
半導体基板１０上のソース／ドレイン領域（図示せず）
が露出されるコンタクトホール１１を形成した後、その
全体構造の上部に障壁金属膜としてチタン（Ｔｉ）膜１
３と窒化チタン（ＴｉＮ）膜１４を順に形成した後、上
記チタン膜１３、窒化チタン膜１４に対して反応炉（fu
rnace）の温度を５００℃〜７００℃の高温に設定して
熱処理し、または、熱処理のためのチャンバ内で急速熱
処理（Rapid Thermal Processing：以下、ＲＴＰとい
う）する。
【００１２】次いで、図２は、コンタクトホール１１を
埋めるとともに窒化チタン膜１４の上面を覆う第一タン
グステン膜１５ａおよびその上を覆う第二タングステン
膜１５ｂを堆積させた段階を示す。ここに、第一タング
ステン膜１５ａは、４５０℃以下の低温工程によりコン
タクトホール１３を十分に埋めるように蒸着し、第二タ
ングステン膜１５ｂは、４５０℃以上の高温工程でタン
グステン膜の内部ストレスが減少するように蒸着する。
これらのタングステン膜１５ａ、１５ｂの蒸着工程につ
いては、図４および図５を参照して、後述する。
埋めるとともに窒化チタン膜１４の上面を覆う第一タン
グステン膜１５ａおよびその上を覆う第二タングステン
膜１５ｂを堆積させた段階を示す。ここに、第一タング
ステン膜１５ａは、４５０℃以下の低温工程によりコン
タクトホール１３を十分に埋めるように蒸着し、第二タ
ングステン膜１５ｂは、４５０℃以上の高温工程でタン
グステン膜の内部ストレスが減少するように蒸着する。
これらのタングステン膜１５ａ、１５ｂの蒸着工程につ
いては、図４および図５を参照して、後述する。
【００１３】ここで、第一および第二タングステン膜１
５ａ、１５ｂの抵抗率を低くする方法について説明す
る。その為には、タングステン膜を蒸着する際に、Ｓｉ
Ｈ4、ＷＦ6，Ａｒガスに、Ｂ2Ｈ6ガスとＰＨ3ガスを添
加して行う。これは、上記Ｂ2Ｈ6ガスとＰＨ3ガスによ
りホウ素とリンの不純物をタングステン膜内に均等に分
布させて、第一および第二タングステン膜１５ａ、１５
ｂの抵抗率を約１／２程度、すなわち、約６×１０-8Ω
・ｍ以下に低くすることができるからである。
５ａ、１５ｂの抵抗率を低くする方法について説明す
る。その為には、タングステン膜を蒸着する際に、Ｓｉ
Ｈ4、ＷＦ6，Ａｒガスに、Ｂ2Ｈ6ガスとＰＨ3ガスを添
加して行う。これは、上記Ｂ2Ｈ6ガスとＰＨ3ガスによ
りホウ素とリンの不純物をタングステン膜内に均等に分
布させて、第一および第二タングステン膜１５ａ、１５
ｂの抵抗率を約１／２程度、すなわち、約６×１０-8Ω
・ｍ以下に低くすることができるからである。
【００１４】図４は、化学気相堆積（ＣＶＤ）装置の一
例を示す模式図で、チャンバ２０内に一定の温度を加え
た基板台２１の上にウェハ２２を載せ、反応させようと
するガスを混合してウェハ２２の上方のガス噴射機（Wa
ter-Cooled Showerhead）２３から噴射する。反応ガス
としては、ＳｉＨ4、ＷＦ6，Ｈ2、Ａｒガスに、Ｂ2Ｈ6
ガスとＰＨ3ガスを添加して供給し、ウェハ２２上にタ
ングステン膜を蒸着する。
例を示す模式図で、チャンバ２０内に一定の温度を加え
た基板台２１の上にウェハ２２を載せ、反応させようと
するガスを混合してウェハ２２の上方のガス噴射機（Wa
ter-Cooled Showerhead）２３から噴射する。反応ガス
としては、ＳｉＨ4、ＷＦ6，Ｈ2、Ａｒガスに、Ｂ2Ｈ6
ガスとＰＨ3ガスを添加して供給し、ウェハ２２上にタ
ングステン膜を蒸着する。
【００１５】この発明の実施例では、第一タングステン
膜１５ａと第二タングステン膜１５ｂを異なる温度条件
で順次形成するので、それぞれの蒸着チャンバを別々に
配置して工程を行っている。図５は、その為の装置の配
置と工程順序を示す配置図であり、まず、ウェハ２２を
ロードロック（Load Lock）チャンバ３１に進入させた
後、バッファチャンバ３２を経て第一蒸着チャンバ３３
へ入れて約４５０℃以下の低い温度でコンタクトホール
を埋めるように第一タングステン膜１５ａを蒸着する。
次に、第一タングステン膜１５ａが蒸着されたウェハ２
２を、再びバッファチャンバ３２を経て第二蒸着チャン
バ３４へ移動させて約４５０℃以上の高い温度で第二タ
ングステン膜１５ｂを全面に蒸着する。次に、第二タン
グステン膜１５ｂを全面蒸着したウェハ２２を、またバ
ッファチャンバ３２を経て最初の位置であるロードロッ
クチャンバ３１へ戻す。
膜１５ａと第二タングステン膜１５ｂを異なる温度条件
で順次形成するので、それぞれの蒸着チャンバを別々に
配置して工程を行っている。図５は、その為の装置の配
置と工程順序を示す配置図であり、まず、ウェハ２２を
ロードロック（Load Lock）チャンバ３１に進入させた
後、バッファチャンバ３２を経て第一蒸着チャンバ３３
へ入れて約４５０℃以下の低い温度でコンタクトホール
を埋めるように第一タングステン膜１５ａを蒸着する。
次に、第一タングステン膜１５ａが蒸着されたウェハ２
２を、再びバッファチャンバ３２を経て第二蒸着チャン
バ３４へ移動させて約４５０℃以上の高い温度で第二タ
ングステン膜１５ｂを全面に蒸着する。次に、第二タン
グステン膜１５ｂを全面蒸着したウェハ２２を、またバ
ッファチャンバ３２を経て最初の位置であるロードロッ
クチャンバ３１へ戻す。
【００１６】終わりに、そこまでの処理を経たウェハ２
２の全体構造の上部に、以後の金属配線の形成のための
写真蝕刻工程の露光過程で発生する乱反射を防止するた
めの反射防止層としてＴｉＮ膜１６を形成した。
２の全体構造の上部に、以後の金属配線の形成のための
写真蝕刻工程の露光過程で発生する乱反射を防止するた
めの反射防止層としてＴｉＮ膜１６を形成した。
【００１７】この発明は、前述した実施例および図面に
限定されるものではなく、この発明の技術的思想を逸脱
しない範囲内で種々の置換や変更が可能であることは当
然である。
限定されるものではなく、この発明の技術的思想を逸脱
しない範囲内で種々の置換や変更が可能であることは当
然である。
【００１８】
【発明の効果】以上説明したように、この発明によれ
ば、タングステン膜を導電膜として使用する半導体装置
の金属配線工程において、リンやホウ素を含有するガス
を添加してＣＶＤ工程によりタングステン膜を形成し、
また低温と高温の２回の工程を実施するので、抵抗率の
低いタングステン膜を形成でき、素子の応答時間の遅延
を減少させて素子の高速動作を期待できるし、アスペク
ト比の高いコンタクトホールでもうまく埋めて接触抵抗
を小さくかつ半導体装置外形をほぼ平坦に形成できる。
また、段差被覆性の優れたタングステンを使用して金属
配線層を形成することにより、従来の段差被覆性の改善
のためのタングステンプラグ工程と抵抗率低減のための
アルミニュウム合金形成工程といった二重構造ではな
い、単一構造の金属配線を形成できるから、工程の単純
化による製造単価を低くすることができるという効果を
奏する。
ば、タングステン膜を導電膜として使用する半導体装置
の金属配線工程において、リンやホウ素を含有するガス
を添加してＣＶＤ工程によりタングステン膜を形成し、
また低温と高温の２回の工程を実施するので、抵抗率の
低いタングステン膜を形成でき、素子の応答時間の遅延
を減少させて素子の高速動作を期待できるし、アスペク
ト比の高いコンタクトホールでもうまく埋めて接触抵抗
を小さくかつ半導体装置外形をほぼ平坦に形成できる。
また、段差被覆性の優れたタングステンを使用して金属
配線層を形成することにより、従来の段差被覆性の改善
のためのタングステンプラグ工程と抵抗率低減のための
アルミニュウム合金形成工程といった二重構造ではな
い、単一構造の金属配線を形成できるから、工程の単純
化による製造単価を低くすることができるという効果を
奏する。
【図１】 この発明による半導体装置の金属配線の形成
工程における半導体装置の断面図である。
工程における半導体装置の断面図である。
【図２】 この発明による半導体装置の金属配線の形成
工程における半導体装置の断面図である。
工程における半導体装置の断面図である。
【図３】 この発明による半導体装置の金属配線の形成
工程における半導体装置の断面図である。
工程における半導体装置の断面図である。
【図４】 この発明における化学気相堆積装備の一例を
示す模式図である。
示す模式図である。
【図５】 この発明におけるタングステン膜形成工程の
装置の配置および進行順序を示す配置図である。
装置の配置および進行順序を示す配置図である。
１０…半導体基板、１１…コンタクトホール、１２…層
間絶縁膜、１３…チタン膜、１４…窒化チタン膜、１５
ａ…タングステン膜、１５ｂ…タングステン膜、１６…
反射防止ＴｉＮ膜、２０…チャンバ、２１…基板台、２
２…ウェハ、２３…ガス噴射器、３１…ロードロックチ
ャンバ、３２…バッファチャンバ、３３…第一蒸着チャ
ンバ、３４…第二蒸着チャンバ
間絶縁膜、１３…チタン膜、１４…窒化チタン膜、１５
ａ…タングステン膜、１５ｂ…タングステン膜、１６…
反射防止ＴｉＮ膜、２０…チャンバ、２１…基板台、２
２…ウェハ、２３…ガス噴射器、３１…ロードロックチ
ャンバ、３２…バッファチャンバ、３３…第一蒸着チャ
ンバ、３４…第二蒸着チャンバ
Claims (9)
- 【請求項１】 導電層の所定部位が露出する開口部を有
する絶縁膜と、 上記絶縁膜の開口部を埋めるプラグとしてタングステン
の抵抗率を低くするための不純物を含む第一タングステ
ン膜と、 上記第一タングステン膜が形成された結果物の全面に形
成される配線として、タングステンの抵抗率を低くする
ための不純物を含む第二タングステン膜とを備えてなる
半導体装置。 - 【請求項２】 請求項１に記載の半導体装置であって、 さらに、上記絶縁膜と上記第１タングステン膜の間に形
成される障壁金属膜を備えてなる半導体装置。 - 【請求項３】 請求項１に記載の半導体装置であって、 さらに、上記第二タングステン膜上に反射防止膜を備え
てなる半導体装置。 - 【請求項４】 請求項１に記載の半導体装置であって、 上記第一および第二タングステン膜に含まれる上記不純
物は、ホウ素およびリンを含むことを特徴とする半導体
装置。 - 【請求項５】 請求項４に記載の半導体装置であって、 上記第一および第二タングステン膜は、Ｂ2Ｈ6ガスとＰ
Ｈ3ガスを含むガス雰囲気で形成されることを特徴とす
る半導体装置。 - 【請求項６】 金属コンタクトホールが形成されたウェ
ハを準備する段階と、 リンとホウ素を含むガス雰囲気中で４５０℃以下の温度
で第一タングステン膜を形成することにより、上記金属
コンタクトホールを埋めるプラグを形成する段階と、 リンとホウ素を含むガス雰囲気中で４５０℃以上の温度
で第二タングステン膜を蒸着して、上記第一タングステ
ン膜と接続される配線を形成する段階とを備えてなる半
導体装置の製造方法。 - 【請求項７】 請求項６に記載の半導体装置の製造方法
であって、 さらに、上記第一タングステン膜を形成する前に障壁金
属膜を形成する段階と、 上記障壁金属膜に熱処理を施す段階とを備えてなる方
法。 - 【請求項８】 請求項６に記載の半導体装置の製造方法
であって、 さらに、上記第二タングステン膜上に反射防止膜を形成
する段階を備えてなる方法。 - 【請求項９】 請求項６に記載の半導体装置の製造方法
であって、 上記第一および第二タングステン膜は、Ｂ2Ｈ6ガスとＰ
Ｈ3ガスを含むガス雰囲気中で形成されることを特徴と
する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996P59024 | 1996-11-28 | ||
| KR1019960059024A KR100255516B1 (ko) | 1996-11-28 | 1996-11-28 | 반도체 장치의 금속배선 및 그 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163132A true JPH10163132A (ja) | 1998-06-19 |
Family
ID=19484290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9303074A Withdrawn JPH10163132A (ja) | 1996-11-28 | 1997-11-05 | 半導体装置の金属配線およびその形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH10163132A (ja) |
| KR (1) | KR100255516B1 (ja) |
| CN (1) | CN1096117C (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100298648B1 (ko) * | 1998-12-05 | 2002-06-20 | 황 철 주 | 반도체 소자용 배선박막 형성방법 |
| WO2005073987A1 (en) * | 2004-01-30 | 2005-08-11 | Greenvalley R & D Innovations Limited | A method of altering the resistivity of a metal wire |
| US7078733B2 (en) | 2002-03-07 | 2006-07-18 | Sanyo Electric Co., Ltd. | Aluminum alloyed layered structure for an optical device |
| US7150669B2 (en) | 2002-03-05 | 2006-12-19 | Sanyo Electric Co., Ltd. | Electroluminescent panel and a manufacturing method therefor |
| JP2010251759A (ja) * | 2009-04-16 | 2010-11-04 | Novellus Systems Inc | 小臨界次元のタングステン接点装置及び相互接続子の製法 |
| US9159571B2 (en) | 2009-04-16 | 2015-10-13 | Lam Research Corporation | Tungsten deposition process using germanium-containing reducing agent |
| US9240347B2 (en) | 2012-03-27 | 2016-01-19 | Novellus Systems, Inc. | Tungsten feature fill |
| US9583385B2 (en) | 2001-05-22 | 2017-02-28 | Novellus Systems, Inc. | Method for producing ultra-thin tungsten layers with improved step coverage |
| US9589808B2 (en) | 2013-12-19 | 2017-03-07 | Lam Research Corporation | Method for depositing extremely low resistivity tungsten |
| US9613818B2 (en) | 2015-05-27 | 2017-04-04 | Lam Research Corporation | Deposition of low fluorine tungsten by sequential CVD process |
| US9754824B2 (en) | 2015-05-27 | 2017-09-05 | Lam Research Corporation | Tungsten films having low fluorine content |
| US9953984B2 (en) | 2015-02-11 | 2018-04-24 | Lam Research Corporation | Tungsten for wordline applications |
| US9978605B2 (en) | 2015-05-27 | 2018-05-22 | Lam Research Corporation | Method of forming low resistivity fluorine free tungsten film without nucleation |
| US10256142B2 (en) | 2009-08-04 | 2019-04-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| US11348795B2 (en) | 2017-08-14 | 2022-05-31 | Lam Research Corporation | Metal fill process for three-dimensional vertical NAND wordline |
| US11549175B2 (en) | 2018-05-03 | 2023-01-10 | Lam Research Corporation | Method of depositing tungsten and other metals in 3D NAND structures |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003258094A (ja) * | 2002-03-05 | 2003-09-12 | Sanyo Electric Co Ltd | 配線構造、その製造方法、および表示装置 |
| JP4387654B2 (ja) * | 2002-10-10 | 2009-12-16 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| KR100705936B1 (ko) | 2006-06-30 | 2007-04-13 | 주식회사 하이닉스반도체 | 반도체 소자의 비트라인 형성방법 |
| CN103811411B (zh) * | 2012-11-13 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 通孔的制作方法 |
| CN107611018A (zh) * | 2017-09-26 | 2018-01-19 | 上海华虹宏力半导体制造有限公司 | 一种改善晶圆应力的方法和晶圆结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
-
1996
- 1996-11-28 KR KR1019960059024A patent/KR100255516B1/ko not_active IP Right Cessation
-
1997
- 1997-11-05 JP JP9303074A patent/JPH10163132A/ja not_active Withdrawn
- 1997-11-28 CN CN97122986A patent/CN1096117C/zh not_active Expired - Fee Related
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100298648B1 (ko) * | 1998-12-05 | 2002-06-20 | 황 철 주 | 반도체 소자용 배선박막 형성방법 |
| US9583385B2 (en) | 2001-05-22 | 2017-02-28 | Novellus Systems, Inc. | Method for producing ultra-thin tungsten layers with improved step coverage |
| US7150669B2 (en) | 2002-03-05 | 2006-12-19 | Sanyo Electric Co., Ltd. | Electroluminescent panel and a manufacturing method therefor |
| US7078733B2 (en) | 2002-03-07 | 2006-07-18 | Sanyo Electric Co., Ltd. | Aluminum alloyed layered structure for an optical device |
| WO2005073987A1 (en) * | 2004-01-30 | 2005-08-11 | Greenvalley R & D Innovations Limited | A method of altering the resistivity of a metal wire |
| JP2010251759A (ja) * | 2009-04-16 | 2010-11-04 | Novellus Systems Inc | 小臨界次元のタングステン接点装置及び相互接続子の製法 |
| US9236297B2 (en) | 2009-04-16 | 2016-01-12 | Novellus Systems, Inc. | Low tempature tungsten film deposition for small critical dimension contacts and interconnects |
| US9159571B2 (en) | 2009-04-16 | 2015-10-13 | Lam Research Corporation | Tungsten deposition process using germanium-containing reducing agent |
| US9673146B2 (en) | 2009-04-16 | 2017-06-06 | Novellus Systems, Inc. | Low temperature tungsten film deposition for small critical dimension contacts and interconnects |
| US10103058B2 (en) | 2009-08-04 | 2018-10-16 | Novellus Systems, Inc. | Tungsten feature fill |
| US9653353B2 (en) | 2009-08-04 | 2017-05-16 | Novellus Systems, Inc. | Tungsten feature fill |
| US10256142B2 (en) | 2009-08-04 | 2019-04-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| US9240347B2 (en) | 2012-03-27 | 2016-01-19 | Novellus Systems, Inc. | Tungsten feature fill |
| US9589808B2 (en) | 2013-12-19 | 2017-03-07 | Lam Research Corporation | Method for depositing extremely low resistivity tungsten |
| US10529722B2 (en) | 2015-02-11 | 2020-01-07 | Lam Research Corporation | Tungsten for wordline applications |
| US9953984B2 (en) | 2015-02-11 | 2018-04-24 | Lam Research Corporation | Tungsten for wordline applications |
| US9613818B2 (en) | 2015-05-27 | 2017-04-04 | Lam Research Corporation | Deposition of low fluorine tungsten by sequential CVD process |
| US9978605B2 (en) | 2015-05-27 | 2018-05-22 | Lam Research Corporation | Method of forming low resistivity fluorine free tungsten film without nucleation |
| US9754824B2 (en) | 2015-05-27 | 2017-09-05 | Lam Research Corporation | Tungsten films having low fluorine content |
| US10546751B2 (en) | 2015-05-27 | 2020-01-28 | Lam Research Corporation | Forming low resistivity fluorine free tungsten film without nucleation |
| US11348795B2 (en) | 2017-08-14 | 2022-05-31 | Lam Research Corporation | Metal fill process for three-dimensional vertical NAND wordline |
| US11549175B2 (en) | 2018-05-03 | 2023-01-10 | Lam Research Corporation | Method of depositing tungsten and other metals in 3D NAND structures |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1096117C (zh) | 2002-12-11 |
| CN1184335A (zh) | 1998-06-10 |
| KR19980039906A (ko) | 1998-08-17 |
| KR100255516B1 (ko) | 2000-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10163132A (ja) | 半導体装置の金属配線およびその形成方法 | |
| US6940172B2 (en) | Chemical vapor deposition of titanium | |
| JP4168397B2 (ja) | 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 | |
| KR100919808B1 (ko) | 반도체소자의 텅스텐막 형성방법 | |
| US6888252B2 (en) | Method of forming a conductive contact | |
| JP2000228372A (ja) | 半導体装置の製造方法 | |
| KR100309642B1 (ko) | 반도체장치의 콘택 형성방법 | |
| US6083832A (en) | Method of manufacturing semiconductor device | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| US6433434B1 (en) | Apparatus having a titanium alloy layer | |
| US6281118B1 (en) | Method of manufacturing semiconductor device | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| KR100499401B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR940008374B1 (ko) | 반도체 소자의 금속배선 방법 | |
| KR100197992B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100400280B1 (ko) | 반도체소자의금속배선형성방법 | |
| US6177345B1 (en) | Method of silicide film formation onto a semiconductor substrate | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| KR100223332B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100575332B1 (ko) | 반도체 소자의 메탈 콘택 형성 방법 | |
| KR100332127B1 (ko) | 반도체 소자의 도전층 형성방법 | |
| KR100560292B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR19980057012A (ko) | 반도체 장치의 금속 배선 형성방법 | |
| JPH04152631A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |