KR100332127B1 - 반도체 소자의 도전층 형성방법 - Google Patents

반도체 소자의 도전층 형성방법 Download PDF

Info

Publication number
KR100332127B1
KR100332127B1 KR1019950018538A KR19950018538A KR100332127B1 KR 100332127 B1 KR100332127 B1 KR 100332127B1 KR 1019950018538 A KR1019950018538 A KR 1019950018538A KR 19950018538 A KR19950018538 A KR 19950018538A KR 100332127 B1 KR100332127 B1 KR 100332127B1
Authority
KR
South Korea
Prior art keywords
conductive layer
semiconductor device
polysilicon
titanium
layer
Prior art date
Application number
KR1019950018538A
Other languages
English (en)
Other versions
KR970003667A (ko
Inventor
진규안
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950018538A priority Critical patent/KR100332127B1/ko
Publication of KR970003667A publication Critical patent/KR970003667A/ko
Application granted granted Critical
Publication of KR100332127B1 publication Critical patent/KR100332127B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 도전층 형성방법에 관한 것으로, 도전성을 향상시키며 막(Film)의 들뜸(Peeling) 현상을 방지하기 위하여 폴리실리콘을 증착한 후 그 상부에 티타늄(Ti)을 증착하므로써 소자의 신뢰성을 향상시킬 수 있도록 한 반도체 소자의 도전층 형성방법에 관한 것이다.

Description

반도체 소자의 도전층 형성방법
본 발명은 반도체 소자의 도전층 형성방법에 관한 것으로, 특히 폴리실리콘을 증착한 후 그 상부에 티타늄(Ti)을 증착하므로써 소자의 신뢰성을 향상시킬 수 있도록 한 반도체 소자의 도전층 형성방법에 관한 것이다.
일반적으로 반도체 소자의 배선공정에 사용되는 텅스텐 실리사이드(WSix)는 전기 비저항 값이 폴리실리콘(Poly-Si)에 비해 낮고, 열적 안정성이 우수한 장점을가지고 있어 차후의 고온 공정으로 인해 금속(Metal)을 사용할 수 없을 경우 부분 배선(Local Interconnect) 재료로써 이용된다. 텅스텐 실리사이드는 산화막(Oxide)과의 접착력이 나쁘기 때문에 대부분의 경우 폴리실리콘/텅스텐 실리사이드 구조로 사용된다. 그러면 종래 반도체 소자의 도전층 형성방법을 제 1 도를 통해 설명하면 다음과 같다.
종래의 도전층은 제 1 도에 도시된 바와 같이 소정의 공정을 거쳐 절연층이 형성된 실리콘기판(1)상에 폴리실리콘(2)을 증착한 후 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition) 법으로 텅스텐 실리사이드(WSix: 3)를 증착하므로써 형성된다. 그런데 상기 텅스텐 실리사이드(3)는 전기 비저항값이 600 내지 900 μΩ-Cm 정도로 높고, 원자의 구조가 변할 경우 열공정중에 접착력이 저하되는 단점이 있어, 상기 텅스텐 실리사이드대신 실리콘-리치 텅스텐 실리사이드를 사용하기도 한다. 그러나 이 경우 하부의 폴리실리콘과 접착이 불량할 경우 막(Film)의 들뜸(Peeling) 현상이 발생되어 소자의 신뢰성을 저하시킨다.
따라서 본 발명은 폴리실리콘을 증착한 후 그 상부에 티타늄(Ti)을 증착하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 도전층 형성방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 소정의 공정을 거쳐 절연층이 형성된 실리콘기판상에 폴리실리콘을 증착하는 단계와, 상기 단계로부터 상기 실리콘기판을 스퍼터링 증착 장비의 챔버 내부로 로드한 후 상기 폴리실리콘의 표면에 자연산화막이 성장되지 않도록 진공 상태에서 예열 처리를 하는 단계와, 상기 단계로부터 소정의 온도 상태에서 상기 폴리실리콘상에 티타늄을 증착하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
본 발명에 따른 반도체 소자의 도전층 형성방법은 제 2 도에 도시된 바와 같이 소정의 공정을 거쳐 절연층이 형성된 실리콘기판(1)상에 폴리실리콘(4)을 증착한다. 상기 실리콘기판(1)을 플라즈마 기상 증착(Plasma Vapor Deposition; PVD) 방식인 스퍼터링(Sputtering) 증착 장비의 챔버(Chamber) 내부로 로드(Load)한 후 상기 폴리실리콘(4)의 표면에 자연산화막이 성장되지 않도록 2 ×10-7기판/폴리/실리콘/티타늄/(도전,금속,배선) 정도의 진공 상태에서 예열(Preheating) 처리를 한다. 이후 250 내지 350℃의 온도 상태에서 티타늄(Titanum; 5)을 상기 폴리실리콘(4)상에 4000 내지 5000Å 두께로 증착하여 도전층을 형성한다. 이와 같은 방법을 이용하면 상기 티타늄(5)은 하부의 폴리실리콘(4)과의 접착력이 우수하며, 전기 비저항값이 60 내지 100 μΩ-Cm 정도로 낮아 도전층의 전도성을 향상시킬 수 있다. 또한 막의 들뜸 현상이 발생하지 않아 소자의 신뢰성이 향상된다.
상술한 바와 같이 본 발명에 의하면 텅스텐 실리사이드보다 전기 비저항값이 낮으며, 막의 들뜸 현상이 발생되지 않는 티타늄을 폴리실리콘 층상에 증착하므로써 도전층의 전도성 및 소자의 신뢰성이 향상될 수 있는 탁월한 효과가 있다.
제 1 도는 종래 반도체 소자의 도전층 형성방법을 설명하기 위한 소자의 단면도.
제 2 도는 본 발명에 따른 반도체 소자의 도전층 형성방법을 설명하기 위한 소자의 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1: 실리콘기판 2 및 4: 폴리실리콘
3: 텅스텐 실리사이드
5: 티타늄

Claims (2)

  1. 반도체 소자의 도전층 형성방법에 있어서,
    소정의 공정을 거쳐 절연층이 형성된 실리콘기판상에 폴리실리콘을 증착하는단계와,
    상기 단계로부터 상기 실리콘기판을 스퍼터링 증착 장비의 챔버 내부로 로드한 후 상기 폴리실리콘의 표면에 자연산화막이 성장되지 않도록 진공 상태에서 예열 처리를 하는 단계와,
    상기 단계로부터 소정의 온도 상태에서 상기 폴리실리콘상에 티타늄을 증착하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 도전층 형성방법.
  2. 제 1 항에 있어서,
    상기 티타늄은 250 내지 350℃의 온도 상태에서 4000 내지 5000Å 두께로 증착되는 것을 특징으로 하는 반도체 소자의 도전층 형성방법.
KR1019950018538A 1995-06-30 1995-06-30 반도체 소자의 도전층 형성방법 KR100332127B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950018538A KR100332127B1 (ko) 1995-06-30 1995-06-30 반도체 소자의 도전층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018538A KR100332127B1 (ko) 1995-06-30 1995-06-30 반도체 소자의 도전층 형성방법

Publications (2)

Publication Number Publication Date
KR970003667A KR970003667A (ko) 1997-01-28
KR100332127B1 true KR100332127B1 (ko) 2002-10-25

Family

ID=37479409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018538A KR100332127B1 (ko) 1995-06-30 1995-06-30 반도체 소자의 도전층 형성방법

Country Status (1)

Country Link
KR (1) KR100332127B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102439467B1 (ko) * 2017-07-30 2022-09-02 엘지전자 주식회사 프린팅 키오스크

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390154A (ja) * 1986-10-02 1988-04-21 Nec Corp 半導体装置の製造方法
JPH03242930A (ja) * 1990-02-21 1991-10-29 Matsushita Electron Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390154A (ja) * 1986-10-02 1988-04-21 Nec Corp 半導体装置の製造方法
JPH03242930A (ja) * 1990-02-21 1991-10-29 Matsushita Electron Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR970003667A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
US5242860A (en) Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
US5397744A (en) Aluminum metallization method
JPS6060720A (ja) 半導体デバイス作成方法
JPH10163132A (ja) 半導体装置の金属配線およびその形成方法
JP3122845B2 (ja) 半導体装置の金属配線形成方法
JP2000228372A (ja) 半導体装置の製造方法
JPH06181212A (ja) 半導体装置の製造方法
IE56850B1 (en) Diffusion barrier layer for integrated-circuit devices
US5528081A (en) High temperature refractory metal contact in silicon integrated circuits
KR100332127B1 (ko) 반도체 소자의 도전층 형성방법
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
WO1993011558A1 (en) Method of modifying contact resistance in semiconductor devices and articles produced thereby
JP3238437B2 (ja) 半導体装置およびその製造方法
US5350711A (en) Method of fabricating high temperature refractory metal nitride contact and interconnect structure
US6362088B1 (en) Method of forming ohmic conductive components in a single chamber process
JP3085745B2 (ja) 半導体装置の製造方法
KR100313417B1 (ko) 반도체 소자에서 금속 배선 형성 방법
JPH0629241A (ja) 半導体装置の製造方法
JP2806757B2 (ja) 半導体装置の製造方法
CN101315902A (zh) 内连线制作方法
JP3178867B2 (ja) 半導体素子の製造方法
JPH01309356A (ja) 半導体装置の配線構造およびその形成方法
JP3082230B2 (ja) 配線の形成方法
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법
KR100353534B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100224

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee