JPS6060720A - 半導体デバイス作成方法 - Google Patents
半導体デバイス作成方法Info
- Publication number
- JPS6060720A JPS6060720A JP58225547A JP22554783A JPS6060720A JP S6060720 A JPS6060720 A JP S6060720A JP 58225547 A JP58225547 A JP 58225547A JP 22554783 A JP22554783 A JP 22554783A JP S6060720 A JPS6060720 A JP S6060720A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- semiconductor device
- producing
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 239000010409 thin film Substances 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 239000010936 titanium Substances 0.000 claims description 16
- 229910052719 titanium Inorganic materials 0.000 claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 9
- 229910052735 hafnium Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052758 niobium Inorganic materials 0.000 claims description 8
- 239000010955 niobium Substances 0.000 claims description 8
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 8
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 7
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 7
- 229910052726 zirconium Inorganic materials 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- AXGTXDWPVWSEOX-UHFFFAOYSA-N argon methane Chemical compound [Ar].[H]C[H].[H]C[H] AXGTXDWPVWSEOX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 239000012298 atmosphere Substances 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 230000002194 synthesizing effect Effects 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 239000010408 film Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000005191 phase separation Methods 0.000 description 4
- 229910021341 titanium silicide Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 3
- 229910003468 tantalcarbide Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910026551 ZrC Inorganic materials 0.000 description 2
- OTCHGXYCWNXDOA-UHFFFAOYSA-N [C].[Zr] Chemical compound [C].[Zr] OTCHGXYCWNXDOA-UHFFFAOYSA-N 0.000 description 2
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- VDZMENNHPJNJPP-UHFFFAOYSA-N boranylidyneniobium Chemical compound [Nb]#B VDZMENNHPJNJPP-UHFFFAOYSA-N 0.000 description 2
- XTDAIYZKROTZLD-UHFFFAOYSA-N boranylidynetantalum Chemical compound [Ta]#B XTDAIYZKROTZLD-UHFFFAOYSA-N 0.000 description 2
- -1 hafnium nitride Chemical class 0.000 description 2
- WHJFNYXPKGDKBB-UHFFFAOYSA-N hafnium;methane Chemical compound C.[Hf] WHJFNYXPKGDKBB-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- POPACFLNWGUDSR-UHFFFAOYSA-N methoxy(trimethyl)silane Chemical compound CO[Si](C)(C)C POPACFLNWGUDSR-UHFFFAOYSA-N 0.000 description 2
- UNASZPQZIFZUSI-UHFFFAOYSA-N methylidyneniobium Chemical compound [Nb]#C UNASZPQZIFZUSI-UHFFFAOYSA-N 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 2
- WEAMLHXSIBDPGN-UHFFFAOYSA-N (4-hydroxy-3-methylphenyl) thiocyanate Chemical compound CC1=CC(SC#N)=CC=C1O WEAMLHXSIBDPGN-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 206010010071 Coma Diseases 0.000 description 1
- 241000087799 Koma Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- LRTTZMZPZHBOPO-UHFFFAOYSA-N [B].[B].[Hf] Chemical compound [B].[B].[Hf] LRTTZMZPZHBOPO-UHFFFAOYSA-N 0.000 description 1
- TWRSDLOICOIGRH-UHFFFAOYSA-N [Si].[Si].[Hf] Chemical compound [Si].[Si].[Hf] TWRSDLOICOIGRH-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 229910021355 zirconium silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明の背景
本発明は集積回路の製作、より具体的には超大規模集積
回路（ＶＬＳＩ）デバイス中のシリコンへの低抵抗接触
形成法に係る。
回路（ＶＬＳＩ）デバイス中のシリコンへの低抵抗接触
形成法に係る。
金層−酸化物一半導体（ＭＯＳ）ＶＬＳＩデバイス中の
高導電性接触及び相互接続を実現するために、シリコン
上のシリサイドを用いることが知られている。シリサイ
ド−アルミニウム又はシリコン−アルミニウム間の相互
作用を防市するために、シリサイド及び上のアルミニウ
ム層間に、拡散障壁をはざむことも知られている。その
ようにした場合、多層金属部がそのような浅いデバ・イ
ス中のきわめて浅い接合に浸透したり短絡させたりする
といった有害な効果をもたらす可能性が、最小になる。
高導電性接触及び相互接続を実現するために、シリコン
上のシリサイドを用いることが知られている。シリサイ
ド−アルミニウム又はシリコン−アルミニウム間の相互
作用を防市するために、シリサイド及び上のアルミニウ
ム層間に、拡散障壁をはざむことも知られている。その
ようにした場合、多層金属部がそのような浅いデバ・イ
ス中のきわめて浅い接合に浸透したり短絡させたりする
といった有害な効果をもたらす可能性が、最小になる。
これまで、ＭＯ８ＶＬＳＩデバイス中に含まれるシリサ
イド及び拡散障壁層は、典型的な場合デバイス製作工程
の別々の段階で形成されてきた。この方法は比較的時間
がかかシ、費用もかかる。更に、これはしばしばシリサ
イド及び障壁層間に質の劣る比較的高抵抗界面を形成す
る。
イド及び拡散障壁層は、典型的な場合デバイス製作工程
の別々の段階で形成されてきた。この方法は比較的時間
がかかシ、費用もかかる。更に、これはしばしばシリサ
イド及び障壁層間に質の劣る比較的高抵抗界面を形成す
る。
従って、当業者はプロセスを簡単化しかつより効果的に
し、先に述べた多層金属層ができるようにすることに努
力してきた。そのような努力は、もし成功すればＭＯＳ
ＶＬＳＩデバイスの歩留りを著しく改善し、価格を下
る可能性をもつことが認識された。
し、先に述べた多層金属層ができるようにすることに努
力してきた。そのような努力は、もし成功すればＭＯＳ
ＶＬＳＩデバイスの歩留りを著しく改善し、価格を下
る可能性をもつことが認識された。
本発明の概要
従って、本発明の目的は、集積回路デバイスの改善され
た製作プロセスにあシ、より具体的には集積回路中のシ
リコンへの信頼性ある低抵抗多層電極の作成にある。
た製作プロセスにあシ、より具体的には集積回路中のシ
リコンへの信頼性ある低抵抗多層電極の作成にある。
その具体的な実施例は、ＭＯＳ ＶＬＳＩデバイス用の
多層電極金属の形成から成る。例として、シリコン上に
形成すべき電極構造は、底部から最上部まで、順にチタ
ンシリサイド、チタンカーバイド及びアルミニウムから
成る。
多層電極金属の形成から成る。例として、シリコン上に
形成すべき電極構造は、底部から最上部まで、順にチタ
ンシリサイド、チタンカーバイド及びアルミニウムから
成る。
本発明の製作工程に従うと、先に述べた多層電極形成の
最初の工程は、シリコン表面」二にチタン過剰のチタン
カーバイド薄膜を堆積させることから成る。堆積された
薄１摸は、次にアニールされる。アニーリング工程中、
相分離が起る。堆積した薄膜１はシリコンと相互作用し
、チタンシリサイド層を形成する。更に、同じ工程にお
いて、チタンカーバイドの層が直接シリサイド層上に形
成される。続いて、アルミニウムの層がチタンカーバイ
ド上に堆積される。そのようにして、ＭＯ８ＶＬＳＩデ
バイス用の信頼性ある電極が、簡単化された価格上も効
果的なプロセスで形成される。
最初の工程は、シリコン表面」二にチタン過剰のチタン
カーバイド薄膜を堆積させることから成る。堆積された
薄１摸は、次にアニールされる。アニーリング工程中、
相分離が起る。堆積した薄膜１はシリコンと相互作用し
、チタンシリサイド層を形成する。更に、同じ工程にお
いて、チタンカーバイドの層が直接シリサイド層上に形
成される。続いて、アルミニウムの層がチタンカーバイ
ド上に堆積される。そのようにして、ＭＯ８ＶＬＳＩデ
バイス用の信頼性ある電極が、簡単化された価格上も効
果的なプロセスで形成される。
他の金属部形成システムも、本発明の原理内に入る。こ
れらの他のシステムには、チタン過剰のチタン窒化物薄
膜の堆積、チタン過剰チタンホウ素化物、ハフニウム過
剰のハフニウムホウ素化物、ジルコニウム過剰のシルコ
ニウムカーバイド、タンタル過剰のタンタルカーバイド
、タンタル過剰のタンタル窒化物、タンタル過剰のタン
タルホウ素化物、ニオブ過剰のニオブカーバイド、ニオ
ブ過剰のニオブ窒化物又はニオブ過剰ニオブホウ素化物
薄膜の最初の堆、債か含゛走れる。加熱工程中、シリコ
ン上に堆積されたこれら薄膜のそれぞれは相分離し、シ
リサイド及び上の拡散障壁を形成する。
れらの他のシステムには、チタン過剰のチタン窒化物薄
膜の堆積、チタン過剰チタンホウ素化物、ハフニウム過
剰のハフニウムホウ素化物、ジルコニウム過剰のシルコ
ニウムカーバイド、タンタル過剰のタンタルカーバイド
、タンタル過剰のタンタル窒化物、タンタル過剰のタン
タルホウ素化物、ニオブ過剰のニオブカーバイド、ニオ
ブ過剰のニオブ窒化物又はニオブ過剰ニオブホウ素化物
薄膜の最初の堆、債か含゛走れる。加熱工程中、シリコ
ン上に堆積されたこれら薄膜のそれぞれは相分離し、シ
リサイド及び上の拡散障壁を形成する。
本発明及び上で述べた点、その他の点については、添付
図面と関連して以下で詳細に述べる説明から完全に理解
されるであろう。
図面と関連して以下で詳細に述べる説明から完全に理解
されるであろう。
実施例の説明
製作工程の中間の段階におけるＭＯ３ＶＬＳＩデバイス
の一部が、第１図に断面で概略的に示されている。第１
図に示された具体的な部分け、画業者には周知の標準的
なゲート−ソース−ドレイン（ＧＡＳＡＤ）構造から成
る。描かれている構造は、その上に形成された通常の電
界印加用酸化物（二酸化シリコン）を有するシリコン基
体１０から成る。たとえば、部分１２．１４の垂直方向
の厚さは、約４０００ないし８０ｏｏオングストローム
（人）である。−具体例において、部分１２．１４の相
対する壁間の横方向の距離りは、約４ないし５ミクロン
（Ｍ ｍ ）である。
の一部が、第１図に断面で概略的に示されている。第１
図に示された具体的な部分け、画業者には周知の標準的
なゲート−ソース−ドレイン（ＧＡＳＡＤ）構造から成
る。描かれている構造は、その上に形成された通常の電
界印加用酸化物（二酸化シリコン）を有するシリコン基
体１０から成る。たとえば、部分１２．１４の垂直方向
の厚さは、約４０００ないし８０ｏｏオングストローム
（人）である。−具体例において、部分１２．１４の相
対する壁間の横方向の距離りは、約４ないし５ミクロン
（Ｍ ｍ ）である。
更に、第１図に示された構造は、約１７５ないし３５０
Ａの厚さのゲート酸化物（二酸化シリコン）層１６及び
ＭＯＳデバイスのゲートの一部をなす２５００ないし４
．００ ＯＡ厚のドープされたポリシリコン層１８を含
む。
Ａの厚さのゲート酸化物（二酸化シリコン）層１６及び
ＭＯＳデバイスのゲートの一部をなす２５００ないし４
．００ ＯＡ厚のドープされたポリシリコン層１８を含
む。
構造はまた基体１０中にソース及びドレイン領域２０．
２２を含む。
２２を含む。
第１図において、領域２０．２２間のｐ−ｎ接合及び基
体１０の主要部分は、破線で示されている。実際上重要
なある種の浅い接合のＭＯ８ＶＬＳＩデバイスにおいて
、基体１゜の最上部表面下のこれらの接合の深さは、わ
ずかに約１０００ないし３０００Ａである。
体１０の主要部分は、破線で示されている。実際上重要
なある種の浅い接合のＭＯ８ＶＬＳＩデバイスにおいて
、基体１゜の最上部表面下のこれらの接合の深さは、わ
ずかに約１０００ないし３０００Ａである。
第１図に示されるように、領域（２４ないし２７）から
成り、約１０，０ＯＯＡ（７）厚すノハターン形成され
たリンドープ二酸化シリコンの層がある。高導電性電極
及び相互接続は、リンドープ二酸化シリコン中に形成さ
れた窓を通［−て作９れる。そのようにして、電気的接
続ｒ／ｉ図示されたＭＯＳデバイスのソース及びドレイ
ン領域２０．２２及びドープされたポリシリコン層１８
に作られる。
成り、約１０，０ＯＯＡ（７）厚すノハターン形成され
たリンドープ二酸化シリコンの層がある。高導電性電極
及び相互接続は、リンドープ二酸化シリコン中に形成さ
れた窓を通［−て作９れる。そのようにして、電気的接
続ｒ／ｉ図示されたＭＯＳデバイスのソース及びドレイ
ン領域２０．２２及びドープされたポリシリコン層１８
に作られる。
本発明の原理に従うと、第１図のシリコン及びポリシリ
コン表面への電気的接続形成の第］の工程は、それらの
表面を浄化し、その上にチタンカーバイドの薄膜を堆積
させることである。浄化はたとえば純粋なアルゴン雰囲
気を用いた標準的な逆スパツタエツチングにより行われ
る。チタンカーバイド薄膜はアルゴン−メタン混合ガス
中で、通常の反応性ラジオ周波スパッタリングにより、
堆積される。たとえば、薄膜はマテリアルズ・リサーチ
・コーホ１ノージヨン、オレンジブルグ、ニューヨーク
から市販されているＭＲＣ８６６７水平マグネトロンシ
ステム中で、そのように堆積される。
コン表面への電気的接続形成の第］の工程は、それらの
表面を浄化し、その上にチタンカーバイドの薄膜を堆積
させることである。浄化はたとえば純粋なアルゴン雰囲
気を用いた標準的な逆スパツタエツチングにより行われ
る。チタンカーバイド薄膜はアルゴン−メタン混合ガス
中で、通常の反応性ラジオ周波スパッタリングにより、
堆積される。たとえば、薄膜はマテリアルズ・リサーチ
・コーホ１ノージヨン、オレンジブルグ、ニューヨーク
から市販されているＭＲＣ８６６７水平マグネトロンシ
ステム中で、そのように堆積される。
本発明に従うと、第１図の構造上に堆積されたチタンカ
ーバイドは、チタン過剰薄膜に設計される。そのような
薄膜は、ここでは几ＸＣと表し、ここでＸは炭素に対す
るチタンの原子比率で、１くＸ〈５ないし７である。
ーバイドは、チタン過剰薄膜に設計される。そのような
薄膜は、ここでは几ＸＣと表し、ここでＸは炭素に対す
るチタンの原子比率で、１くＸ〈５ないし７である。
パワー、圧力及びスパッタリングガス中のメタンに対す
るアルゴンの比といった堆積パラメータを制御すること
にょシ、薄膜中の炭素に対するチタンの異なる比率が得
られる。
るアルゴンの比といった堆積パラメータを制御すること
にょシ、薄膜中の炭素に対するチタンの異なる比率が得
られる。
本発明の原理に従うと、几ｘｃ薄膜３ｏがアルゴン−メ
タン混合ガス中で、表面上にスパッタ堆積される。混合
ガス中のメタンのモルパーセントは、約０１ないし６の
範囲である。
タン混合ガス中で、表面上にスパッタ堆積される。混合
ガス中のメタンのモルパーセントは、約０１ないし６の
範囲である。
たとえば、ガスがスパッタシステムに導入される前の基
礎圧力は、低い１０ Ｔｏｒｒの程度で、全スパッタリ
ングガス圧は、約５ないし２０ミリＴｏｒｒ程度である
。システム中のラジオ周波パワーは、約２００ないし８
００ワットに保たれ、ターケラト及びシステムのテーブ
ルにおけるピーク−ピーク電圧は、それぞれ約２００な
いし４００及び１０ないし５０ボルトに保たれる。これ
らの範囲で操作することにより、１５０ないし１０００
への厚ざの几Ｃ薄膜がたとえば０５ないし２分で形成さ
れた。（もちろん、これらのパラメータはシステム毎に
異り、具体的に先に述べたシステム中で有利な動作条件
の例をとっただけである。） ＭＯＳ ＶＬＳＩデバイスを製作するために、出願人ら
は炭素に対するチタンの比が約３のチタン過剰薄膜が好
捷しいことを確信した。
礎圧力は、低い１０ Ｔｏｒｒの程度で、全スパッタリ
ングガス圧は、約５ないし２０ミリＴｏｒｒ程度である
。システム中のラジオ周波パワーは、約２００ないし８
００ワットに保たれ、ターケラト及びシステムのテーブ
ルにおけるピーク−ピーク電圧は、それぞれ約２００な
いし４００及び１０ないし５０ボルトに保たれる。これ
らの範囲で操作することにより、１５０ないし１０００
への厚ざの几Ｃ薄膜がたとえば０５ないし２分で形成さ
れた。（もちろん、これらのパラメータはシステム毎に
異り、具体的に先に述べたシステム中で有利な動作条件
の例をとっただけである。） ＭＯＳ ＶＬＳＩデバイスを製作するために、出願人ら
は炭素に対するチタンの比が約３のチタン過剰薄膜が好
捷しいことを確信した。
より過剰（すなわちｘ＞３．１）にすることが特に有用
であるという指摘もある。特に、５もの高い値、例によ
ってば７もの高い値が効果的である。具体的な一実施例
において、＜１００＞２００−馴のｐ形シリコン上にチ
タン過剰の薄膜を堆積させるのに、３．１のＸ値が特に
有利である。
であるという指摘もある。特に、５もの高い値、例によ
ってば７もの高い値が効果的である。具体的な一実施例
において、＜１００＞２００−馴のｐ形シリコン上にチ
タン過剰の薄膜を堆積させるのに、３．１のＸ値が特に
有利である。
上で述べた型のスパッタリングシステム中で、約７００
への厚さのＴｉ３．１Ｃを形成するためには、以下のパ
ラメータの組が有利である。
への厚さのＴｉ３．１Ｃを形成するためには、以下のパ
ラメータの組が有利である。
メタンのモルパーセント−２：全スパッタリングガス圧
−１ＯミリＴｏｒｒ ；パワー５００Ｗ ；ターゲット
電圧−２８０ボルト：テーブル電圧−３０ボルト。第２
図において、そのような薄膜３０は描かれたＭＯＳ Ｖ
ＬＳＩ構造の最上表面全体に堆積されているように示さ
れている。
−１ＯミリＴｏｒｒ ；パワー５００Ｗ ；ターゲット
電圧−２８０ボルト：テーブル電圧−３０ボルト。第２
図において、そのような薄膜３０は描かれたＭＯＳ Ｖ
ＬＳＩ構造の最上表面全体に堆積されているように示さ
れている。
第３図は第２図の構造の限定された一部を拡大したもの
である。特に、第３図は第２図の参照用の線３２．３３
間に延びる部分のみを拡大したものである。以後、第３
ないし第５図中にそれぞれ示された拡大された部分のみ
を、出願人らの独特なデバイス製作工程を述べるのに用
いる。しかし、拡大されたものハ、７′４ｘＣの薄膜が
下のシリコン又はポリシリコンと接触するデバイス構造
のすべての部分を代表するものであること理解すべきで
ある。
である。特に、第３図は第２図の参照用の線３２．３３
間に延びる部分のみを拡大したものである。以後、第３
ないし第５図中にそれぞれ示された拡大された部分のみ
を、出願人らの独特なデバイス製作工程を述べるのに用
いる。しかし、拡大されたものハ、７′４ｘＣの薄膜が
下のシリコン又はポリシリコンと接触するデバイス構造
のすべての部分を代表するものであること理解すべきで
ある。
通常、アルミニウムに対する拡散障壁は必９なく、その
場合接触すべき下の半導体材料が第１及び第２図に示さ
れる層１８のように、比較的厚いポリシリコンである。
場合接触すべき下の半導体材料が第１及び第２図に示さ
れる層１８のように、比較的厚いポリシリコンである。
従って、本発明をＭＯＳ ＶＬＳＩデバイスに適用する
基本は、ソース及びドレイン領域に対する電極を作成す
ることで、それらの所では浅い接合の貫通が、そうでな
ければシリコン−アルミニウム相互作用により起る可能
性がある。しかし、本発明の製作工程を実施することに
より、低抵抗接触がポリシリコン層１８に対しても出来
ることが明らかである。（もちろん、これはまた層１８
がシリサイドで作られるシリサイドゲート技術を用いて
作られるデバイスについてもあては捷る。） 本出願人らの製作工程における次の工程は、第３図に示
された堆積された几ゆＣ薄膜３０をシンター又はアニー
ルすることである。たとえば、この工程は真空（約１０
Ｔｏｒｒ ）又はアルゴン、水素又は窒素のような酸
素を含まない雰囲気中で、３０分ないし１時間、６００
ないし９００℃の範囲の温度で行う。ここで考えている
Ｔｉ、Ｃ薄膜の場合、１０ Ｔｏｒｒの３．１ 真空中、７５０℃で３０分間アニールするのが有利であ
る。
基本は、ソース及びドレイン領域に対する電極を作成す
ることで、それらの所では浅い接合の貫通が、そうでな
ければシリコン−アルミニウム相互作用により起る可能
性がある。しかし、本発明の製作工程を実施することに
より、低抵抗接触がポリシリコン層１８に対しても出来
ることが明らかである。（もちろん、これはまた層１８
がシリサイドで作られるシリサイドゲート技術を用いて
作られるデバイスについてもあては捷る。） 本出願人らの製作工程における次の工程は、第３図に示
された堆積された几ゆＣ薄膜３０をシンター又はアニー
ルすることである。たとえば、この工程は真空（約１０
Ｔｏｒｒ ）又はアルゴン、水素又は窒素のような酸
素を含まない雰囲気中で、３０分ないし１時間、６００
ないし９００℃の範囲の温度で行う。ここで考えている
Ｔｉ、Ｃ薄膜の場合、１０ Ｔｏｒｒの３．１ 真空中、７５０℃で３０分間アニールするのが有利であ
る。
本発明の原理に従うと、Ｔ４．ｘＣＮ膜（第３図）のア
ニーリングにより、シリコン又はポリシリコンに直接重
畳する薄膜の部分に相分離が起る。従って、第４図に示
されるように、シリコン領域２０と重なる薄膜３０の部
分は、アニーリング中二層構造に変る。その構造の下部
層３２はチタンシリサイドから成シ、上部層３４はチタ
ンカーバイドから成る。
ニーリングにより、シリコン又はポリシリコンに直接重
畳する薄膜の部分に相分離が起る。従って、第４図に示
されるように、シリコン領域２０と重なる薄膜３０の部
分は、アニーリング中二層構造に変る。その構造の下部
層３２はチタンシリサイドから成シ、上部層３４はチタ
ンカーバイドから成る。
基体１０のシリコンと最初にドープした几ｘＣ層のチタ
ン成分のある程度のものとの相互作用から、第４図の層
３２が生じる。層３２はＴｉＳｉ２から成り、実効的に
高導電性電極材料である。上部層３４はｎ ｙ Ｃから
成り、ｙ〈Ｘである。層３４はアルミニウム拡散に対す
る実効的障壁を構成する。それによシ、シリコン′祇極
用及び低抵抗シリサイド−ポリシリコン・ケートレベル
相互接続形成用の、信頼性ある耐熱性合成金属部が実現
される。
ン成分のある程度のものとの相互作用から、第４図の層
３２が生じる。層３２はＴｉＳｉ２から成り、実効的に
高導電性電極材料である。上部層３４はｎ ｙ Ｃから
成り、ｙ〈Ｘである。層３４はアルミニウム拡散に対す
る実効的障壁を構成する。それによシ、シリコン′祇極
用及び低抵抗シリサイド−ポリシリコン・ケートレベル
相互接続形成用の、信頼性ある耐熱性合成金属部が実現
される。
リンドープニ酸化シリコン領域２４．２５と接触する最
初に堆積はせた薄膜３０の一部分は、先に述べだアニー
リング工程中、影響を受けない。第４図において参照数
字３０で示されたこれら部分の組成は、几Ｃのままであ
る。
初に堆積はせた薄膜３０の一部分は、先に述べだアニー
リング工程中、影響を受けない。第４図において参照数
字３０で示されたこれら部分の組成は、几Ｃのままであ
る。
ＭＯＳ ＶＬＳＩ構造上に約７０α人の厚さの几３．１
Ｃ薄膜を堆積させた具体的な実施例において、几、Ｓｉ
２層３２（第４図）の厚さは約１００ＯＡであった。そ
の場合、上の几Ｃ層３４の厚さは、約２５０Ａであった
。
Ｃ薄膜を堆積させた具体的な実施例において、几、Ｓｉ
２層３２（第４図）の厚さは約１００ＯＡであった。そ
の場合、上の几Ｃ層３４の厚さは、約２５０Ａであった
。
次に、当業者には周知の方式で、約０．７ないし］ミク
ロン（Ｍ ｍ ）の、厚さのアルミニウム層が、ここで
考えられているＭＯ８ＶＬＳＩデバイス構造の最上部表
面全体に堆積される。
ロン（Ｍ ｍ ）の、厚さのアルミニウム層が、ここで
考えられているＭＯ８ＶＬＳＩデバイス構造の最上部表
面全体に堆積される。
（塩素及び三塩化ホウ素の混合物から生じるプラズマ中
での反応性スパッタエツチングを含む）通常の技術によ
り、アルミニウム層及び下のｎ８Ｃ薄膜がパターン形成
され、デバイス構造の指定された下の領域と位置を谷わ
せて領域が形成される。
での反応性スパッタエツチングを含む）通常の技術によ
り、アルミニウム層及び下のｎ８Ｃ薄膜がパターン形成
され、デバイス構造の指定された下の領域と位置を谷わ
せて領域が形成される。
第５図はそのようなパターン形成されたアルミニウム部
分３６の一つを示す。図示されるように、チタンカーバ
イト層３４はアルミニウム部分３６とシリサイド層３２
間に、障壁としてはさまれている。
分３６の一つを示す。図示されるように、チタンカーバ
イト層３４はアルミニウム部分３６とシリサイド層３２
間に、障壁としてはさまれている。
最後に、（図示されていない）標準的な保護層が典型的
な場合、第５図に示されたデバイス構造の最上部表面全
体に堆積される。この層はたとえばシリコン窒化物又は
トリメチルメタオキシ・シラン（ＴＭＭＳ）から成る。
な場合、第５図に示されたデバイス構造の最上部表面全
体に堆積される。この層はたとえばシリコン窒化物又は
トリメチルメタオキシ・シラン（ＴＭＭＳ）から成る。
ＭＯＳ ＶＬＳＩデバイス及び実用上関心のもたれる他
の用途に対して有用な他の金属系が、本発明の原理に従
い作成できる。これらの系にはチタン過剰のチタン窒化
物、チタン過剰のチタンホウ素化物、ハフニウム過剰の
ハフニウムカーバイド、ハフニウム過剰のハフニウム窒
化物、ハフニウム過剰のハフニウムホウ素化物、ジルコ
ニウム過剰のジルコニウムカーバイド、ジルコニウム過
剰のジルコニウム窒化物、ジルコニウム過剰のジルコニ
ウムホウ素化物、タンタル過剰のタンタルカーバイド、
タンタル過剰のタンタル窒化物、タン９ ｎ Ａ Ｍ＋
のタンタルホウ素化物、ニオビウム過剰のニオビウムカ
ーバイド、ニオビウム過剰のニオビウム窒化物又はニオ
ビウム過剰のニオビウムホウ素化物の薄膜を最初に堆積
さぜることか含まれる。そのような薄膜を形成する標準
的なプロセスは、当業者には周知である。チタン過剰の
チタンカーバイドについて上で述べたのと同じ条件下で
アニールする ４゜と、シリコン又はポリシリコン上に
堆積させたこれらの薄膜は、相分離を起す。相分離の結
果、シリサイド（チタンシリサイド、ハフニウムシリサ
イド、ジルコニウムシリサイド、タンタルシリサイド又
はニオビウムシリサイノホウ素化物、ハフニウムカーバ
イド、ハフニウム窒化物、ハフニウムホウ素化物、ジル
コニウムカーバイド、ジルコニウム窒化物、ジルコニウ
ムホウ素化物、タンタルカー）〜イド、タンタル窒化物
、タンタルホウ素化物、ニオビウムカーバイド、ニオビ
ウム窒化物又はニオビウムホウ素化物）から成る・二層
構造が、単一プロセス工程で形成される。
の用途に対して有用な他の金属系が、本発明の原理に従
い作成できる。これらの系にはチタン過剰のチタン窒化
物、チタン過剰のチタンホウ素化物、ハフニウム過剰の
ハフニウムカーバイド、ハフニウム過剰のハフニウム窒
化物、ハフニウム過剰のハフニウムホウ素化物、ジルコ
ニウム過剰のジルコニウムカーバイド、ジルコニウム過
剰のジルコニウム窒化物、ジルコニウム過剰のジルコニ
ウムホウ素化物、タンタル過剰のタンタルカーバイド、
タンタル過剰のタンタル窒化物、タン９ ｎ Ａ Ｍ＋
のタンタルホウ素化物、ニオビウム過剰のニオビウムカ
ーバイド、ニオビウム過剰のニオビウム窒化物又はニオ
ビウム過剰のニオビウムホウ素化物の薄膜を最初に堆積
さぜることか含まれる。そのような薄膜を形成する標準
的なプロセスは、当業者には周知である。チタン過剰の
チタンカーバイドについて上で述べたのと同じ条件下で
アニールする ４゜と、シリコン又はポリシリコン上に
堆積させたこれらの薄膜は、相分離を起す。相分離の結
果、シリサイド（チタンシリサイド、ハフニウムシリサ
イド、ジルコニウムシリサイド、タンタルシリサイド又
はニオビウムシリサイノホウ素化物、ハフニウムカーバ
イド、ハフニウム窒化物、ハフニウムホウ素化物、ジル
コニウムカーバイド、ジルコニウム窒化物、ジルコニウ
ムホウ素化物、タンタルカー）〜イド、タンタル窒化物
、タンタルホウ素化物、ニオビウムカーバイド、ニオビ
ウム窒化物又はニオビウムホウ素化物）から成る・二層
構造が、単一プロセス工程で形成される。
最後に、上で述べた構造及び技術は本発明の原理の例で
あることを理解すべきである。
あることを理解すべきである。
これらの原理に従うと、本発明の精神及び原理から離れ
ることなく、当業者には多くの修正及び変形が考えられ
よう。
ることなく、当業者には多くの修正及び変形が考えられ
よう。
第１ないし第５図は本発明の原理を実施する製作工程の
連続した段階におけるＭＯ８ＶＬＳＩデバイスの一部を
示す図である。 〔主要部分の符号の説明〕 シリコン・・・２０ 降壁層・・・３４ ′７ＩＪ膜 ・・３０ 出願人 ウェスターン エレクトリ２ツクカムパニー、
インコーポレーテツド 狛１頁の続き 移発 明 者 シャヤム プレサド アメリカ合衆国
０７９７４ムラーカ ル、ポザム ウェイ ７９ ニユージヤーシイ、マレイ ヒ
連続した段階におけるＭＯ８ＶＬＳＩデバイスの一部を
示す図である。 〔主要部分の符号の説明〕 シリコン・・・２０ 降壁層・・・３４ ′７ＩＪ膜 ・・３０ 出願人 ウェスターン エレクトリ２ツクカムパニー、
インコーポレーテツド 狛１頁の続き 移発 明 者 シャヤム プレサド アメリカ合衆国
０７９７４ムラーカ ル、ポザム ウェイ ７９ ニユージヤーシイ、マレイ ヒ
Claims (1)
- 【特許請求の範囲】 １ デバイス構造のシリコン表面上に、シリサイド層を
形成する工程及び該シリサイド層上に障壁層を形成する
工程から成る半導体デバイス作成方法において、 シリコン表面領域を含むデバイス構造の表面上に、Ａｘ
Ｂの薄膜を堆積し、Ａはチタン、ハフニウム、ジルコニ
ウム、タンタル及びニオブから成る類から選択され、Ｂ
は炭素、窒素及びホウ素から成る類から選択され、１
（ｘ （５ないし７で、 シリコン表面に重畳する薄膜の部分を、Ａｓ２．２及び
その上のＡｙＢの層から成り、ｙ〈Ｘである二層金属部
に変換するために、該構造を加熱することによシ、 該シリサイド及び該障壁層を生成することを特徴とする
半導体デバイス作成方法。 ２ 前記第１項に記載された方法において、該薄膜は７
′４．０から成ることを特徴とする半導体デバイス作成
方法。 ３、前記第１又は第２項に記載された方法において、 アルゴン−メタン混合ガス中で反応性ラジオ周波スパッ
タリングシステム内において、該薄膜を堆積させ、混合
ガス中のメタンのモルパーセントは約０．１ないし６の
範囲にあり、全スパッタリングガス圧ニ約５ないし２０
ミリＴｏｒｒの範囲にあシ、システム中のラジオ周波は
約２００ないし８００ワツトに保たれることを特徴とす
る半導体デバイス作成方法。 ４ 前記第１又は第２又は第３項に記載された方法にお
いて、 加熱工程を約６００ないし９００℃の範囲の湯度で３０
分ないし１時間真空中あるいはアルゴン、水素又は窒素
のような酸素のない雰囲気中で行うことを特徴とする半
導体デバイス作成方法。 ５ 前記第３又は第４項に記載された方法において、 該薄膜はＴｉｘＣ、ｘ ＝ ３．１から成り、メタンの
モルパーセントは約２、全スパッタリングガス圧は約１
０ミリ’Ｉ’ｏｒｒ 、ラジオ周波パワーは約５００ワ
ツトであることを特徴とする半導体デバイス作成方法。 ６ 前記第５項に記載された方法において、加熱工程を
約７５０℃の温度、１．ＯＴｏｒｒの真空中で３０分間
行うことを特徴とする半導体デバイス作成方法。 ７ 前記第６項に記載された方法において、該加熱工程
の結果形成された二層金属部は、Ｔ４．８ｔ２の層及び
その上の几アＣ層から成ることを特徴とする半導体デバ
イス作成方法。 ８、前記第１．−７項のいずれかに記載された方法にお
いて、 該薄膜上にアルミニウムの層を堆積させ、それに対応し
て該層及び該下部薄膜の変換されなかった部分をパター
ン形成し、該デバイス中に合成金属部電気接続を形成す
ることを特徴とする半導体デバイス作成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US528074 | 1974-11-29 | ||
| US06/528,074 US4502209A (en) | 1983-08-31 | 1983-08-31 | Forming low-resistance contact to silicon |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6060720A true JPS6060720A (ja) | 1985-04-08 |
| JPH0365655B2 JPH0365655B2 (ja) | 1991-10-14 |
Family
ID=24104162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58225547A Granted JPS6060720A (ja) | 1983-08-31 | 1983-12-01 | 半導体デバイス作成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4502209A (ja) |
| JP (1) | JPS6060720A (ja) |
| CA (1) | CA1200155A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244137A (ja) * | 1993-02-17 | 1994-09-02 | Nec Corp | 半導体装置およびその製造方法 |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4920071A (en) * | 1985-03-15 | 1990-04-24 | Fairchild Camera And Instrument Corporation | High temperature interconnect system for an integrated circuit |
| JP2577342B2 (ja) * | 1985-03-30 | 1997-01-29 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US4811076A (en) * | 1985-05-01 | 1989-03-07 | Texas Instruments Incorporated | Device and process with doubled capacitors |
| US4821085A (en) * | 1985-05-01 | 1989-04-11 | Texas Instruments Incorporated | VLSI local interconnect structure |
| US4975756A (en) * | 1985-05-01 | 1990-12-04 | Texas Instruments Incorporated | SRAM with local interconnect |
| US4814854A (en) * | 1985-05-01 | 1989-03-21 | Texas Instruments Incorporated | Integrated circuit device and process with tin-gate transistor |
| US4804636A (en) * | 1985-05-01 | 1989-02-14 | Texas Instruments Incorporated | Process for making integrated circuits having titanium nitride triple interconnect |
| CN1034533C (zh) * | 1985-05-01 | 1997-04-09 | 得克萨斯仪器公司 | 超大规模集成电路静态随机存储器 |
| US4890141A (en) * | 1985-05-01 | 1989-12-26 | Texas Instruments Incorporated | CMOS device with both p+ and n+ gates |
| US4811078A (en) * | 1985-05-01 | 1989-03-07 | Texas Instruments Incorporated | Integrated circuit device and process with tin capacitors |
| US4843453A (en) * | 1985-05-10 | 1989-06-27 | Texas Instruments Incorporated | Metal contacts and interconnections for VLSI devices |
| US5278099A (en) * | 1985-05-13 | 1994-01-11 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device having wiring electrodes |
| US4738937A (en) * | 1985-10-22 | 1988-04-19 | Hughes Aircraft Company | Method of making ohmic contact structure |
| US4728626A (en) * | 1985-11-18 | 1988-03-01 | International Business Machines Corporation | Method for making planar 3D heterepitaxial semiconductor structures with buried epitaxial silicides |
| US5039578A (en) * | 1986-06-24 | 1991-08-13 | At&T Bell Laboratories | Method for fabricating devices in III-V semiconductor substrates and devices formed thereby |
| JPS6381948A (ja) * | 1986-09-26 | 1988-04-12 | Toshiba Corp | 多層配線半導体装置 |
| JPH081950B2 (ja) * | 1986-11-21 | 1996-01-10 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2624736B2 (ja) * | 1988-01-14 | 1997-06-25 | 株式会社東芝 | 半導体装置の製造方法 |
| US4962414A (en) * | 1988-02-11 | 1990-10-09 | Sgs-Thomson Microelectronics, Inc. | Method for forming a contact VIA |
| US5063422A (en) * | 1988-06-20 | 1991-11-05 | At&T Bell Laboratories | Devices having shallow junctions |
| EP0383610B1 (en) * | 1989-02-17 | 1997-10-08 | Matsushita Electronics Corporation | Manufacturing method of semiconductor device |
| US5102827A (en) * | 1989-05-31 | 1992-04-07 | At&T Bell Laboratories | Contact metallization of semiconductor integrated-circuit devices |
| DE69031903T2 (de) | 1989-11-30 | 1998-04-16 | Sgs Thomson Microelectronics | Verfahren zum Herstellen von Zwischenschicht-Kontakten |
| US5472912A (en) * | 1989-11-30 | 1995-12-05 | Sgs-Thomson Microelectronics, Inc. | Method of making an integrated circuit structure by using a non-conductive plug |
| US5108951A (en) * | 1990-11-05 | 1992-04-28 | Sgs-Thomson Microelectronics, Inc. | Method for forming a metal contact |
| US5658828A (en) * | 1989-11-30 | 1997-08-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum contact through an insulating layer |
| US6271137B1 (en) * | 1989-11-30 | 2001-08-07 | Stmicroelectronics, Inc. | Method of producing an aluminum stacked contact/via for multilayer |
| US6242811B1 (en) | 1989-11-30 | 2001-06-05 | Stmicroelectronics, Inc. | Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature |
| US5369302A (en) * | 1990-10-22 | 1994-11-29 | Sgs-Thomson Microelectronics, Inc. | Method to improve step coverage by contact reflow |
| US6287963B1 (en) | 1990-11-05 | 2001-09-11 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| US5462894A (en) * | 1991-08-06 | 1995-10-31 | Sgs-Thomson Microelectronics, Inc. | Method for fabricating a polycrystalline silicon resistive load element in an integrated circuit |
| DE69319993T2 (de) * | 1992-09-22 | 1998-12-10 | Sgs-Thomson Microelectronics, Inc., Carrollton, Tex. | Methode zur Herstellung eines Metallkontaktes |
| US6690044B1 (en) * | 1993-03-19 | 2004-02-10 | Micron Technology, Inc. | Approach to avoid buckling BPSG by using an intermediate barrier layer |
| JPH0897224A (ja) * | 1994-09-29 | 1996-04-12 | Mitsubishi Electric Corp | バイポーラトランジスタおよびその製造方法 |
| US5614437A (en) * | 1995-01-26 | 1997-03-25 | Lsi Logic Corporation | Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors |
| US5625231A (en) * | 1995-03-10 | 1997-04-29 | Advanced Micro Devices, Inc. | Low cost solution to high aspect ratio contact/via adhesion layer application for deep sub-half micrometer back-end-of line technology |
| KR0175030B1 (ko) * | 1995-12-07 | 1999-04-01 | 김광호 | 반도체 소자의 고내열 금속 배선 구조 및 그 형성 방법 |
| US5956612A (en) * | 1996-08-09 | 1999-09-21 | Micron Technology, Inc. | Trench/hole fill processes for semiconductor fabrication |
| JPH10242411A (ja) * | 1996-10-18 | 1998-09-11 | Sony Corp | 半導体メモリセルのキャパシタ構造及びその作製方法 |
| SG80582A1 (en) * | 1997-03-20 | 2001-05-22 | Chartered Semiconductor Mfg | Use of an insulator spacer on the sidewalls of a via hole |
| US6127276A (en) * | 1998-06-02 | 2000-10-03 | United Microelectronics Corp | Method of formation for a via opening |
| US6235630B1 (en) * | 1998-08-19 | 2001-05-22 | Micron Technology, Inc. | Silicide pattern structures and methods of fabricating the same |
| US6077775A (en) * | 1998-08-20 | 2000-06-20 | The United States Of America As Represented By The Secretary Of The Navy | Process for making a semiconductor device with barrier film formation using a metal halide and products thereof |
| US6351036B1 (en) | 1998-08-20 | 2002-02-26 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with a barrier film and process for making same |
| US6188134B1 (en) | 1998-08-20 | 2001-02-13 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with rubidium barrier film and process for making same |
| US6720654B2 (en) | 1998-08-20 | 2004-04-13 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with cesium barrier film and process for making same |
| US6144050A (en) * | 1998-08-20 | 2000-11-07 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with strontium barrier film and process for making same |
| US6734558B2 (en) | 1998-08-20 | 2004-05-11 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with barium barrier film and process for making same |
| US6291876B1 (en) | 1998-08-20 | 2001-09-18 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with composite atomic barrier film and process for making same |
| US6614082B1 (en) * | 1999-01-29 | 2003-09-02 | Micron Technology, Inc. | Fabrication of semiconductor devices with transition metal boride films as diffusion barriers |
| US9385034B2 (en) * | 2007-04-11 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Carbonization of metal caps |
| US20140246734A1 (en) * | 2013-03-01 | 2014-09-04 | Globalfoundries Inc. | Replacement metal gate with mulitiple titanium nitride laters |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3794516A (en) * | 1970-12-15 | 1974-02-26 | W Engeler | Method for making high temperature low ohmic contact to silicon |
| US3714520A (en) * | 1970-12-15 | 1973-01-30 | Gen Electric | High temperature low ohmic contact to silicon |
| US3879746A (en) * | 1972-05-30 | 1975-04-22 | Bell Telephone Labor Inc | Gate metallization structure |
-
1983
- 1983-08-31 US US06/528,074 patent/US4502209A/en not_active Expired - Lifetime
- 1983-11-14 CA CA000441088A patent/CA1200155A/en not_active Expired
- 1983-12-01 JP JP58225547A patent/JPS6060720A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244137A (ja) * | 1993-02-17 | 1994-09-02 | Nec Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0365655B2 (ja) | 1991-10-14 |
| US4502209A (en) | 1985-03-05 |
| CA1200155A (en) | 1986-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6060720A (ja) | 半導体デバイス作成方法 | |
| US5242860A (en) | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation | |
| US5733816A (en) | Method for depositing a tungsten layer on silicon | |
| KR970030474A (ko) | 반도체 소자의 앝은 접합 형성방법 | |
| JPH0653163A (ja) | 集積回路障壁構造体とその製法 | |
| JP3122845B2 (ja) | 半導体装置の金属配線形成方法 | |
| JPH0697108A (ja) | Ｍｏｓトランジスタおよびその金属層とシリコン層の界面に導電拡散障壁を形成する方法 | |
| JP3240725B2 (ja) | 配線構造とその製法 | |
| JP3252397B2 (ja) | 配線形成方法 | |
| US7199040B2 (en) | Barrier layer structure | |
| US7291555B2 (en) | Methods of forming a reaction product and methods of forming a conductive metal silicide by reaction of metal with silicon | |
| JPH021154A (ja) | 半導体装置の製造方法 | |
| JP2001110782A (ja) | 半導体装置の製造方法 | |
| JPH0529255A (ja) | 半導体装置及びその製造方法 | |
| JPH05259108A (ja) | 酸素添加窒化チタン膜及びその製造方法 | |
| CN1866539B (zh) | 集成电路元件及其形成方法 | |
| TW200849467A (en) | Interconnection process | |
| KR100332127B1 (ko) | 반도체 소자의 도전층 형성방법 | |
| JPH05129223A (ja) | 半導体装置の製造方法 | |
| JPH04324636A (ja) | 半導体装置およびその製造方法 | |
| KR950005258B1 (ko) | 블랭킷 cvd 텅스텐 형성방법 | |
| JP2739829B2 (ja) | 半導体装置の製造方法 | |
| KR20020046467A (ko) | 반도체소자의 금속배선 형성방법 | |
| JPS62165328A (ja) | 酸化後の金属合金化方法 | |
| JP2000323476A (ja) | 配線構造およびその製造方法 |