JPH05129223A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05129223A JPH05129223A JP28777591A JP28777591A JPH05129223A JP H05129223 A JPH05129223 A JP H05129223A JP 28777591 A JP28777591 A JP 28777591A JP 28777591 A JP28777591 A JP 28777591A JP H05129223 A JPH05129223 A JP H05129223A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- metal
- semiconductor device
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】半導体装置の配線形成工程において、異物発生
の少ない単純な工程により、優れたバリアメタルを形成
する。 【構成】半導体基板１０１の上方に、高融点金属膜を堆
積した後、窒素プラズマによって前記高融点金属膜を窒
化後１０４、酸素プラズマによって窒化された前記高融
点金属膜表面に高融点金属の酸化膜１０５を形成する。
これで２層構造のバリアメタルが形成される。その後、
低抵抗の金属膜１０６を堆積、パターニングして、配線
が完成する。
の少ない単純な工程により、優れたバリアメタルを形成
する。 【構成】半導体基板１０１の上方に、高融点金属膜を堆
積した後、窒素プラズマによって前記高融点金属膜を窒
化後１０４、酸素プラズマによって窒化された前記高融
点金属膜表面に高融点金属の酸化膜１０５を形成する。
これで２層構造のバリアメタルが形成される。その後、
低抵抗の金属膜１０６を堆積、パターニングして、配線
が完成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置における配
線の形成方法に関する。
線の形成方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法では、図２
（ａ）に示すようにシリコン基板２０１上に層間絶縁膜
２０２を堆積した後、コンタクトホール２０３を開口
し、その後、スパッタリング法によりチタン膜２０４を
堆積し、続いて反応性スパッタリング法によりバリアメ
タルである窒化チタン膜２０５を連続して堆積する。そ
して低抵抗金属膜であるアルミ・銅合金を堆積し、所望
のパターンにパターニングしていた。
（ａ）に示すようにシリコン基板２０１上に層間絶縁膜
２０２を堆積した後、コンタクトホール２０３を開口
し、その後、スパッタリング法によりチタン膜２０４を
堆積し、続いて反応性スパッタリング法によりバリアメ
タルである窒化チタン膜２０５を連続して堆積する。そ
して低抵抗金属膜であるアルミ・銅合金を堆積し、所望
のパターンにパターニングしていた。
【０００３】
【発明が解決しようとする課題】しかし、従来の半導体
装置の製造方法では、第１に、窒化チタン膜を堆積する
際に異物が発生しやすく、半導体装置の歩留りを低下さ
せる問題を有していた。第２に、窒化チタンのバリアメ
タルとしての能力が十分でなく、容易にアルミ・銅合金
がチタン、窒化チタン層を突き破ってシリコン基板中へ
侵入し、シリコン基板中に形成されているｐｎ接合を破
壊する問題も有していた。
装置の製造方法では、第１に、窒化チタン膜を堆積する
際に異物が発生しやすく、半導体装置の歩留りを低下さ
せる問題を有していた。第２に、窒化チタンのバリアメ
タルとしての能力が十分でなく、容易にアルミ・銅合金
がチタン、窒化チタン層を突き破ってシリコン基板中へ
侵入し、シリコン基板中に形成されているｐｎ接合を破
壊する問題も有していた。
【０００４】そこで、本発明はこれらの問題を解決する
もので、その目的とするところは、コンタクトホール開
口後、チタン膜だけを堆積し、前記チタン膜の表面に窒
素プラズマによって窒化チタン層を形成した後、更に窒
化チタン層の表面に、酸素プラズマによって酸化チタン
層を形成して、２層構造のバリアメタルを形成するこの
ことにより、高信頼性、高歩留りを実現できる配線を有
する半導体装置の製造方法を提供するところにある。
もので、その目的とするところは、コンタクトホール開
口後、チタン膜だけを堆積し、前記チタン膜の表面に窒
素プラズマによって窒化チタン層を形成した後、更に窒
化チタン層の表面に、酸素プラズマによって酸化チタン
層を形成して、２層構造のバリアメタルを形成するこの
ことにより、高信頼性、高歩留りを実現できる配線を有
する半導体装置の製造方法を提供するところにある。
【０００５】
【課題を解決するための手段】本発明は、半導体基板の
上方に層間絶縁膜を形成する工程、前記層間絶縁膜を窓
明けしてコンタクトホールを形成する工程、前記コンタ
クトホールの内面及び前記層間絶縁膜上に高融点金属を
堆積する工程、前記高融点金属を窒素プラズマにより窒
化し、金属窒化層に変化させる工程、前記金属窒化層の
表面に、酸素プラズマによって金属酸化層を形成する工
程、前記金属酸化層上に、低抵抗の金属膜を堆積する工
程、より成ることを特徴とする。
上方に層間絶縁膜を形成する工程、前記層間絶縁膜を窓
明けしてコンタクトホールを形成する工程、前記コンタ
クトホールの内面及び前記層間絶縁膜上に高融点金属を
堆積する工程、前記高融点金属を窒素プラズマにより窒
化し、金属窒化層に変化させる工程、前記金属窒化層の
表面に、酸素プラズマによって金属酸化層を形成する工
程、前記金属酸化層上に、低抵抗の金属膜を堆積する工
程、より成ることを特徴とする。
【０００６】
【実施例】次に本発明である半導体装置の製造方法の実
施例を、その工程断面図である図１（ａ）〜図１（ｄ）
を参照して説明する。
施例を、その工程断面図である図１（ａ）〜図１（ｄ）
を参照して説明する。
【０００７】まず、図１（ａ）に示すように、シリコン
基板１０１の表面には拡散層等の半導体領域（図示せ
ず）が形成されており、これらの半導体領域とシリコン
基板１０１の表面側に形成される電極配線層とを絶縁分
離するために、シリコン基板１０１の表面上には厚さ５
０００Å前後の層間絶縁膜となるシリコン酸化膜１０２
が化学気相成長法により形成される。シリコン酸化膜１
０２のコンタクト予定領域には、エッチングによりコン
タクトホール１０３が形成され、その底面で、シリコン
基板１０１のコンタクト予定領域は窓明けされた状態に
なる。
基板１０１の表面には拡散層等の半導体領域（図示せ
ず）が形成されており、これらの半導体領域とシリコン
基板１０１の表面側に形成される電極配線層とを絶縁分
離するために、シリコン基板１０１の表面上には厚さ５
０００Å前後の層間絶縁膜となるシリコン酸化膜１０２
が化学気相成長法により形成される。シリコン酸化膜１
０２のコンタクト予定領域には、エッチングによりコン
タクトホール１０３が形成され、その底面で、シリコン
基板１０１のコンタクト予定領域は窓明けされた状態に
なる。
【０００８】次に、図１（ｂ）に示すように、コンタク
トホール１０３の内面及びシリコン酸化膜１０２の表面
上に、後述するアルミ合金膜１０６とシリコン基板１０
１及びシリコン酸化膜１０２との相互拡散を防止するバ
リアメタルを形成するために必要なチタン膜１０４を、
スパッタリング法で堆積する。ここでターゲットは純チ
タン、雰囲気ガスにはアルゴンを用い、ターゲットに直
流電圧を印加した。チタン膜１０４の膜厚が１０００Å
となるように、ターゲットへ投入する電力と、スパッタ
リング時間を設定した。但し、チタン膜１０４の膜厚は
必ずしも１０００Åにこだわる必要はなく、最低５００
Å前後あればよい。なお、シリコン基板１０１とチタン
膜１０４との接触抵抗は、両者の界面にチタンシリサイ
ドが形成されるため、十分低い。そして、チタン膜１０
４を窒素プラズマにより窒化し、窒化チタン膜１０４に
変質させる。ここで、窒素プラズマの条件は、チタン膜
１０４が十分窒化されるように設定する。なお、ここで
従来のようにチタン膜１０４上にバリアメタルとして別
の膜、例えば窒化チタン膜等を堆積させる必要はない。
この様に、本発明によればバリアメタル堆積工程を省略
できる。一般にバリアメタルとして反応性スパッタリン
グ法によって堆積した窒化チタン膜が使用されている
が、この窒化チタン膜は多数の異物が膜中に存在すると
いう問題を有している。この様な異物を容易に含有させ
やすい膜を省略することで、異物による半導体装置の歩
留り低下を防止することが出来る。
トホール１０３の内面及びシリコン酸化膜１０２の表面
上に、後述するアルミ合金膜１０６とシリコン基板１０
１及びシリコン酸化膜１０２との相互拡散を防止するバ
リアメタルを形成するために必要なチタン膜１０４を、
スパッタリング法で堆積する。ここでターゲットは純チ
タン、雰囲気ガスにはアルゴンを用い、ターゲットに直
流電圧を印加した。チタン膜１０４の膜厚が１０００Å
となるように、ターゲットへ投入する電力と、スパッタ
リング時間を設定した。但し、チタン膜１０４の膜厚は
必ずしも１０００Åにこだわる必要はなく、最低５００
Å前後あればよい。なお、シリコン基板１０１とチタン
膜１０４との接触抵抗は、両者の界面にチタンシリサイ
ドが形成されるため、十分低い。そして、チタン膜１０
４を窒素プラズマにより窒化し、窒化チタン膜１０４に
変質させる。ここで、窒素プラズマの条件は、チタン膜
１０４が十分窒化されるように設定する。なお、ここで
従来のようにチタン膜１０４上にバリアメタルとして別
の膜、例えば窒化チタン膜等を堆積させる必要はない。
この様に、本発明によればバリアメタル堆積工程を省略
できる。一般にバリアメタルとして反応性スパッタリン
グ法によって堆積した窒化チタン膜が使用されている
が、この窒化チタン膜は多数の異物が膜中に存在すると
いう問題を有している。この様な異物を容易に含有させ
やすい膜を省略することで、異物による半導体装置の歩
留り低下を防止することが出来る。
【０００９】次に、図１（ｃ）に示すように、窒化チタ
ン膜１０４を酸素プラズマ中に置くことにより酸化チタ
ン膜１０５を１００∂前後形成する。この酸化チタン膜
１０５は非常に優れたバリアメタルであり、後述するア
ルミ合金膜１０６を堆積してから、５００Ｃの熱処理を
行ってもシリコン基板１０１へのアルミスパイクは形成
されず、シリコン基板１０１中に形成されているｐｎ接
合が破壊されることはない。一方、酸化チタン膜１０４
自身の抵抗率は比較的高いが、膜厚が１００∂前後と薄
いため、酸化チタン膜１０４によるコンタクト抵抗、す
なわちシリコン基板１０１とアルミ・銅合金１０６間の
接触抵抗の増加は観察されない。ここで、酸化チタン膜
１０４を形成するための酸素プラズマを発生させるため
の条件は次の通りである。酸素圧力は０．３０ｔｏｒ
ｒ、印加電力は２００Ｗ、この条件で発生した酸素プラ
ズマにチタン膜１０４をさらす時間は３０秒である。た
だし、これらの酸素プラズマ発生条件は厳密に守られる
必要はない。たとえば、チタン膜１０４を６０秒間酸素
プラズマ中に置いても、酸化チタン膜１０５は１００∂
前後であり、酸素プラズマ中に置く時間を長くしても、
酸化チタン膜１０５の膜厚は厚くならない。逆に酸素プ
ラズマ酸化の時間を１５秒に短くしても、酸化チタン膜
１０５の膜厚は１００∂得られる。この様に、酸素プラ
ズマの条件の変動可能な範囲はかなり大きく、酸化チタ
ン膜１０５の膜厚を１００∂前後に再現させることは非
常に容易である。
ン膜１０４を酸素プラズマ中に置くことにより酸化チタ
ン膜１０５を１００∂前後形成する。この酸化チタン膜
１０５は非常に優れたバリアメタルであり、後述するア
ルミ合金膜１０６を堆積してから、５００Ｃの熱処理を
行ってもシリコン基板１０１へのアルミスパイクは形成
されず、シリコン基板１０１中に形成されているｐｎ接
合が破壊されることはない。一方、酸化チタン膜１０４
自身の抵抗率は比較的高いが、膜厚が１００∂前後と薄
いため、酸化チタン膜１０４によるコンタクト抵抗、す
なわちシリコン基板１０１とアルミ・銅合金１０６間の
接触抵抗の増加は観察されない。ここで、酸化チタン膜
１０４を形成するための酸素プラズマを発生させるため
の条件は次の通りである。酸素圧力は０．３０ｔｏｒ
ｒ、印加電力は２００Ｗ、この条件で発生した酸素プラ
ズマにチタン膜１０４をさらす時間は３０秒である。た
だし、これらの酸素プラズマ発生条件は厳密に守られる
必要はない。たとえば、チタン膜１０４を６０秒間酸素
プラズマ中に置いても、酸化チタン膜１０５は１００∂
前後であり、酸素プラズマ中に置く時間を長くしても、
酸化チタン膜１０５の膜厚は厚くならない。逆に酸素プ
ラズマ酸化の時間を１５秒に短くしても、酸化チタン膜
１０５の膜厚は１００∂得られる。この様に、酸素プラ
ズマの条件の変動可能な範囲はかなり大きく、酸化チタ
ン膜１０５の膜厚を１００∂前後に再現させることは非
常に容易である。
【００１０】次に、図１（ｄ）に示すように、酸化チタ
ン膜１０５の上方にスパッタリング法によりアルミ・銅
合金膜１０６を堆積する。前述のように酸化チタン層１
０５は非常に優れたバリアメタルであるので、アルミ・
銅合金膜１０６にシリコン原子を含有させる必要はな
い。そしてフォトリソ技術、及びエッチング技術により
アルミ・銅合金１０６、酸化チタン膜１０５、チタン膜
１０４を所望のパターンにパターニングし、配線層が完
成する。
ン膜１０５の上方にスパッタリング法によりアルミ・銅
合金膜１０６を堆積する。前述のように酸化チタン層１
０５は非常に優れたバリアメタルであるので、アルミ・
銅合金膜１０６にシリコン原子を含有させる必要はな
い。そしてフォトリソ技術、及びエッチング技術により
アルミ・銅合金１０６、酸化チタン膜１０５、チタン膜
１０４を所望のパターンにパターニングし、配線層が完
成する。
【００１１】
【発明の効果】以上述べた本発明によれば、許される条
件変動の幅が大きく、且つ異物発生の少ない単純な工程
で、優れたバリアメタルが形成できる。
件変動の幅が大きく、且つ異物発生の少ない単純な工程
で、優れたバリアメタルが形成できる。
【図１】本発明の半導体装置の製造方法の一実施例を示
す工程順断面図。
す工程順断面図。
【図２】従来の半導体装置の製造方法の一実施例を示す
工程順断面図。
工程順断面図。
１０１、２０１ 半導体基板 １０２、２０２ シリコン酸化膜 １０３、２０３ コンタクトホール １０４ 純チタン膜を窒素プラズマで窒化した
窒化チタン膜 １０５ 酸化チタン膜 １０６、２０６ アルミ・銅合金膜 ２０４ チタン膜 ２０５ 反応性スパッタリング法で堆積された
窒化チタン膜
窒化チタン膜 １０５ 酸化チタン膜 １０６、２０６ アルミ・銅合金膜 ２０４ チタン膜 ２０５ 反応性スパッタリング法で堆積された
窒化チタン膜
Claims (1)
- 【請求項１】半導体基板の上方に層間絶縁膜を形成する
工程、 前記層間絶縁膜を窓明けしてコンタクトホールを形成す
る工程、 前記コンタクトホールの内面及び前記層間絶縁膜上に高
融点金属を堆積する工程、 前記高融点金属を窒素プラズマにより窒化し、金属窒化
層に変化させる工程、 前記金属窒化層の表面に、酸素プラズマによって金属酸
化層を形成する工程、 前記金属酸化層上に、低抵抗の金属膜を堆積する工程、 より成ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28777591A JPH05129223A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28777591A JPH05129223A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129223A true JPH05129223A (ja) | 1993-05-25 |
Family
ID=17721592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28777591A Pending JPH05129223A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129223A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5427980A (en) * | 1992-12-02 | 1995-06-27 | Hyundai Electronics Industries Co., Ltd. | Method of making a contact of a semiconductor memory device |
| JP2011222600A (ja) * | 2010-04-05 | 2011-11-04 | Ulvac Japan Ltd | 半導体装置の製造方法及び半導体装置の製造装置 |
| JP2021005784A (ja) * | 2019-06-26 | 2021-01-14 | セイコーエプソン株式会社 | 振動片、電子機器、および移動体 |
-
1991
- 1991-11-01 JP JP28777591A patent/JPH05129223A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5427980A (en) * | 1992-12-02 | 1995-06-27 | Hyundai Electronics Industries Co., Ltd. | Method of making a contact of a semiconductor memory device |
| JP2011222600A (ja) * | 2010-04-05 | 2011-11-04 | Ulvac Japan Ltd | 半導体装置の製造方法及び半導体装置の製造装置 |
| JP2021005784A (ja) * | 2019-06-26 | 2021-01-14 | セイコーエプソン株式会社 | 振動片、電子機器、および移動体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963827A (en) | Method for producing via contacts in a semiconductor device | |
| JP3122845B2 (ja) | 半導体装置の金属配線形成方法 | |
| US20020020922A1 (en) | Ohmic contact plug having an improved crack free TiN barrier metal in a contact hole and method of forming the same | |
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| KR20010014778A (ko) | 배리어 금속층을 구비하는 반도체 장치 및 그 제조 방법 | |
| JPH0897209A (ja) | 半導体装置およびその製造方法 | |
| JPH07221181A (ja) | 半導体素子の金属配線の形成方法 | |
| KR0154355B1 (ko) | 반도체 장치 제조방법 | |
| JPH05129223A (ja) | 半導体装置の製造方法 | |
| JP3102555B2 (ja) | 半導体装置の製造方法 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| JPH1012614A (ja) | 半導体装置用配線およびその製造方法 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| JPH04127454A (ja) | 半導体装置 | |
| JPH05129222A (ja) | 半導体装置の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| KR100529382B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR950003222B1 (ko) | 반도체 장치의 제조방법 | |
| JPH06151410A (ja) | 窒化チタン膜の形成方法 | |
| KR100403354B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPH06275622A (ja) | 配線構造体の製造方法 | |
| JPH06232051A (ja) | オーミックコンタクトの形成方法 |