JPH0897209A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0897209A
JPH0897209A JP6227582A JP22758294A JPH0897209A JP H0897209 A JPH0897209 A JP H0897209A JP 6227582 A JP6227582 A JP 6227582A JP 22758294 A JP22758294 A JP 22758294A JP H0897209 A JPH0897209 A JP H0897209A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
tin
laminated
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6227582A
Other languages
English (en)
Other versions
JP3586899B2 (ja
Inventor
Hirobumi Sumi
博文 角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP22758294A priority Critical patent/JP3586899B2/ja
Priority to US08/531,787 priority patent/US5763948A/en
Publication of JPH0897209A publication Critical patent/JPH0897209A/ja
Priority to US09/027,149 priority patent/US6140229A/en
Application granted granted Critical
Publication of JP3586899B2 publication Critical patent/JP3586899B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Abstract

(57)【要約】 【目的】 配線層の下地膜などとして用いられるバリア
膜などとして用いて好適な膜の構造および製造方法を提
供すること。 【構成】 窒素を含む化合物膜を少なくとも有する半導
体装置であって、窒素を含む化合物膜（たとえばＴｉＮ
膜）が、不活性ガス（Ａｒ）に対する窒素（Ｎ 2 ）のガ
ス流量比が、０．１２５以上１．０以下の条件で成膜さ
れる。このＴｉＮ膜は、配線層と半導体とのコンタクト
部の下地膜の一部、あるいは下層配線層と上層配線層と
がコンタクト部を通じて接続される半導体装置におい
て、下層配線層の上に積層される積層膜の一部として用
いられる。ＴｉＮ膜の上には、ＴｉＯＮ膜などが成膜さ
れ、反射防止膜としても機能する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に係り、さらに詳しくは、配線層と半導体との
コンタクト部、または配線層と配線層とのコンタクト部
に、たとえばバリア膜として用いられる窒素を含む化合
物膜（たとえばＴｉＮ膜）に関する。
【０００２】
【従来の技術】素子の微細化に伴い、配線信頼性は厳し
さを増している。特に、トランジスタのシャロージャン
クション化に対して、電気的オーミックコンタクトを得
る為に成膜する金属と下地シリコンＳｉとを界面反応さ
せることでなじませ、良好な電気的接続が得られる。し
かし、反応を進行させ過ぎると、金属がシャロージャン
クションを突き抜け接合リークを悪化させる。反面、反
応が不十分であるとオーミック接合が得られず不安定な
電気特性となる問題を有する。
【０００３】ここで、従来のＭＯＳＬＳＩプロセス例を
図８に示す。 （ａ）図８（Ａ）に示すように、半導体基板２の表面
に、素子分離領域（ＬＯＣＯＳ）４、ゲート絶縁膜６、
ゲート電極８、ソース・ドレイン領域１０を形成するこ
とでＭＯＳトランジスタを形成する。
【０００４】（ｂ）次に、同図（Ｂ）に示すように、Ｍ
ＯＳトランジスタの上に、層間絶縁膜１２を形成し、こ
れにコンタクトホール１４を形成する。 （ｃ）次に、同図（Ｃ）に示すように、コンタクトホー
ル１４内に、ブランケットタングステン１６等で埋め込
み、さらに、その上にＡｌ−Ｓｉ等のＡｌ系合金１７を
成膜し、パターニングすることで配線領域を形成させ
る。
【０００５】
【発明が解決しようとする課題】上記（ａ）〜（ｃ）の
プロセス例により素子を形成させるが、配線とシリコン
基板（Ｓｉ）との接続は、窒化シリコンおよびチタンの
積層構造（ＴｉＮ／Ｔｉ）を用いて行っている。しかし
ながら、Ｔｉの反応が不十分だと、良好なオーミック接
合が得られず、問題を有する。
【０００６】また、配線金属と下地Ｓｉとの反応防止を
抑止する方法として、ＴｉＮ膜が用いられている。Ｔｉ
Ｎ膜をバリア性よく形成させることで、コンタクト特性
を安定化できる。しかし、ＴｉＮ膜の形成方法のパラメ
ータに対して、膜質的にどのように変化するかが管理で
きていないため、最もベストな膜質の状態でデバイスを
作製できていないのが、現在の状況である。
【０００７】また、最近では、コリメートスパッタによ
るＴｉＮ膜の成膜技術が開発されている。コリメートス
パッタは、スパッタ装置のターゲットとウェーハとの間
にコリメータを配置し、それに斜め方向のスパッタ粒子
を付着させることで、垂直方向やそれに近い粒子のみを
取り出し、コンタクトホールのボトムカバレッジ率を向
上させる技術である。
【０００８】このコリメートスパッタでは、一般に、ア
ルゴンガスに対する窒素ガスの流量比が１．５以上に高
いものであった。このコリメートスパッタに関しても、
ＴｉＮ膜の形成方法のパラメータに対して、膜質的にど
のように変化するかが管理できていないため、最もベス
トな膜質の状態でデバイスを作製できていないのが、現
在の状況である。
【０００９】本発明は、このような実情に鑑みてなさ
れ、配線層の下地膜などとして用いられるバリア膜など
として用いて好適な膜の構造および製造方法を提供する
ことを目的とする。
【００１０】
【課題を解決するための手段および作用】本発明は、Ｔ
ｉとＴｉＮの配向性制御を行うことで、下地Ｓｉとの反
応性制御、およびＴｉＮ上の配線金属の配向性制御（配
線金属の配向性制御を行うことで配線信頼性であるエレ
クトロマイグレーションは向上できる。）、を可能とす
る製造方法および、それを用いた接続構造を示す。
【００１１】ＴｉＳｉ2 化反応には、形成するＴｉの結
晶配向に強く依存することがわかっている。形成するＴ
ｉが（００２）配向の場合は、下地Ｓｉとの反応性が強
くなることが実験より確かめられている。そこで、本発
明では、コンタクト構造を、反応性の強いＴｉ（００
２）をＳｉと接続させる様に形成させた構造にすること
で、Ｔｉ（００２）配向の膜厚パラメータを制御させ、
形成するシリサイドの膜厚も制御できる。
【００１２】Ｔｉ（００２）配向制御法として、スパッ
タパワーの変化、バイアススパッタ等の適用がある。こ
れらのパワーをスパッタ中に連続的に変化させることで
各種コンタクト構造を得る製造方法である。図４は、配
向しやすいＴｉ、ＴｉＮの一覧を示す。
【００１３】また、Ｔｉの配向性制御法として、スパッ
タガス中の窒素ガス流量を制御することで、形成するＴ
ｉＮの膜質を制御できることが判明した。本発明者は、
アルゴンガス流量に対し窒素ガス流量を変化させて、Ｔ
ｉＮの抵抗率および密度を調べた結果、図１に示すごと
く、窒素流量の変化と共に、ＴｉＮ膜の抵抗率および密
度が変化することを見い出した。また、図２は、同様に
して、成膜速度の窒素ガス流量依存性を調べた結果を示
した図である。これらの状態より、窒素流量２０ｓｃｃ
ｍ以下（Ｎ2 ／Ａｒ≦０．５）をメタリックモード、３
０ｓｃｃｍ以上（Ｎ2 ／Ａｒ≧０．７５）をナイトライ
ドモードと呼ぶ。メタリックモードの場合は、抵抗率が
低く、膜密度が高いのみならず、図３に示す様に、ＸＲ
Ｄ（Ｘ線回析）結果より、ＴｉＮ（１１１）配向の半値
幅が狭いことより、結晶がＴｉＮ（１１１）に強く配向
していることがわかる。また、組成もＴｉとＮがストイ
キォメトリーにより近い状態である事も確認した（Ｔｉ
とＮの比が１．０に近い状態が化学量論的にＴｉＮであ
るといえる）。
【００１４】本発明に係る半導体装置の好ましい態様を
以下に示す。本発明に係る半導体装置は、窒素を含む化
合物膜を少なくとも有する半導体装置であって、前記窒
素を含む化合物膜が、不活性ガスに対する窒素のガス流
量比が、０．１２５以上１．０以下の条件で成膜され
る。
【００１５】前記窒素を含む化合物膜が、反応性スパッ
タあるいはＣＶＤで成膜されることが好ましい。前記窒
素を含む化合物膜が、ＴｉＮ、ＷＮ、ＭｏＮ、ＺｒＮ、
ＨｆＮ、ＢＮ、ＣＮ、またはこれらの酸化物のうちのい
ずれかであることが好ましく、さらに好ましくはＴｉＮ
である。
【００１６】前記不活性ガスがアルゴンガスであること
が好ましい。半導体装置の配線層と半導体とがコンタク
ト部を通して電気的に接続される半導体装置であって、
前記配線層と半導体との間に配置される下地膜が、前記
窒素を含む化合物膜を少なくとも含むことが好ましい。
【００１７】前記窒素を含む化合物膜が、前記コンタク
ト部でのバリア膜として機能することが好ましい。前記
下地膜が、半導体に接するＴｉ膜と、このＴｉ膜の上に
積層されるＴｉＮ膜とを有することが好ましい。
【００１８】前記下地膜は、半導体に接するＴｉ膜と、
このＴｉ膜の上に積層される第１のＴｉＮ膜と、この第
１のＴｉＮ膜の上に積層され、第１のＴｉＮ膜と特性が
相違する第２のＴｉＮ膜とで構成することもできる。前
記Ｔｉ膜の結晶方位が（００２）であり、前記第１のＴ
ｉＮ膜の結晶方位が（１１１）であることが好ましい。
【００１９】前記下地膜は、半導体に接する結晶配向が
（００２）のＴｉ膜と、このＴｉ膜の上に積層される結
晶配向が（１１１）のＴｉＮ膜とで構成してもよい。前
記下地膜は、半導体に接する結晶配向が（００２）のＴ
ｉ膜と、このＴｉ膜の上に積層される結晶配向が（１１
１）のＴｉＮ膜と、このＴｉＮ膜の上に積層されるＴｉ
ＯＮ膜とで構成することもできる。
【００２０】半導体装置の下層配線層と上層配線層とが
コンタクト部を通して電気的に接続され る半導体装置
であって、前記下層配線層の上には、積層膜が積層して
あり、該積層膜が、前記窒素を含む化合物膜を少なくと
も含むことが好ましい。前記積層膜のうち、最上層に位
置する膜が、前記下層配線をフォトリソグラフィー加工
する際の反射防止膜として機能することが好ましい。
【００２１】前記積層膜が、下層配線層に接するＴｉＮ
膜と、該ＴｉＮ膜の上に積層されるＴｉＯＮ膜とを有す
ることが好ましい。前記ＴｉＮ膜の結晶方位が（１１
１）であることが好ましい。前記積層膜は、下層配線層
に接するＴｉ膜と、該Ｔｉ膜の上に積層されるＴｉＮ膜
と、該ＴｉＮ膜の上に積層されるＴｉＯＮ膜とで構成す
ることもできる。
【００２２】前記Ｔｉ膜の結晶方位が（００２）であ
り、前記ＴｉＮ膜の結晶方位が（１１１）であることが
好ましい。前記積層膜は、下層配線層に接するＴｉ膜
と、該Ｔｉ膜の上に積層される第１のＴｉＮ膜と、該第
１のＴｉＮ膜の上に積層され、該第１のＴｉＮ膜と特性
が相違するＴｉＮ膜とで構成することもできる。
【００２３】前記第１のＴｉＮ膜と第２のＴｉＮ膜とを
反応性スパッタにより連続的に成膜する際に、不活性ガ
スに対する窒素ガスの流量比を変化させることが好まし
い。前記第１のＴｉＮ膜を成膜する際の不活性ガスに対
する窒素ガスの流量比を０．７以下、好ましくは０．５
以下とし、前記第２のＴｉＮ膜を成膜する際の不活性ガ
スに対する窒素ガスの流量比を０．７５以上、好ましく
は１．０以上とすることが好ましい。
【００２４】前記ＴｉＯＮ膜は、前記ＴｉＮ膜を、反応
性スパッタにより、不活性ガスに対する窒素ガスの流量
比が１．０以下０．１２５以上で成膜した後、不活性ガ
スに対する窒素ガスの流量比を大きくなる方に変化さ
せ、粗なＴｉＮ膜を成膜し、この粗なＴｉＮ膜を、大気
中、または酸素分圧が０．１Ｐａ以上の低真空雰囲気中
に曝すことで、粗なＴｉＮ膜をＴｉＯＮ膜に変化させる
ことで形成することができる。
【００２５】前記ＴｉＯＮ膜は、窒素ガスと酸素ガスと
不活性ガスとを用いた反応性スパッタにより成膜するこ
ともできる。
【００２６】
【実施例】以下、本発明を実施例に基づき説明する。実施例１ 本実施例は、ガス流量を制御する方法である。まず、Ｔ
ｉターゲットを有するマグネトロンスパッタ装置を用
い、Ａｒを流し、Ｔｉ（００２）配向の膜を形成させ
る。その後窒素を導入させ、ＴｉＮ膜を形成させる。そ
の際、Ａｒ／Ｎ2 ＝４０／２０ｓｃｃｍの比率の流量比
に設定する。これで、ＴｉＮ（１１１）配向した、高密
度でストイキォメトリーなＴｉＮ膜を形成できる。
【００２７】以下、図面に基づき、本発明をＭＯＳデバ
イスプロセスに適用した実施例を詳細に説明する。 （ａ）図５（Ａ）に示すように、半導体基板２２の表面
に、素子分離領域（ＬＯＣＯＳ）２４、ゲート絶縁膜２
６、ゲート電極２８、ソース・ドレイン領域３０を形成
することでＭＯＳトランジスタを形成する。
【００２８】（ｂ）次に、同図（Ｂ）に示すように、た
とえばＳｉＯ2 で構成される層間絶縁膜３２の成膜を行
う。 層間絶縁膜３２のＣＶＤ成膜条件の一例を次に示す。
【００２９】
【表１】ガスＴＥＯＳ＝５０ｓｃｃｍ 温度７２０℃ 圧力４０Ｐａ 膜厚６００ｎｍ 層間絶縁膜３２を成膜した後、レジストパターニングを
行い、コンタクトホール３４を形成する。
【００３０】コンタクトホール３４を形成するためのエ
ッチング条件の一例を次に示す。
【００３１】
【表２】ガスＣ4 Ｆ8 ＝５０ｓｃｃｍ ＲＦパワー１２００Ｗ 圧力２Ｐａ （ｃ）次に、同図（Ｃ）に示すように、配線材料を形成
する。
【００３２】コンタクトホール３４内の埋め込みはブラ
ンケットタングステン（Ｗ）３６で行う。まず、Ｗ密着
層（Ｗ下地膜）であるＴｉＮ／Ｔｉを形成する。Ｔｉ膜
３８のスパッタ成膜条件の一例を以下に示す。
【００３３】
【表３】パワー８ｋＷ 成膜温度１５０℃ Ａｒ１００ｓｃｃｍ 膜厚１０ｎｍ 圧力０．４７Ｐａ この成膜条件で、図４に示すＴｉ（００２）配向結晶を
形成することができる。
【００３４】Ｔｉ膜３８の上に形成されるＴｉＮ膜４０
のスパッタ成膜条件の一例を次に示す。
【００３５】
【表４】パワー５ｋＷ ガスＡｒ／Ｎ2 ＝４０／２０ｓｃｃｍ 圧力０．４７Ｐａ 膜厚７０ｎｍ このような条件（Ａｒに対するＮ2 の流量比が約０．
５）で成膜されたＴｉＮ膜４０は、図４に示すような配
向結晶（１１１）であり、図１に示すように、高密度で
低抵抗である。
【００３６】ＴｉＮ膜４０の上に形成されるＷのＣＶＤ
形成条件の一例を次に示す。
【００３７】
【表５】ガスＡｒ／Ｎ2 ／Ｈ2 ／ＷＦ6 ＝２２００／３
００／５００／７５ｓｃｃｍ 温度４５０℃ 圧力１０６４０Ｐａ 膜厚４００ｎｍ 次に、Ｗをエッチバックし、ブラケットＷ３６を形成す
る。Ｗのエッチバック条件の一例を次に示す。
【００３８】
【表６】ガスＳＦ6 ＝５０ｓｃｃｍ ＲＦパワー１５０Ｗ 圧力１．３３Ｐａ （ｄ）次に、同図（Ｄ）に示すように、Ａｌ／Ｔｉの配
線を形成する。
【００３９】まず、Ｔｉ膜４２を成膜する。Ｔｉ膜４２
のスパッタ成膜条件の一例を次に示す。
【００４０】
【表７】パワー４ｋＷ 成膜温度１５０℃ Ａｒ＝１００ｓｃｃｍ 膜厚３０ｎｍ 圧力０．４７Ｐａ 次に、Ｔｉ膜４２の上に、Ａｌ膜３７を成膜する。Ａｌ
膜３７のスパッタ成膜条件の一例を次に示す。
【００４１】
【表８】パワー２２．５ｋＷ 成膜温度１５０℃ Ａｒ＝５０ｓｃｃｍ 膜厚０．５μｍ 圧力０．４７Ｐａ その後、レジストパターニングおよびドライエッチで、
Ａｌ／Ｔｉ配線層を形成させる。そのエッチング条件の
一例を次に示す。
【００４２】
【表９】ガスＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓｃｃｍ マイクロ波パワー１００Ｗ ＲＦパワー５０Ｗ 圧力０．０１６Ｐａ実施例２ 本実施例２では、実施例１のＴｉ膜３８およびＴｉＮ膜
４０を、コリメーションスパッタを用いて成膜した以外
は、実施例１と同様である。
【００４３】実施例１と相違する部分のみについて説明
する。 （ｃ）ＴｉＮ／Ｔｉを形成する。この場合、コリメーシ
ョンを装着したマグネトロンスパッタ装置で形成させ
る。まず、Ｔｉ膜３８の成膜する。Ｔｉ膜３８の成膜条
件の一例を次に示す。
【００４４】
【表１０】パワー：８ｋＷ 成膜温度４００℃ Ａｒ１００ｓｃｃｍ 膜厚２０ｎｍ 圧力０．４７Ｐａ Ｔｉ膜３８の上に成膜されるＴｉＮ膜４０の成膜条件の
一例を次に示す。
【００４５】
【表１１】パワー５ｋＷ ガスＡｒ／Ｎ2 ＝４０／２０ｓｃｃｍ 圧力０．４７Ｐａ 膜厚１００ｎｍ このような条件でコリメーションスパッタ法を行うこと
により、図４に示すＴｉＮ（１１１）配向のＴｉＮ膜４
０を形成する。このＴｉＮ膜４０は、図１に示すよう
に、高密度で低抵抗である。実施例３ 本実施例３は、前記実施例１において、図５（Ｃ）に示
す工程のみを図６に示す工程に変えた実施例であり、そ
の他の工程は前記実施例１と同様である。
【００４６】本実施例３の概略について説明すると、Ｔ
ｉＮ形成において、予めＡｒ／Ｎ2＝４０／２０ｓｃｃ
ｍで、高密度ＴｉＮ（１１１）結晶を形成させる。その
後、連続的にＡｒ／Ｎ2 ＝４０／７０ｓｃｃｍに変化さ
せ、粗なＴｉＮ膜を形成させ、その部分に酸素をスタッ
クさせ、表面部のみＴｉＯＮとし、バリアメタルを２層
構造にする。
【００４７】以下に、本実施例についてさらに詳細に説
明する。 （ｃ）ＴｉＮ／Ｔｉを形成する。まず、図６に示すよう
に、Ｔｉ膜４４を成膜する。Ｔｉ膜のスパッタ成膜条件
の一例を次に示す。
【００４８】
【表１２】パワー２ｋＷ 成膜温度１５０℃ Ａｒ１００ｓｃｃｍ 膜厚２０ｎｍ 圧力０．４７Ｐａ Ｔｉ膜４４の上にＴｉＮ膜４６を成膜する。ＴｉＮ膜４
６のスパッタ成膜条件の一例を次に示す。
【００４９】
【表１３】パワー５ｋＷ ガスＡｒ／Ｎ2 ＝４０／２０ｓｃｃｍ 圧力０．４７Ｐａ 膜厚４０ｎｍ さらに、連続的にＡｒ／Ｎ2 ガス流量比を変化させて、
ＴｉＮを形成する。その成膜条件の一例を次に示す。
【００５０】
【表１４】パワー５ｋＷ ガスＡｒ／Ｎ2 ＝４０／７０ｓｃｃｍ 圧力０．４７Ｐａ 膜厚１０ｎｍ この成膜条件で形成されるＴｉＮ膜は、ガスＡｒ／Ｎ2
＝４０／７０ｓｃｃｍなので、図１に示すように、ガス
Ａｒ／Ｎ2 ＝４０／２０ｓｃｃｍで成膜されるＴｉＮ膜
に比較し、低密度である。
【００５１】この状態で、半導体基板２２を、装置のス
パッタチャンバーから大気中へ出すことで、粗なＴｉＮ
表面に酸素がスタックし、ＴｉＯＮ膜４８が形成され
る。本実施例では、２重構造のバリアメタルとなり、バ
リア性は向上する。実施例４ 本実施例４は、配線層をリソグラフィー加工する際のハ
レーションを防止するための反射防止膜に用いた例であ
る。
【００５２】配線層上に、予めＡｒ／Ｎ2 ＝４０／２０
ｓｃｃｍで、高密度ＴｉＮ（１１１）結晶を形成させ
る。その後、連続的にＡｒ／Ｎ2 ＝４０／７０ｓｃｃｍ
に変化させ、粗なＴｉＮ膜を形成させ、その部分に酸素
をスタックさせ、表面部のみＴｉＯＮとした構造とす
る。粗なＴｉＮ膜は、装置内を搬送するだけで、ＴｉＯ
Ｎに変化する。その上に、層間絶縁膜を成膜し、この層
間絶縁膜にコンタクトホールを形成し、コンタクトホー
ル内にＡｌ、Ｗ等のプラグを形成させた場合、ＴｉＯＮ
の下に強固なＴｉＮが形成しているので、熱処理に伴う
下層配線からプラグを通して上層配線へのＡｌ等の流入
のやりとりを防止できる。
【００５３】また、反射防止膜として、ＴｉＮより反射
防止効果が高いＴｉＯＮを用いていることより、配線の
加工精度も向上する利点を有する。本発明の方法をＭＯ
Ｓトランジスタに関して具体的に適用した例を以下に示
す。 （ａ）まず、図７（Ａ）に示すように、下地基板
４９上に、Ａｌ／Ｔｉの配線を形成させる。下地基板４
９は、たとえば下層の層間絶縁膜である。
【００５４】下地基板４９の上に成膜されるＴｉ膜５０
の成膜条件の一例を以下に示す。
【００５５】
【表１５】パワー４ｋＷ 成膜温度１５０℃ Ａｒ＝１００ｓｃｃｍ 膜厚３０ｎｍ 圧力０．４７Ｐａ このＴｉ膜５０の上に成膜されるＡｌ膜５２のスパッタ
成膜条件の一例を次に示す。
【００５６】
【表１６】パワー２２．５ｋＷ 成膜温度１５０℃ Ａｒ＝５０ｓｃｃｍ 膜厚０．５μｍ 圧力０．４７Ｐａ 次に、Ａｌ膜５２の上に、上層配線のバリアメタルとな
り、かつリソグラフィーの反射防止膜となるＴｉＮ膜５
４を成膜する。ＴｉＮ膜５４のスパッタ成膜条件の一例
を次に示す。
【００５７】
【表１７】パワー５ｋＷ ガスＡｒ／Ｎ2 ＝４０／２０ｓｃｃｍ 圧力０．４７Ｐａ 膜厚２０ｎｍ さらに連続的にＡｒ／Ｎ2 ガス流量比を変化させて、Ｔ
ｉＮ膜５４の上に、ＴｉＮ膜を反応性スパッタにより成
膜する。その成膜条件の一例を次に示す。
【００５８】
【表１８】パワー５ｋＷ ガスＡｒ／Ｎ2 ＝４０／７０ｓｃｃｍ 圧力０．４７Ｐａ 膜厚１０ｎｍ この状態で、ＴｉＮ膜を大気にさらすことで、粗なＴｉ
Ｎ表面は酸素がスタックされ、ＴｉＯＮ膜５６となる。
その後、レジストパターニングおよびドライエッチを行
い、Ａｌ／Ｔｉ配線層を形成させる。そのエッチング条
件の一例を次に示す。
【００５９】
【表１９】ガスＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓｃｃｍ マイクロ波パワー１０００Ｗ ＲＦパワー５０Ｗ 圧力０．０１６Ｐａ この時、配線上に、ＴｉＯＮ膜５６が形成してあるの
で、露光時、ハレーションの発生は抑えられ、安定して
パターニングが可能となる。図９は、ＴｉＯＮ膜による
反射防止効果を示す。ＴｉＯＮ膜によれば、特定の露光
波長の光に対し、反射率を極小にすることが可能であ
り、露光時のハレーション発生を防止することができ
る。なお、図９では、ＴｉＯＮ膜の膜厚を３００オング
ストロームとしたが、膜厚を増加させるに伴い、図９の
カーブを左側へ移動させることができる。
【００６０】（ｂ）次に、同図（Ｂ−１）に示すよう
に、上層側の層間絶縁膜５８を成膜する。層間絶縁膜５
８のＣＶＤ成膜条件の一例を次に示す。
【００６１】
【表２０】ガスＴＥＯＳ＝５０ｓｃｃｍ 温度７２０℃ 圧力４０Ｐａ 膜厚６００ｎｍ 次に、レジストパターニングを行い、層間絶縁膜５８に
コンタクトホール６０を形成する。そのコンタクトホー
ルを形成するためのドライエッチング条件を次に示す。
【００６２】
【表２１】ガスＣ4 Ｆ8 ＝５０ｓｃｃｍ ＲＦパワー１２００Ｗ 圧力２Ｐａ この場合、同図（Ｂ−２）に示すように、反射防止膜で
あるＴｉＯＮ膜５６をエッチングすることなく残すよう
にコンタクトホール６０を形成しても良いし、あるいは
同図（Ｂ−１）に示すように、反射防止膜であるＴｉＯ
Ｎ膜５６までエッチさせ、ＴｉＮ膜５４の表面が露出す
るように、コンタクトホール６０を形成しても良い。
【００６３】但し、電気的導通性を考慮すると後者の方
（同図（Ｂ−１））が好ましく、製造歩留まりが向上す
る。 （ｃ）さらに、同図（Ｃ）に示すように、Ａｌ／Ｔｉ配
線層を形成する。成膜条件は、上記と殆ど同様であるの
で省略する。次に、レジストパターニングおよびドライ
エッチで配線領域を形成する。この条件も上記と同様な
ので省略する。
【００６４】この構造は、下層配線上部にバリアメタル
であるＴｉＮ膜が存在していることより、プロセス中の
その後の熱処理で、ビアコンタクト（Ｖｉａ ｃｏｎ）
接続部における、反応に伴うＡｌの移動はＴｉＮが下層
配線と上層配線との反応を抑止するため、発生しなくな
る。このため、配線ボイドは抑制され、配線の信頼性が
向上した素子が得られる。
【００６５】実施例５ 本実施例５では、実施例４のＴｉＯＮ膜５６と成る、さ
らに粗なＴｉＮ膜を形成する際に、酸素ガスも導入さ
せ、連続してＴｉＯＮを形成させる以外は、前記実施例
４と同様である。
【００６６】本発明は上記実施例に限定されるものでな
く、本発明の目的が達成できる限りに於て、他の方法を
用いても構わない。また、成膜法は、スパッタ以外のＣ
ＶＤを用いた場合でも適用できる。また、上記実施例で
は、ＭＯＳデバイスの製造方法に適用したが、本発明
は、これに限定されず、ＭＯＳデバイス以外の他のデバ
イス（バイポーラトランジスタ、ＣＣＤ等）にも適用で
きる。また、Ｃｕ、Ａｇ等のＡｌ以外の配線材料にも適
用できる。
【００６７】
【発明の効果】ＴｉとＳｉが反応しやすいＴｉ（００
２）結晶をコンタクト部に形成しているので、安定した
オーミック接合が得られる。ＴｉＮ構造が、膜質的に優
れた、ＴｉＮ膜を形成しているので、バリア性は増し、
素子信頼性は向上する。
【００６８】ＴｉＯＮ／ＴｉＮ構造で、さらにバリア性
は向上する。ＴｉＯＮをＴｉＮ上に形成しているので、
ＴｉＮより反射防止効果の高いＴｉＯＮ膜を用いること
により、フォトリソグラフィー加工時の定在波効果を削
減することができ、安定した配線加工が可能となる。
【００６９】反射防止膜構造をＴｉＯＮ／ＴｉＮ構造で
形成しているので、ビア（Ｖｉａ）コンタクトのボイド
が発生しなくなり、ビアコンタクトにおけるエレクトロ
マイグレーション（ＥＭ）耐性が向上する。ＴｉＮ／Ｔ
ｉＮもしくはＴｉＯＮ／ＴｉＮ構造は、基本的に、従来
のＴｉＮ単層の形成方法と殆ど変化しないので、製造
時、プロセスが大幅変更がなく、設備投資額も抑制でき
る。
【図面の簡単な説明】
【図１】図１はＮ2 流量に対するＴｉＮ膜の密度および
抵抗率の変化を示すグラフである。
【図２】図２はＴｉＮ膜成膜速度のＮ2 流量依存性を示
すグラフである。
【図３】図３はＴｉＮ（１１１）結晶のＸ線回折結果の
半値幅のＮ2 流量依存性を示すグラフである。
【図４】図４はＡｌ（１１１）の成膜を向上（IMPROVE
D）させるＴｉまたはＴｉＮの結晶配向と、減少（REDUC
ED）させるＴｉまたはＴｉＮの結晶配向とを示すグラフ
である。
【図５】図５（Ａ）〜（Ｄ）は本発明の実施例１に係る
半導体装置の製造過程を示す要部断面図である。
【図６】図６は本発明の実施例３に係る半導体装置の一
製造過程を示す要部断面図である。
【図７】図７（Ａ）、（Ｂ−１）、（Ｂ−２）、（Ｃ）
は本発明の実施例４に係る半導体装置の製造過程を示す
要部断面図である。
【図８】図８（Ａ）〜（Ｃ）は従来例に係る半導体装置
の製造過程を示す要部断面図である。
【図９】図９はＴｉＯＮ膜の反射防止効果を示すグラフ
である。
【符号の説明】
２２… 半導体基板 ２４… ＬＯＣＯＳ ２６… ゲート絶縁膜 ２８… ゲート電極 ３０… ソース・ドレイン領域 ３２，５８… 層間絶縁膜 ３４，６０… コンタクトホール ３６… ブラケットタングステン ３７，５２… Ａｌ膜 ３８，４２，４４，５０… Ｔｉ膜 ４０，４６，５４… ＴｉＮ膜 ４８，５６… ＴｉＯＮ膜

Claims (41)

    【特許請求の範囲】
  1. 【請求項１】 窒素を含む化合物膜を少なくとも有する
    半導体装置であって、 前記窒素を含む化合物膜が、不活性ガスに対する窒素の
    ガス流量比が、０．１２５以上１．０以下の条件で成膜
    される半導体装置。
  2. 【請求項２】 前記窒素を含む化合物膜が、反応性スパ
    ッタあるいはＣＶＤで成膜される請求項１に記載の半導
    体装置。
  3. 【請求項３】 前記窒素を含む化合物膜が、ＴｉＮ、Ｗ
    Ｎ、ＭｏＮ、ＺｒＮ、ＨｆＮ、ＢＮ、ＣＮ、またはこれ
    らの酸化物のうちのいずれかである請求項１または２に
    記載の半導体装置。
  4. 【請求項４】 前記不活性ガスがアルゴンガスである請
    求項１〜３のいずれかに記載の半導体装置。
  5. 【請求項５】 半導体装置の配線層と半導体とがコンタ
    クト部を通して電気的に接続される半導体装置であっ
    て、前記配線層と半導体との間に配置される下地膜が、
    前記窒素を含む化合物膜を少なくとも含む請求項１〜４
    のいずれかに記載の半導体装置。
  6. 【請求項６】 前記窒素を含む化合物膜が、前記コンタ
    クト部でのバリア膜として機能する請求項５に記載の半
    導体装置。
  7. 【請求項７】 前記下地膜が、半導体に接するＴｉ膜
    と、このＴｉ膜の上に積層されるＴｉＮ膜とを有する請
    求項５または６に記載の半導体装置。
  8. 【請求項８】 前記下地膜が、半導体に接するＴｉ膜
    と、このＴｉ膜の上に積層される第１のＴｉＮ膜と、こ
    の第１のＴｉＮ膜の上に積層され、第１のＴｉＮ膜と特
    性が相違する第２のＴｉＮ膜とを有する請求項５または
    ６に記載の半導体装置。
  9. 【請求項９】 前記Ｔｉ膜の結晶方位が（００２）であ
    り、前記第１のＴｉＮ膜の結晶方位が（１１１）である
    請求項８に記載の半導体装置。
  10. 【請求項１０】 前記下地膜が、半導体に接する結晶配
    向が（００２）のＴｉ膜と、このＴｉ膜の上に積層され
    る結晶配向が（１１１）のＴｉＮ膜とを有する請求項５
    または６に記載の半導体装置。
  11. 【請求項１１】 前記下地膜が、半導体に接する結晶配
    向が（００２）のＴｉ膜と、このＴｉ膜の上に積層され
    る結晶配向が（１１１）のＴｉＮ膜と、このＴｉＮ膜の
    上に積層されるＴｉＯＮ膜とを有する請求項５または６
    に記載の半導体装置。
  12. 【請求項１２】 半導体装置の下層配線層と上層配線層
    とがコンタクト部を通して電気的に接続される半導体装
    置であって、前記下層配線層の上には、積層膜が積層し
    てあり、該積層膜が、前記窒素を含む化合物膜を少なく
    とも含む請求項１〜４のいずれかに記載の半導体装置。
  13. 【請求項１３】 前記積層膜のうち、最上層に位置する
    膜が、前記下層配線層をフォトリソグラフィー加工する
    際の反射防止膜として機能する請求項１２に記載の半導
    体装置。
  14. 【請求項１４】 前記積層膜が、下層配線層に接するＴ
    ｉＮ膜と、該ＴｉＮ膜の上に積層されるＴｉＯＮ膜とを
    有する請求項１２または１３に記載の半導体装置。
  15. 【請求項１５】 前記ＴｉＮ膜の結晶方位が（１１１）
    である請求項１４に記載の半導体装置。
  16. 【請求項１６】 前記積層膜が、下層配線層に接するＴ
    ｉ膜と、該Ｔｉ膜の上に積層されるＴｉＮ膜と、該Ｔｉ
    Ｎ膜の上に積層されるＴｉＯＮ膜とを有する請求項１２
    または１３に記載の半導体装置。
  17. 【請求項１７】 前記Ｔｉ膜の結晶方位が（００２）で
    あり、前記ＴｉＮ膜の結晶方位が（１１１）である請求
    項１６に記載の半導体装置。
  18. 【請求項１８】 前記積層膜が、下層配線層に接するＴ
    ｉ膜と、該Ｔｉ膜の上に積層される第１のＴｉＮ膜と、
    該第１のＴｉＮ膜の上に積層され、該第１のＴｉＮ膜と
    特性が相違する第２のＴｉＮ膜とを有する請求項１２ま
    たは１３に記載の半導体装置。
  19. 【請求項１９】 窒素を含む化合物膜を少なくとも有す
    る半導体装置を製造する方法であって、 前記窒素を含む化合物膜を、不活性ガスに対する窒素の
    ガス流量比が、０．１２５以上１．０以下の条件で成膜
    する半導体装置の製造方法。
  20. 【請求項２０】 前記窒素を含む化合物膜の成膜を、反
    応性スパッタあるいはＣＶＤで行う請求項１９に記載の
    半導体装置の製造方法。
  21. 【請求項２１】 前記窒素を含む化合物膜が、ＴｉＮ、
    ＷＮ、ＭｏＮ、ＺｒＮ、ＨｆＮ、ＢＮ、ＣＮ、またはこ
    れらの酸化物のうちのいずれかである請求項１９または
    ２０に記載の半導体装置の製造方法。
  22. 【請求項２２】 前記不活性ガスがアルゴンガスである
    請求項１９〜２１のいずれかに記載の半導体装置の製造
    方法。
  23. 【請求項２３】 半導体装置の配線層と半導体とをコン
    タクト部を通して電気的に接続する半導体装置の製造方
    法であって、前記配線層と半導体との間に配置される下
    地膜として、前記窒素を含む化合物膜を少なくとも成膜
    する請求項１９〜２２のいずれかに記載の半導体装置の
    製造方法。
  24. 【請求項２４】 前記窒素を含む化合物膜が、前記コン
    タクト部でのバリア膜として機能する請求項２３に記載
    の半導体装置の製造方法。
  25. 【請求項２５】 前記下地膜として、半導体に接するＴ
    ｉ膜と、このＴｉ膜の上に積層されるＴｉＮ膜とを成膜
    する請求項２３または２４に記載の半導体装置の製造方
    法。
  26. 【請求項２６】 前記下地膜として、半導体に接するＴ
    ｉ膜と、このＴｉ膜の上に積層される第１のＴｉＮ膜
    と、この第１のＴｉＮ膜の上に積層され、第１のＴｉＮ
    膜と特性が相違する第２のＴｉＮ膜とを成膜する請求項
    ２３または２４に記載の半導体装置の製造方法。
  27. 【請求項２７】 前記第１のＴｉＮ膜と第２のＴｉＮ膜
    とを反応性スパッタにより連続的に成膜する際に、不活
    性ガスに対する窒素ガスの流量比を変化させる請求項２
    ６に記載の半導体装置の製造方法。
  28. 【請求項２８】 前記第１のＴｉＮ膜を成膜する際の不
    活性ガスに対する窒素ガスの流量比を０．７以下とし、
    前記第２のＴｉＮ膜を成膜する際の不活性ガスに対する
    窒素ガスの流量比を０．７５以上とする請求項２７に記
    載の半導体装置の製造方法。
  29. 【請求項２９】 前記下地膜として、半導体に接するＴ
    ｉ膜と、このＴｉ膜の上に積層されるＴｉＯＮ膜とを成
    膜する請求項２３または２４に記載の半導体装置の製造
    方法。
  30. 【請求項３０】 前記ＴｉＯＮ膜は、前記ＴｉＮ膜を、
    反応性スパッタにより、不活性ガスに対する窒素ガスの
    流量比が１．０以下０．１２５以上で成膜した後、不活
    性ガスに対する窒素ガスの流量比を大きくなる方に変化
    させ、粗なＴｉＮ膜を成膜し、この粗なＴｉＮ膜を、大
    気中、または酸素分圧が０．１Ｐａ以上の低真空雰囲気
    中に曝すことで、粗なＴｉＮ膜をＴｉＯＮ膜に変化させ
    ることで形成される請求項２９に記載の半導体装置の製
    造方法。
  31. 【請求項３１】 前記ＴｉＯＮ膜は、窒素ガスと酸素ガ
    スと不活性ガスとを用いた反応性スパッタにより成膜さ
    れる請求項２９に記載の半導体装置の製造方法。
  32. 【請求項３２】 半導体装置の下層配線層と上層配線層
    とがコンタクト部を通して電気的に接続される半導体装
    置の製造方法であって、前記下層配線層の上には、積層
    膜を積層し、該積層膜が、前記窒素を含む化合物膜を少
    なくとも含む請求項１９〜２２のいずれかに記載の半導
    体装置の製造方法。
  33. 【請求項３３】 前記積層膜のうち、最上層に位置する
    膜が、前記下層配線をフォトリソグラフィー加工する際
    の反射防止膜として機能する請求項３２に記載の半導体
    装置の製造方法。
  34. 【請求項３４】 前記積層膜として、下層配線層に接す
    るＴｉＮ膜と、該ＴｉＮ膜の上に積層されるＴｉＯＮ膜
    とを成膜する請求項３２または３３に記載の半導体装置
    の製造方法。
  35. 【請求項３５】 前記積層膜として、下層配線層に接す
    るＴｉ膜と、該Ｔｉ膜の上に積層されるＴｉＮ膜と、該
    ＴｉＮ膜の上に積層されるＴｉＯＮ膜とを成膜する請求
    項３２または３３に記載の半導体装置の製造方法。
  36. 【請求項３６】 前記積層膜として、下層配線層に接す
    るＴｉ膜と、該Ｔｉ膜の上に積層される第１のＴｉＮ膜
    と、該第１のＴｉＮ膜の上に積層され、該第１のＴｉＮ
    膜と特性が相違する第２のＴｉＮ膜とを成膜する請求項
    ３２または３３に記載の半導体装置の製造方法。
  37. 【請求項３７】 前記第１のＴｉＮ膜と第２のＴｉＮ膜
    とを反応性スパッタにより連続的に成膜する際に、不活
    性ガスに対する窒素ガスの流量比を変化させる請求項３
    ６に記載の半導体装置の製造方法。
  38. 【請求項３８】 前記第１のＴｉＮ膜を成膜する際の不
    活性ガスに対する窒素ガスの流量比を０．７以下とし、
    前記第２のＴｉＮ膜を成膜する際の不活性ガスに対する
    窒素ガスの流量比を０．７５以上とする請求項３７に記
    載の半導体装置の製造方法。
  39. 【請求項３９】 前記ＴｉＯＮ膜は、前記ＴｉＮ膜を、
    反応性スパッタにより、不活性ガスに対する窒素ガスの
    流量比が１．０以下０．１２５以上で成膜した後、不活
    性ガスに対する窒素ガスの流量比を大きくなる方に変化
    させ、粗なＴｉＮ膜を成膜し、この粗なＴｉＮ膜を、大
    気中、または酸素分圧が０．１Ｐａ以上の低真空雰囲気
    中に曝すことで、粗なＴｉＮ膜をＴｉＯＮ膜に変化させ
    ることで形成される請求項３４または３５に記載の半導
    体装置の製造方法。
  40. 【請求項４０】 前記ＴｉＯＮ膜は、窒素ガスと酸素ガ
    スと不活性ガスとを用いた反応性スパッタにより成膜さ
    れる請求項３４または３５に記載の半導体装置の製造方
    法。
  41. 【請求項４１】 前記窒素を含む化合物膜は、コリメー
    タを用いた反応性スパッタにより成膜される請求項１９
    〜４０のいずれかに記載の半導体装置の製造方法。
JP22758294A 1994-09-22 1994-09-22 半導体装置およびその製造方法 Expired - Fee Related JP3586899B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP22758294A JP3586899B2 (ja) 1994-09-22 1994-09-22 半導体装置およびその製造方法
US08/531,787 US5763948A (en) 1994-09-22 1995-09-21 Semiconductor apparatus including a tin barrier layer having a (III) crystal lattice direction
US09/027,149 US6140229A (en) 1994-09-22 1998-02-20 Semiconductor apparatus and method of producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22758294A JP3586899B2 (ja) 1994-09-22 1994-09-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0897209A true JPH0897209A (ja) 1996-04-12
JP3586899B2 JP3586899B2 (ja) 2004-11-10

Family

ID=16863181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22758294A Expired - Fee Related JP3586899B2 (ja) 1994-09-22 1994-09-22 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US5763948A (ja)
JP (1) JP3586899B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233517A (ja) * 1998-02-16 1999-08-27 Sony Corp 半導体装置の銅配線
US6824825B2 (en) 1999-09-13 2004-11-30 Tokyo Electron Limited Method for depositing metallic nitride series thin film
JP2013232470A (ja) * 2012-04-27 2013-11-14 Canon Anelva Corp 半導体装置およびその製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895266A (en) 1996-02-26 1999-04-20 Applied Materials, Inc. Titanium nitride barrier layers
TW394997B (en) * 1997-07-22 2000-06-21 United Microelectronics Corp Stress reduction of the titanium nitride layer with collimator
US6211078B1 (en) * 1997-08-18 2001-04-03 Micron Technology, Inc. Method of improving resist adhesion for use in patterning conductive layers
JP3277855B2 (ja) * 1997-08-27 2002-04-22 ヤマハ株式会社 半導体装置の配線形成方法
US6677647B1 (en) * 1997-12-18 2004-01-13 Advanced Micro Devices, Inc. Electromigration characteristics of patterned metal features in semiconductor devices
US6271590B1 (en) 1998-08-21 2001-08-07 Micron Technology, Inc. Graded layer for use in semiconductor circuits and method for making same
US6114198A (en) * 1999-05-07 2000-09-05 Vanguard International Semiconductor Corporation Method for forming a high surface area capacitor electrode for DRAM applications
US6303490B1 (en) * 2000-02-09 2001-10-16 Macronix International Co., Ltd. Method for barrier layer in copper manufacture
US6727140B2 (en) * 2001-07-11 2004-04-27 Micron Technology, Inc. Capacitor with high dielectric constant materials and method of making
US7385954B2 (en) * 2003-07-16 2008-06-10 Lucent Technologies Inc. Method of transmitting or retransmitting packets in a communication system
US8252679B2 (en) * 2010-02-10 2012-08-28 United Microelectronics Corp. Semiconductor process
US9190316B2 (en) * 2011-10-26 2015-11-17 Globalfoundries U.S. 2 Llc Low energy etch process for nitrogen-containing dielectric layer
JP5761235B2 (ja) * 2013-03-06 2015-08-12 横河電機株式会社 光ファイバ温度分布測定装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03192768A (ja) * 1989-12-21 1991-08-22 Fujitsu Ltd 半導体装置
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
JPH05148634A (ja) * 1991-11-22 1993-06-15 Nec Corp スパツタリング装置
JP3343620B2 (ja) * 1992-04-09 2002-11-11 アネルバ株式会社 マグネトロンスパッタリングによる薄膜形成方法および装置
JPH06151815A (ja) * 1992-11-13 1994-05-31 Ricoh Co Ltd 半導体装置とその製造方法
JP3240725B2 (ja) * 1993-02-15 2001-12-25 ソニー株式会社 配線構造とその製法
JPH06268083A (ja) * 1993-03-11 1994-09-22 Sony Corp 半導体装置の配線
KR100320364B1 (ko) * 1993-03-23 2002-04-22 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 금속배선및그의형성방법
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
US5580823A (en) * 1994-12-15 1996-12-03 Motorola, Inc. Process for fabricating a collimated metal layer and contact structure in a semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233517A (ja) * 1998-02-16 1999-08-27 Sony Corp 半導体装置の銅配線
US6824825B2 (en) 1999-09-13 2004-11-30 Tokyo Electron Limited Method for depositing metallic nitride series thin film
JP2013232470A (ja) * 2012-04-27 2013-11-14 Canon Anelva Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US5763948A (en) 1998-06-09
JP3586899B2 (ja) 2004-11-10
US6140229A (en) 2000-10-31

Similar Documents

Publication Publication Date Title
US5534463A (en) Method for forming a wiring layer
US5572072A (en) Semiconductor device having a multi-layer metallization structure
JP3435194B2 (ja) 半導体装置の配線層形成方法及び半導体装置
JP3963494B2 (ja) 半導体装置およびその形成方法
US5486492A (en) Method of forming multilayered wiring structure in semiconductor device
US6436825B1 (en) Method of copper barrier layer formation
JP3353874B2 (ja) 半導体装置及びその製造方法
US5670823A (en) Integrated circuit barrier structure
JP2845788B2 (ja) コンタクトホールのプラグ形成方法
JPH077077A (ja) 半導体装置及びその製造方法
JPH0897209A (ja) 半導体装置およびその製造方法
JPH0587173B2 (ja)
JPH0936230A (ja) 半導体装置の製造方法
JPH1174227A (ja) 半導体装置および該装置を形成するためのプロセス
JPH10294314A (ja) 半導体装置およびその製造方法
JP3890722B2 (ja) 半導体装置の銅配線
JPH0941133A (ja) 金属化合物膜の成膜方法およびそれに用いる成膜装置
JP3407516B2 (ja) 半導体装置及びその製造方法
JP3398543B2 (ja) 半導体装置の製造方法
JP4006720B2 (ja) 半導体装置及びその製造方法
JP2850341B2 (ja) 半導体装置の製造方法
JP3378693B2 (ja) 半導体装置の製造方法
JP3417193B2 (ja) 半導体装置の製造方法
JPH06318595A (ja) 半導体集積回路の配線構造体の製造方法
JPH06196432A (ja) 半導体装置における多層配線構造の形成方法及び当該形成方法により製造された多層配線構造を有する半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040720

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100820

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees