JPH10294314A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH10294314A
JPH10294314A JP10013797A JP10013797A JPH10294314A JP H10294314 A JPH10294314 A JP H10294314A JP 10013797 A JP10013797 A JP 10013797A JP 10013797 A JP10013797 A JP 10013797A JP H10294314 A JPH10294314 A JP H10294314A
Authority
JP
Japan
Prior art keywords
layer
metal layer
interlayer insulating
insulating film
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10013797A
Other languages
English (en)
Inventor
Mitsuru Taguchi
充 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10013797A priority Critical patent/JPH10294314A/ja
Publication of JPH10294314A publication Critical patent/JPH10294314A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 Al系金属を用いたコンタクトプラグおよび
上層導電層を有する多層配線構造の高集積度半導体装置
およびその製造方法において、コンタクトプラグの抵抗
値上昇、ならびに上層導電層のエレクトロマイグレーシ
ョン耐性の劣化を防止する。 【解決手段】 コンタクトプラグ9部分はTiN等の高
融点金属窒化物層5とAl系金属層6の2層構造とし、
上層導電層10部分はTi等の高融点金属層4、高融点
金属窒化物層5およびAl系金属層6の3層構造とす
る。 【効果】 コンタクトプラグ部分での高抵抗Al−Ti
合金等の形成が防止されるとともに、上層導電層部分で
は結晶配向性に優れたAl系金属層が形成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、さらに詳しくは、多層配線構造の半
導体装置における、低抵抗のAl系金属によるコンタク
トプラグ、およびマイグレーション耐性の高いAl系金
属配線を実現しうる、高集積度の半導体装置およびその
製造方法に関する。
【0002】
【従来の技術】超LSI等の半導体装置の高集積度化と
ともに、内部配線の微細化および多層化が進展してい
る。このような微細な多層配線間を接続するコンタクト
ホールやビアホール等の接続孔内を、低抵抗の配線材料
で埋め込む技術、すなわち信頼性の高いコンタクトプラ
グの形成技術が重要となってきている。一方では、層間
絶縁膜表面に配線形成用の溝を予め形成し、この溝内に
配線材料を埋め込む、いわゆる溝配線あるいは埋め込み
配線技術が、多層配線構造の半導体装置の平坦化や微細
化に有利とみられている。この溝配線においても、微細
幅の溝中に配線材料を埋め込む技術や、接続孔と溝中に
配線材料を同時に埋め込む技術は重要である。
【0003】微細接続孔や微細溝に配線材料を埋め込む
方法としては、ブランケットCVDや選択CVDによる
W等の高融点金属を採用する方法、Al系金属やCu系
金属の高温スパッタリング法、リフロー法、高圧リフロ
ー法等が検討され、これらの一部は実用に供されてい
る。
【0004】これらの方法のうち、Al系金属等による
高圧リフロー法は、比較的シンプルなプロセスにより、
高い埋め込み特性が得られる方法として注目される。こ
の高圧リフロー法の原理およびその問題点を図8を参照
して説明する。
【0005】図8(a)に概略断面構造を示す試料は、
下層層間絶縁膜1上にAl系金属配線等の下層導電層2
と層間絶縁膜3を形成し、この下層導電層2に臨む接続
孔8を層間絶縁膜3に形成し、さらにTi等の高融点金
属層4およびTiN等の高融点金属窒化物層5をこの順
に薄く形成し、Al系金属層6を基板温度400℃程度
でスパッタリング等により成膜したものである。図にお
いては高融点金属層4および高融点金属窒化物層5は簡
単のために1層で表しているが、実際には高融点金属層
4を下層とし高融点金属窒化物層5を上層とする2層構
造である。
【0006】このとき、接続孔8の開口径が小さく、ま
たAl系金属層6の膜厚が大きい場合には、Al系金属
層6は接続孔8上でブリッジされ、接続孔8内には充填
されずに空隙が発生する。
【0007】引き続き、この状態の試料を高真空雰囲気
下で400〜450℃に予備加熱してAl系金属層6を
軟化させ、この後図8(b)に示すようにAr等の不活
性ガスの高圧雰囲気処理によりAl系金属層6を流動さ
せながら接続孔8内に押し込む。
【0008】最終的には、図8(c)に示すように接続
孔8内はAl系金属層6により充填され、コンタクトプ
ラグ9が形成される。このように、高圧リフロー法によ
ればアスペクト比4〜5程度までの接続孔を埋め込むこ
とが可能であり、溝配線への利用を含めて、高集積度の
多層配線構造の実現には有望な方法として期待が寄せら
れている。
【0009】しかしながら、Al系金属等の高圧リフロ
ー法においても、以下のような問題点が生じる場合があ
ることが判明した。高圧リフロー法によるコンタクトプ
ラグの積層膜構造は、下層導電層側から、Ti/TiN
/Al系金属の3層構造が一般的である。最下層のTi
は下層導電層との低抵抗なオーミックコンタクトをとる
機能を、また中層のTiNはAl系金属との濡れ性を確
保する機能等をそれぞれ有する。これらTi層およびT
iN層は、接続孔開口後にスパッタリングにより成膜さ
れる場合が多いが、この成膜法のステップカバレッジの
乏しさから、接続孔の側壁部分に形成されるTiN層の
膜厚は平坦部分の膜厚に比較して薄い。また接続孔の側
壁面に対し、浅い角度で斜め入射するスパッタリング粒
子のみから堆積されることから、TiN層の膜質は低密
度のものとして形成される。これらTiN層のステップ
カバレッジや膜質の問題は、通常のスパッタリング法以
外にも、コリメートスパッタリング法や遠距離スパッタ
リング法あるいはプラズマCVD法等による成膜法であ
っても同様に発生するものであり、今後接続孔のアスペ
クト比が大きくなるに伴い、ますます顕著になると思わ
れる。
【0010】このように接続孔側壁のTiN層の膜厚が
薄く、しかも膜質に問題があると、高圧リフロー等の高
温加熱時に、下層のTiがTiN層を拡散してAl系金
属層にまで到達し、図8(d)に示すようにコンタクト
プラグ9の一部にAl−Ti合金層9aが形成される場
合がある。このとき、Alの比抵抗が3μΩcm程度で
あるのに対し、Al−Ti合金の比抵抗は20μΩcm
程度と高く、コンタクトプラグの抵抗値が上昇し、多層
配線構造を採用した半導体装置全体としての配線抵抗の
増大やエレクトロマイグレーション耐性の劣化等の問題
を発生する。
【0011】そこで、コンタクトプラグの積層膜構造と
して、下層導電層側から、TiN/Al系金属の2層構
造を採用した場合には、このような抵抗値上昇の問題は
発生しない。しかしこの2層構造の場合には、層間絶縁
膜上の平坦配線部分でのAl系金属層の結晶配向が劣化
し、十分なエレクトロマイグレーション耐性を確保でき
ない問題が別に発生する。一般に純AlやAl合金等の
Al系金属は、その結晶構造がAl(111)配向した
場合にエレクトロマイグレーション耐性に優れることが
知られている。またAl系金属の結晶配向性は、下地と
なる金属の結晶配向性に大きく依存する。例えば下層よ
りTi/TiN/Alの積層構造の場合には、Ti(0
02)→TiN(111)→Al(111)といった格
子定数の比較的近い結晶配向の引き継ぎにより、Al系
金属層は強く(111)配向し、良好なエレクトロマイ
グレーション耐性が得られる。しかしながら、下層より
TiN/Alの2層構造の場合には、最下層にTiを有
しないため、TiN層は(111)配向が弱い。この結
果、TiN層上に堆積するAl系金属層の(111)配
向も弱くなり、エレクトロマイグレーション耐性の劣化
につながる。
【0012】
【発明が解決しようとする課題】本発明はこのような技
術的背景のもとに提案するものであり、Al系金属を用
いたコンタクトプラグ、およびこのコンタクトプラグか
ら層間絶縁膜上に延在する、同じくAl系金属を用いた
上層導電層を有する多層配線構造の半導体装置およびそ
の製造方法において、コンタクトプラグの抵抗値上昇を
防止するとともに、上層導電層のエレクトロマイグレー
ション耐性を向上した高集積度の半導体装置、およびそ
の製造方法を提供することをその課題とする。
【0013】
【課題を解決するための手段】本発明の半導体装置は上
述した課題を解決するために提案するものであり、下層
導電層上の層間絶縁膜に、この下層導電層に臨む接続孔
およびこの接続孔内に充填されたコンタクトプラグを有
し、層間絶縁膜上には、このコンタクトプラグに臨む上
層導電層を有する半導体装置において、このコンタクト
プラグは、下層導電層側より、高融点金属窒化物層およ
びAl系金属層の積層構造を有し、上層導電層は、層間
絶縁膜側より、高融点金属層、高融点金属窒化物層およ
びAl系金属層の積層構造を有することを特徴とする。
【0014】また本発明の別の半導体装置は、下層導電
層上の層間絶縁膜に、この下層導電層に臨む接続孔およ
びこの接続孔に臨む溝を有し、この接続孔内に充填され
たコンタクトプラグを有するとともにこの溝内に充填さ
れた上層導電層、いわゆる溝配線を有する半導体装置に
おいて、このコンタクトプラグは、前記下層導電層側よ
り、高融点金属窒化物層およびAl系金属層の積層構造
を有し、上層導電層は、前記層間絶縁膜側より、高融点
金属層、高融点金属窒化物層およびAl系金属層の積層
構造を有することを特徴とする。
【0015】本発明の半導体装置は、高融点金属窒化物
層はTiN層を含むとともに、高融点金属層はTi層を
含む構造を有する場合に好ましく適用することができ
る。
【0016】つぎに本発明の半導体装置の製造方法は、
下層導電層上の層間絶縁膜に、この下層導電層に臨む接
続孔およびこの接続孔内に充填されたコンタクトプラグ
を形成し、層間絶縁膜上には、このコンタクトプラグに
臨む上層導電層を形成する工程を有する半導体装置の製
造方法において、下層導電層上に層間絶縁膜および高融
点金属層を順次形成する工程、この下層導電層に臨む接
続孔を、層間絶縁膜および高融点金属層に開口する工
程、この接続孔の底部および内壁、ならびに高融点金属
層上に高融点金属窒化物層を形成する工程、この高融点
金属窒化物層上に、Al系金属層を形成するとともに、
接続孔内をAl系金属層で充填する工程、層間絶縁膜上
の高融点金属層、高融点金属窒化物層およびAl系金属
層をパターニングし、上層導電層を形成する工程、以上
の工程を有することを特徴とする。
【0017】また本発明の別の半導体装置の製造方法
は、下層導電層上の層間絶縁膜に、この下層導電層に臨
む接続孔およびこの接続孔に臨む溝を形成し、この接続
孔内に充填されたコンタクトプラグを形成するととも
に、このコンタクトプラグに臨み前記溝内に充填された
上層導電層いわゆる溝配線を形成する工程を有する半導
体装置の製造方法において、下層導電層上に層間絶縁膜
を形成する工程、下層導電層上の層間絶縁膜に溝を形成
する工程、この溝が形成された層間絶縁膜上に高融点金
属層を形成する工程、下層配線に臨む接続孔を、層間絶
縁膜および高融点金属層に開口する工程、この接続孔の
底部および内壁、ならびに高融点金属層上に高融点金属
窒化物層を形成する工程、この高融点金属窒化物層上
に、Al系金属層を形成するとともに、接続孔内および
溝内をAl系金属層で充填する工程、層間絶縁膜上の高
融点金属層、高融点金属窒化物層およびAl系金属層を
パターニングし、上層導電層を形成する工程、以上の工
程を有することを特徴とする。
【0018】接続孔内をAl系金属層で充填する工程、
あるいは接続孔内および溝内をAl系金属層で充填する
工程は、Al系金属層を加熱してこのAl系金属層を軟
化させるとともに、高圧雰囲気中でこのAl系金属層を
前記接続孔内に流動させ充填する工程、いわゆる高圧リ
フロー法であることが望ましい。
【0019】本発明の半導体装置の製造方法は、高融点
金属窒化物層はTiN層を含むとともに、高融点金属層
はTi層を含む製造工程を有する場合に好ましく適用す
ることができる。
【0020】つぎに作用の説明に移る。本発明の半導体
装置は、高アスペクト比の接続孔部分にはTi層等の高
融点金属層を有さない構造であるため、高抵抗のAl−
Ti合金が形成される虞れはなく、したがって低抵抗の
コンタクトプラグが形成される。一方層間絶縁膜上ある
いは層間絶縁膜の溝内に形成される上層導電層は、その
下地層としてTi層等の高融点金属層を有するため、こ
のTi層等の高融点金属層の結晶配向がTiN層等の高
融点金属窒化物層の(111)配向およびAl系金属層
の(111)配向を助長し、エレクトロマイグレーショ
ン耐性の高い上層導電層を形成することができる。
【0021】かかる層構造を有する半導体装置の製造方
法として、層間絶縁膜上、あるいは溝が形成された層間
絶縁膜上にTi層等の高融点金属層を形成してから接続
孔を開口することにより、接続孔部分には高融点金属層
を有さない構造を得ることができる。この後、TiN層
等の高融点金属窒化物層を形成してから、Al系金属層
を形成し、これを接続孔あるいは溝内に充填することに
より、低抵抗のコンタクトプラグとエレクトロマイグレ
ーション耐性の高い上層導電層を有する半導体装置を製
造することができる。
【0022】
【発明の実施の形態】以下、本発明の実施の形態例につ
き詳細な説明を加えるが、本発明はこれら実施の形態例
に何ら限定されるものではない。
【0023】本発明を下層導電層上の層間絶縁膜に形成
したコンタクトプラグ、およびこの層間絶縁膜上に形成
され、コンタクトプラグに臨む上層導電層を有する多層
配線構造に適用した半導体装置の概略断面図を図1に示
す。
【0024】図1において、符号2は下層層間絶縁膜1
上に形成した下層配線等の下層導電層であり、この下層
導電層2上の層間絶縁膜3には接続孔8を有する。図1
の例では、下層導電層2は下層層間絶縁膜1に形成され
た溝内に埋め込まれた溝配線となっているが、下層層間
絶縁膜1に形成された通常配線や、あるいは半導体基板
に形成された不純物拡散層等であってもよい。この接続
孔8内のコンタクトプラグ9は、下層導電層2側より高
融点金属窒化物層5およびAl系金属層6の2層構成と
なっている。高融点金属窒化物層5の材料としては、T
iNが代表的であるが、ZrN、HfN、VN、Nb
N、TaN、CrN、MoNあるいはWN等の各種高融
点金属窒化物を単独、あるいは組み合わせて用いること
ができる。またAl系金属層の材料としては、純Alの
他にAl−Si、Al−Si−Cu、Al−Cu、ある
いはAl−Ge等のAl系合金を採用することができ
る。コンタクトプラグ9部分のかかる層構成により、A
l−Ti合金等、高抵抗のAl−高融点金属合金の生成
を防止し、低抵抗のコンタクトプラグを形成することが
できる。
【0025】一方、層間絶縁膜3上には、このコンタク
トプラグ9に臨み、かつ層間絶縁膜3上を延在する上層
導電層10としての上層配線を有する。この上層導電層
10は、層間絶縁膜3側より高融点金属層4、高融点金
属窒化物層5およびAl系金属層6の3層構成をとる。
高融点金属層4の材料としてはTiが代表的であるが、
Zr、Hf、V、Nb、Ta、Cr、MoあるいはW等
の各種高融点金属を単独、あるいは組み合わせて用いる
ことができる。高融点金属窒化物層5の材料としては、
TiNが代表的であるが、ZrN、HfN、VN、Nb
N、TaN、CrN、MoNあるいはWN等の各種高融
点金属窒化物を単独、あるいは組み合わせて用いること
ができる。またAl系金属層の材料としては、純Alの
他にAl−Si、Al−Si−Cu、Al−Cu、ある
いはAl−Ge等の各種Al系合金を採用することがで
きる。上層導電層のかかる層構成により、Ti層等の高
融点金属層の結晶配向がAl系金属層の(111)配向
を助長し、エレクトロマイグレーション耐性の高い上層
導電層を形成することができる。
【0026】つぎに、本発明を下層導電層上の層間絶縁
膜に形成したコンタクトプラグ、およびこの層間絶縁膜
上に形成され、コンタクトプラグに臨む溝配線からなる
上層導電層を有する多層配線構造に適用した別の半導体
装置の概略断面図を図2に示す。
【0027】図2において、符号2は下層層間絶縁膜1
上に形成した下層配線等の下層導電層であり、この下層
導電層2上の層間絶縁膜3は接続孔8を有する。図2の
例では、下層導電層2は下層層間絶縁膜1上に形成され
た通常配線となっているが、下層層間絶縁膜1が溝を有
し、この溝内に埋め込まれた溝配線であってもよく、あ
るいは不図示の半導体基板に形成された不純物拡散層等
であってもよい。また図2の半導体装置における層間絶
縁膜3は、下層より順に酸化シリコン系の第1の層間絶
縁膜3a、窒化シリコン系の第2の層間絶縁膜3bおよ
び酸化シリコン系の第3の層間絶縁膜3cの3層構造と
なっているが、他の材料や層構成であってもよい。図2
の例では、第3の層間絶縁膜3cは溝11を有し、この
溝11内にはコンタクトプラグ9に臨んで上層導電層1
0としての溝配線が埋め込まれている。
【0028】この接続孔8内のコンタクトプラグ9は、
下層導電層2側より高融点金属窒化物層5およびAl系
金属層6の2層構成となっている。一方、上層導電層1
0としての溝配線は、層間絶縁膜3側より高融点金属層
4、高融点金属窒化物層5およびAl系金属層6の3層
構成をとる。高融点金属層4、高融点金属窒化物層5お
よびAl系金属層6の材料は図1を参照して説明した半
導体装置と同様の材料を用いることができる。
【0029】コンタクトプラグ9部分のかかる層構成に
より、Al−Ti合金等、高抵抗のAl−高融点金属合
金の生成を防止し、低抵抗のコンタクトプラグを形成す
ることができる。また上層導電層のかかる層構成によ
り、Ti層等の高融点金属層の結晶配向がAl系金属層
の(111)配向を助長し、エレクトロマイグレーショ
ン耐性の高い上層導電層を形成することができる。
【0030】つぎに、上述した図1および図2に示す半
導体装置の製造方法の一例を、図面を参照しながら説明
する。
【0031】実施例1 本実施例は、図1にその概略断面図を示した半導体装置
の製造方法の一例を、図3および図4を参照して説明す
る。シリコン等の半導体基板(不図示)にトランジスタ
等の素子を形成後、下層層間絶縁膜1および下層導電層
2を形成する。下層導電層2は下層層間絶縁膜1に溝を
形成し、ここに多結晶シリコンやAl系金属を形成し、
CMP(Chemical Mechnical Po
lishing)等により平坦に埋め込んで形成した。
この後、図3(a)に示すようにSiO2 からなる層間
絶縁膜3を、例えばプラズマCVDにより0.9μmの
厚さに堆積する。
【0032】通常の半導体装置の製造プロセスにおいて
は、この後直ちに接続孔の開口工程に入るが、本実施例
においては図3(b)に示すように高融点金属層4を層
間絶縁膜3上に形成する。本実施例においては、一例と
して下記条件によるDCマグネトロンスパッタリングに
よりTi層を20nmの厚さに形成した。 高融点金属層成膜条件 ターゲット Ti Ar 100 sccm DCパワー 6 kW 圧力 0.4 Pa 基板温度 200 ℃
【0033】この後、フォトレジスト塗布およびリソグ
ラフィ工程により、接続孔開口用のレジストマスク7を
高融点金属層4上に形成し、このレジストマスク7をエ
ッチングマスクとして、図3(c)に示すように高融点
金属層4を一例として下記RIE(Reactive
Ion Etching)条件によりエッチングする。 高融点金属層エッチング条件 C4 8 10 sccm CO 100 sccm O2 20 sccm Ar 200 sccm RFパワー 1600 W 圧力 6 Pa 基板温度 20 ℃
【0034】続けて同じRIE装置によりエッチング条
件を切り換え、CHF3 等のフッ素系ガスを主体とした
下記エッチング条件により、層間絶縁膜3に接続孔8を
開口する。この後、図3(d)に示すように、酸素系ガ
スを用いた通常のアッシング方法によりレジストマスク
7を除去する。 接続孔開口エッチング条件 CHF3 75 sccm O2 8 sccm RFパワー 1200 W 圧力 7 Pa 基板温度 20 ℃
【0035】この後、被処理基板の予備加熱およびAr
スパッタエッチングにより、接続孔8底部に露出した下
層導電層2表面の自然酸化膜(不図示)を除去する。 予備加熱および自然酸化膜除去条件 基板温度 450 ℃ 加熱時間 2 min Ar 300 sccm 圧力 133 Pa
【0036】続けて、図4(e)に示すように被処理基
板を大気に曝すことなく、例えばDCマグネトロンスパ
ッタリングにより高融点金属窒化物層5としてTiN層
を50nm、Al系金属層6としてAl−Cu合金層を
500nm成膜する。成膜条件の一例を下記に示す。 高融点金属窒化物層成膜条件 ターゲット Ti Ar 20 sccm N2 70 sccm DCパワー 12 kW 圧力 0.4 Pa 基板温度 400 ℃ Al系金属層成膜条件 ターゲット Al−2%Cu Ar 100 sccm DCパワー 15 kW 圧力 0.4 Pa 基板温度 400 ℃
【0037】Al系金属層6成膜後の状態は、この図4
(e)に示すように接続孔8上部でAl系金属層6がブ
リッジを形成し、接続孔8内部はボイドが発生してい
る。
【0038】そこで高圧リフロー法により、接続孔8内
にAl系金属層6を埋め込む。 高圧リフロー条件 雰囲気ガス Ar 圧力 7×107 Pa 基板温度 450 ℃ リフロー時間 1 min 高圧リフロー後の被処理基板を図4(f)に示す。接続
孔8内は、Al系金属層6により隙間なく埋め込まれ、
良好な形状のコンタクトプラグ9が形成される。なお、
先述した接続孔8底部に露出した下層導電層2表面の自
然酸化膜除去のための予備加熱から高圧リフローまでの
一連の工程は、被処理基板を大気に曝すことなく連続的
に施すことが望ましい。
【0039】この後、通常のフォトレジスト工程および
RIE工程等により、Al系金属層6、高融点金属窒化
物層5および高融点金属層4をパターニングして図4
(g)に示すように上層導電層10を形成する。本実施
例によれば、コンタクトプラグ部分は高融点金属窒化物
層/Al系金属層との2層構造、上層導電層部分は高融
点金属層/高融点金属窒化物層/Al系金属層の3層構
造を採用したことにより、コンタクトプラグ部分でのA
l−Ti合金の発生にともなう抵抗値の上昇は発生しな
い。また上層導電層部分ではAl系金属層の結晶配向の
低下にともなうエレクトロマイグレーション耐性の劣化
が回避され、信頼性の高い高集積度の半導体装置を提供
することができる。
【0040】実施例2 本実施例は、本発明を溝配線の形成に適用した例とし
て、図2にその概略断面図を示した接続孔と溝とをコン
タクトプラグと上層導電層とで同時に埋め込む半導体装
置の製造方法の一例を、図5ないし図7を参照して説明
する。シリコン等の半導体基板(不図示)にトランジス
タ等の素子を形成後、下層層間絶縁膜1および下層導電
層2を形成する。下層導電層2は下層層間絶縁膜1上に
多結晶シリコン層やAl系金属層を形成し、これをRI
E等でパターニングしたものである。下層導電層2は実
施例1と同様な溝配線であってもよい。この後、図5
(a)に示すように層間絶縁膜3を成膜する。本実施例
においては、一例としてこの層間絶縁膜3は下層側より
第1の層間絶縁膜3a、第2の層間絶縁膜3bおよび第
3の層間絶縁膜3cの3層で構成した。第1の層間絶縁
膜3aはSiO2 からなり厚さ0.9μm、第2の層間
絶縁膜3bはSi3 4 からなり厚さ50nm、そして
第3の層間絶縁膜3cはSiO2 からなり厚さ0.5μ
mであり、それぞれプラズマCVDにより成膜した。第
2の層間絶縁膜3bは、後工程の溝形成時のエッチング
工程におけるエッチングストッパ層としての機能を有す
る。
【0041】つぎに通常のフォトレジスト工程およびR
IE工程により、下層導電層2上部の第3の層間絶縁膜
3cに溝11をパターニングする。エッチング条件は、
第2の層間絶縁膜3bの構成材料であるSi3 4 との
選択比がとれる条件を用いる。この溝11は将来上層導
電層を埋め込むためのものである。溝11をパターニン
グ後、レジストマスクを除去した被処理基板の状態を図
5(b)に示す。
【0042】通常の半導体装置の製造プロセスにおいて
は、この後直ちに接続孔の開口工程に入るが、本実施例
においては図5(c)に示すように高融点金属層4を溝
11内および第3の層間絶縁膜3c上に形成する。本実
施例においては、一例として下記条件によるDCマグネ
トロンスパッタリングによりTi層を20nmの厚さに
形成した。Ti層の成膜条件は前実施例1に準じてよ
い。
【0043】この後、フォトレジスト塗布およびリソグ
ラフィ工程により、接続孔開口用のレジストマスク7を
図6(d)に示すように高融点金属層4上に形成する。
【0044】この後、このレジストマスク7をエッチン
グマスクとして高融点金属層4をパターニングする。高
融点金属層4のエッチング条件も前実施例1に準じてよ
い。つぎにエッチング条件を切り換えてSi3 4 から
なる第2の層間絶縁膜3bを連続的にパターニングす
る。 第2の層間絶縁膜3bのエッチング条件 CHF3 75 sccm O2 35 sccm RFパワー 600 W 圧力 5 Pa 基板温度 20 ℃
【0045】続けて同じRIE装置によりさらにエッチ
ング条件を切り換え、第1の層間絶縁膜3aをパターニ
ングして接続孔8を開口する。第1の層間絶縁膜3aの
エッチング条件は、前実施例1における層間絶縁膜3の
エッチング条件に準拠する。この後、図6(e)に示す
ように、酸素系ガスを用いた通常のアッシング方法によ
りレジストマスク7を除去する。
【0046】この後、被処理基板の予備加熱およびAr
スパッタエッチングにより、接続孔8底部に露出した下
層導電層2表面の自然酸化膜(不図示)を除去する。こ
の工程も、実施例1の工程に準じてよい。
【0047】続けて図6(f)に示すように、被処理基
板を大気に曝すことなく、例えばDCマグネトロンスパ
ッタリングにより高融点金属窒化物層5としてTiN層
を50nm、Al系金属層6としてAl−Cu合金層を
500nm成膜する。成膜条件はこれも前実施例1と同
様でよい。Al系金属層6成膜後の状態は、図6(f)
に示すように溝11上部でAl系金属層6がブリッジを
形成し、溝11および接続孔8内部はボイドが発生して
いる。
【0048】そこで実施例1に準じた高圧リフロー法に
より、溝11および接続孔8内にAl系金属層6を埋め
込む。高圧リフロー後の被処理基板を図7(g)に示
す。接続孔8内は、Al系金属層6により隙間なく埋め
込まれ良好な形状のコンタクトプラグ9が形成されると
ともに、溝11内にもAl系金属層6が埋め込まれる。
なお、先述した接続孔8底部に露出した下層導電層2表
面の自然酸化膜除去のための予備加熱から高圧リフロー
までの一連の工程は、被処理基板を大気に曝すことなく
連続的に施すことが望ましい。
【0049】この後、例えばコロイダルシリカを研磨剤
とするスラリを用いた、常法のCMP(Chemica
l Mechnical polishing)によ
り、第3の層間絶縁膜3c上のAl系金属層6、高融点
金属窒化物層5および高融点金属層4を順次除去し、溝
11内に上層導電層10を平坦に埋め込み、図7(h)
に示すように溝配線を完成する。
【0050】本実施例によれば、接続孔と溝を同時に埋
め込む、いわゆるDual Damascene pr
ocessにおいて、コンタクトプラグ部分は高融点金
属窒化物層/Al系金属層との2層構造、上層導電層部
分は高融点金属層/高融点金属窒化物層/Al系金属層
の3層構造を採用したことにより、コンタクトプラグ部
分でのAl−Ti合金等Al−高融点金属合金の発生に
ともなう抵抗値の上昇は発生しない。また上層導電層で
ある溝配線部分ではAl系金属層の結晶配向の低下にと
もなうエレクトロマイグレーション耐性の劣化が回避さ
れ、信頼性の高い高集積度の半導体装置を提供すること
ができる。
【0051】以上、本発明を詳細に説明したが、本発明
はこれら実施例に何ら限定されるものではない。
【0052】例えば、実施例では下層導電層として多結
晶シリコンやAl系金属等による下層配線を例示した
が、半導体基板に形成した不純物拡散層等であってもよ
い。また層間絶縁膜の構造も実施例以外の各種材料やそ
の組み合わせによる積層構造が可能である。CMPを用
いる場合には、層間絶縁膜上に研磨ストッパ層を形成し
ておけば、精度の高い平坦化に寄与する。さらに、高融
点金属、および高融点金属窒化物についても、Tiおよ
びTiNの他に、各種高融点金属およびその窒化物の組
み合わせであってもよい。高融点金属窒化物中に、酸素
原子を含む高融点金属酸窒化物を採用する場合にも本発
明を適用することが可能である。
【0053】
【発明の効果】以上の説明から明らかなように、本発明
によればAl系金属を用いたコンタクトプラグ、および
このコンタクトプラグから層間絶縁膜上に延在する、同
じくAl系金属を用いた上層導電層を有する多層配線構
造の半導体装置およびその製造方法において、コンタク
トプラグの抵抗値上昇を防止するとともに、上層導電層
のエレクトロマイグレーション耐性を向上した高集積度
の半導体装置、およびその製造方法を提供することが可
能となる。本発明は、上層導電層として溝配線を用いた
Dual Damascene Processにも好
適に用いることができる。
【図面の簡単な説明】
【図1】本発明を適用した半導体装置を示す概略断面図
である。
【図2】本発明を適用した、他の半導体装置を示す概略
断面図である。
【図3】本発明を適用した半導体装置の製造方法の工程
を示す概略断面図である。
【図4】本発明を適用した半導体装置の製造方法の工程
を示す概略断面図であり、図3に続く工程を示す。
【図5】本発明を適用した、他の半導体装置の製造方法
の工程を示す概略断面図である。
【図6】本発明を適用した、他の半導体装置の製造方法
の工程を示す概略断面図であり、図5に続く工程を示
す。
【図7】本発明を適用した、他の半導体装置の製造方法
の工程を示す概略断面図であり、図6に続く工程を示
す。
【図8】従来の半導体装置およびその製造方法における
問題点を示す概略断面図である。
【符号の説明】
1…下層層間絶縁膜、2…下層導電層、3…層間絶縁
膜、3a…第1の層間絶縁膜、3b…第2の層間絶縁
膜、3c…第3の層間絶縁膜、4…高融点金属層、5…
高融点金属窒化物層、6…Al系金属層、7…レジスト
マスク、8…接続孔、9…コンタクトプラグ、9a…A
l−Ti合金層、10…上層導電層、11…溝

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 下層導電層上の層間絶縁膜に、前記下層
    導電層に臨む接続孔および前記接続孔内に充填されたコ
    ンタクトプラグを有し、 前記層間絶縁膜上には、前記コンタクトプラグに臨む上
    層導電層を有する半導体装置において、 前記コンタクトプラグは、前記下層導電層側より、高融
    点金属窒化物層およびAl系金属層の積層構造を有し、 前記上層導電層は、前記層間絶縁膜側より、高融点金属
    層、高融点金属窒化物層およびAl系金属層の積層構造
    を有することを特徴とする半導体装置。
  2. 【請求項2】 下層導電層上の層間絶縁膜に、前記下層
    導電層に臨む接続孔および前記接続孔に臨む溝を有し、 前記接続孔内に充填されたコンタクトプラグを有すると
    ともに前記溝内に充填された上層導電層を有する半導体
    装置において、 前記コンタクトプラグは、前記下層導電層側より、高融
    点金属窒化物層およびAl系金属層の積層構造を有し、 前記上層導電層は、前記層間絶縁膜側より、高融点金属
    層、高融点金属窒化物層およびAl系金属層の積層構造
    を有することを特徴とする半導体装置。
  3. 【請求項3】 前記高融点金属窒化物層はTiN層を含
    むとともに、 前記高融点金属層はTi層を含むことを特徴とする請求
    項1または2記載の半導体装置。
  4. 【請求項4】 下層導電層上の層間絶縁膜に、前記下層
    導電層に臨む接続孔および前記接続孔内に充填されたコ
    ンタクトプラグを形成し、 前記層間絶縁膜上には、前記コンタクトプラグに臨む上
    層導電層を形成する工程を有する半導体装置の製造方法
    において、 前記下層導電層上に層間絶縁膜および高融点金属層を順
    次形成する工程、前記下層導電層に臨む接続孔を、前記
    層間絶縁膜および高融点金属層に開口する工程、 前記接続孔の底部および内壁、ならびに前記高融点金属
    層上に高融点金属窒化物層を形成する工程、 前記高融点金属窒化物層上に、Al系金属層を形成する
    とともに、前記接続孔内をAl系金属層で充填する工
    程、 前記層間絶縁膜上の高融点金属層、高融点金属窒化物層
    およびAl系金属層をパターニングし、上層導電層を形
    成する工程、 以上の工程を有することを特徴とする半導体装置の製造
    方法。
  5. 【請求項5】 前記接続孔内をAl系金属層で充填する
    工程は、 Al系金属層を加熱して前記Al系金属層を軟化させる
    とともに、高圧雰囲気中で前記Al系金属層を前記接続
    孔内に流動させ充填する工程であることを特徴とする請
    求項4記載の半導体装置の製造方法。
  6. 【請求項6】 下層導電層上の層間絶縁膜に、前記下層
    導電層に臨む接続孔および前記接続孔に臨む溝を形成
    し、 前記接続孔内に充填されたコンタクトプラグを形成する
    とともに、前記コンタクトプラグに臨み前記溝内に充填
    された上層導電層を形成する工程を有する半導体装置の
    製造方法において、 前記下層導電層に層間絶縁膜を形成する工程、 前記下層導電層上の層間絶縁膜に溝を形成する工程、 前記溝が形成された層間絶縁膜上に高融点金属層を形成
    する工程、 前記下層導電層に臨む接続孔を、前記層間絶縁膜および
    高融点金属層に開口する工程、 前記接続孔の底部および内壁、ならびに前記高融点金属
    層上に高融点金属窒化物層を形成する工程、 前記高融点金属窒化物層上に、Al系金属層を形成する
    とともに、前記接続孔内および溝内をAl系金属層で充
    填する工程、 前記層間絶縁膜上の高融点金属層、高融点金属窒化物層
    およびAl系金属層をパターニングし、上層導電層を形
    成する工程、 以上の工程を有することを特徴とする半導体装置の製造
    方法。
  7. 【請求項7】 前記接続孔内および溝内をAl系金属層
    で充填する工程は、 Al系金属層を加熱して前記Al系金属層を軟化させる
    とともに、高圧雰囲気中で前記Al系金属層を前記接続
    孔内および溝内に流動させ充填する工程であることを特
    徴とする請求項6記載の半導体装置の製造方法。
  8. 【請求項8】 前記高融点金属窒化物層はTiN層を含
    むとともに、 前記高融点金属層はTi層を含むことを特徴とする請求
    項4または6記載の半導体装置の製造方法。
JP10013797A 1997-04-17 1997-04-17 半導体装置およびその製造方法 Pending JPH10294314A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10013797A JPH10294314A (ja) 1997-04-17 1997-04-17 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10013797A JPH10294314A (ja) 1997-04-17 1997-04-17 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH10294314A true JPH10294314A (ja) 1998-11-04

Family

ID=14265940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10013797A Pending JPH10294314A (ja) 1997-04-17 1997-04-17 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH10294314A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999023694A1 (en) * 1997-11-05 1999-05-14 Tokyo Electron Limited Wiring structure of semiconductor device, electrode, and method for forming them
US6383914B1 (en) 1998-12-21 2002-05-07 Nec Corporation Method of manufacturing an aluminum interconnect structure of a semiconductor device having <111> orientation
US6509649B1 (en) 1999-02-08 2003-01-21 Nec Corporation Semiconductor device and fabricating method thereof
US6861356B2 (en) 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
US7829144B2 (en) 1997-11-05 2010-11-09 Tokyo Electron Limited Method of forming a metal film for electrode
USRE43320E1 (en) 2003-02-10 2012-04-24 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999023694A1 (en) * 1997-11-05 1999-05-14 Tokyo Electron Limited Wiring structure of semiconductor device, electrode, and method for forming them
US6838376B2 (en) 1997-11-05 2005-01-04 Tokyo Electron Limited Method of forming semiconductor wiring structures
US6861356B2 (en) 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
US7829144B2 (en) 1997-11-05 2010-11-09 Tokyo Electron Limited Method of forming a metal film for electrode
US6383914B1 (en) 1998-12-21 2002-05-07 Nec Corporation Method of manufacturing an aluminum interconnect structure of a semiconductor device having <111> orientation
US6509649B1 (en) 1999-02-08 2003-01-21 Nec Corporation Semiconductor device and fabricating method thereof
USRE43320E1 (en) 2003-02-10 2012-04-24 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP3540302B2 (ja) 半導体装置およびその製造方法
JPH08204005A (ja) 半導体装置及びその製造方法
JP2003142593A (ja) 金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法
JPH10144688A (ja) 大きさの異なるコンタクトホールを有する半導体装置のコンタクトプラグの形成方法
JPH10294314A (ja) 半導体装置およびその製造方法
JPH07221181A (ja) 半導体素子の金属配線の形成方法
JP3718458B2 (ja) 半導体装置の製造方法
JPH07263589A (ja) 多層配線構造およびその製造方法
JPH08139190A (ja) 半導体装置の製造方法
JPH10209276A (ja) 配線形成方法
JP4207113B2 (ja) 配線構造の形成方法
JP2004356315A (ja) 半導体装置及びその製造方法
JPH06267888A (ja) 半導体装置の製造方法
JPH10233449A (ja) 半導体装置の製造方法
JPH10199972A (ja) 配線構造の形成方法および配線構造
JP3099813B2 (ja) 半導体装置の製造方法
JPH05251566A (ja) 多層配線構造
JPH08203899A (ja) 半導体装置の製造方法
JPH053254A (ja) 積層配線形成方法
JP2000208620A (ja) 半導体装置の製造方法
JPH08213459A (ja) 半導体装置及びその製造方法
JP2000091427A (ja) 半導体装置とその製造方法
JPH1174346A (ja) 多層配線およびその製造方法
JP2723560B2 (ja) 半導体装置の製造方法
JP2006140373A (ja) 半導体装置の製造方法