JPH10144688A - 大きさの異なるコンタクトホールを有する半導体装置のコンタクトプラグの形成方法 - Google Patents
大きさの異なるコンタクトホールを有する半導体装置のコンタクトプラグの形成方法Info
- Publication number
- JPH10144688A JPH10144688A JP9315981A JP31598197A JPH10144688A JP H10144688 A JPH10144688 A JP H10144688A JP 9315981 A JP9315981 A JP 9315981A JP 31598197 A JP31598197 A JP 31598197A JP H10144688 A JPH10144688 A JP H10144688A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- contact
- semiconductor device
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
Abstract
(57)【要約】
【課題】 大きさの異なるコンタクトホールを有する半
導体装置で、コンタクトプラグを用いて配線を形成する
方法を提供する。 【解決手段】 上部に大きさの異なるコンタクトホール
を備えた絶縁膜が形成された半導体基板を提供する段階
と、基板板上にバリヤー金属膜を形成する段階と、バリ
ヤー金属膜の全面にコンタクトホールを埋め込むる厚さ
として、第１タングステン膜を形成する段階と、第１タ
ングステン膜及びバリヤー金属膜を絶縁膜の上部表面が
露出されるように、除去する段階と、コンタクトホール
中の相対的に大きい大きさのコンタクトホールが完全に
埋め込まれように、コンタクトホールの上に、第２タン
グステン膜を選択洗的に形成する段階、及び基板の表面
を平坦化する段階とを含むことを特徴とする。
導体装置で、コンタクトプラグを用いて配線を形成する
方法を提供する。 【解決手段】 上部に大きさの異なるコンタクトホール
を備えた絶縁膜が形成された半導体基板を提供する段階
と、基板板上にバリヤー金属膜を形成する段階と、バリ
ヤー金属膜の全面にコンタクトホールを埋め込むる厚さ
として、第１タングステン膜を形成する段階と、第１タ
ングステン膜及びバリヤー金属膜を絶縁膜の上部表面が
露出されるように、除去する段階と、コンタクトホール
中の相対的に大きい大きさのコンタクトホールが完全に
埋め込まれように、コンタクトホールの上に、第２タン
グステン膜を選択洗的に形成する段階、及び基板の表面
を平坦化する段階とを含むことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、大きさの異なるコ
ンタクトホールを有する半の金属配線の形成方法に関
し、特に大きさの異なるコンタクトホールを有する大き
さの異なるコンタクトホールを有する半のコンタクトプ
ラグの形成方法に関する。
ンタクトホールを有する半の金属配線の形成方法に関
し、特に大きさの異なるコンタクトホールを有する大き
さの異なるコンタクトホールを有する半のコンタクトプ
ラグの形成方法に関する。
【０００２】
【従来の技術】大きさの異なるコンタクトホールを有す
る半が高集積化されることにより、コンタクトホールの
大きさが減少する。このような半導体装置の微細化は、
横方向の長さの縮小が主になるので、微細化による表面
段差のアスペクト比が増加される。その結果、一般的な
スパッタリング法により配線が形成されれば、配線膜の
被覆力が弱くなって、配線が断線される問題が生じ、大
きさの異なるコンタクトホールを有する半の信頼性が低
下する。
る半が高集積化されることにより、コンタクトホールの
大きさが減少する。このような半導体装置の微細化は、
横方向の長さの縮小が主になるので、微細化による表面
段差のアスペクト比が増加される。その結果、一般的な
スパッタリング法により配線が形成されれば、配線膜の
被覆力が弱くなって、配線が断線される問題が生じ、大
きさの異なるコンタクトホールを有する半の信頼性が低
下する。
【０００３】このようなアスペクト比の増加による配線
の不良を防止するために、従来は、タングステンを用い
てプラグを形成していた。このようなプラグを形成する
ために、タングステン膜が、コンタクトホールを完全に
埋め込むように、基板の全面に渡って厚く蒸着される。
しかし、大きさの異なるコンタクトホールにプラグを形
成する場合には、大きさの大きいコンタクトホールを完
全に埋め込むので、タングステン膜が更に厚く蒸着され
る。その結果、タングステン膜の使用が増加され、又製
造費用が増加されるだけでなく、タングステン膜の除去
による工程時間が長くなる。又、膜の厚さが厚くなれ
ば、エッチング時に下部層に対する応力が大きくなっ
て、その結果、エッチング後の表面に、所定のグローバ
ル段差が発生し、配線の信頼性が低下する。
の不良を防止するために、従来は、タングステンを用い
てプラグを形成していた。このようなプラグを形成する
ために、タングステン膜が、コンタクトホールを完全に
埋め込むように、基板の全面に渡って厚く蒸着される。
しかし、大きさの異なるコンタクトホールにプラグを形
成する場合には、大きさの大きいコンタクトホールを完
全に埋め込むので、タングステン膜が更に厚く蒸着され
る。その結果、タングステン膜の使用が増加され、又製
造費用が増加されるだけでなく、タングステン膜の除去
による工程時間が長くなる。又、膜の厚さが厚くなれ
ば、エッチング時に下部層に対する応力が大きくなっ
て、その結果、エッチング後の表面に、所定のグローバ
ル段差が発生し、配線の信頼性が低下する。
【０００４】
【発明が解決しようとする課題】本発明の目的は、大き
さの異なるコンタクトホールを有する大きさの異なるコ
ンタクトホールを有する半導体装置で、コンタクトホー
ルを充填するプラグ用タングステン膜の使用を減少さ
せ、更にタングステン膜のエッチング後に、発生するグ
ローバル段差を防止することにより、配線の信頼性を向
上させることが可能な半導体装置の配線、特にコンタク
トプラグの形成方法を提供することにある。
さの異なるコンタクトホールを有する大きさの異なるコ
ンタクトホールを有する半導体装置で、コンタクトホー
ルを充填するプラグ用タングステン膜の使用を減少さ
せ、更にタングステン膜のエッチング後に、発生するグ
ローバル段差を防止することにより、配線の信頼性を向
上させることが可能な半導体装置の配線、特にコンタク
トプラグの形成方法を提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決するた
め、大きさの異なるコンタクトホールを有する大きさの
異なるコンタクトホールを有する半導体装置でプラグを
用いて配線を形成する方法として、上部に大きさの異な
るコンタクトホールを備えた絶縁膜が形成された半導体
基板を提供する段階と、基板上にバリヤー金属膜を形成
する段階と、バリヤー金属膜の全面にコンタクトホール
中の相対的に小さい大きさのコンタクトホールを埋め込
める厚さとして、第１タングステン膜を形成する段階
と、第１タングステン膜及びバリヤー金属膜を絶縁膜の
上部表面が露出されるように、除去する段階と、コンタ
クトホール中の相対的に大きい大きさのコンタクトホー
ルが完全に埋め込まれるように、コンタクトホール上に
第２タングステン膜を選択的に形成する段階、及び基板
の表面を平坦化する段階とを含むことを特徴とする。
め、大きさの異なるコンタクトホールを有する大きさの
異なるコンタクトホールを有する半導体装置でプラグを
用いて配線を形成する方法として、上部に大きさの異な
るコンタクトホールを備えた絶縁膜が形成された半導体
基板を提供する段階と、基板上にバリヤー金属膜を形成
する段階と、バリヤー金属膜の全面にコンタクトホール
中の相対的に小さい大きさのコンタクトホールを埋め込
める厚さとして、第１タングステン膜を形成する段階
と、第１タングステン膜及びバリヤー金属膜を絶縁膜の
上部表面が露出されるように、除去する段階と、コンタ
クトホール中の相対的に大きい大きさのコンタクトホー
ルが完全に埋め込まれるように、コンタクトホール上に
第２タングステン膜を選択的に形成する段階、及び基板
の表面を平坦化する段階とを含むことを特徴とする。
【０００６】又第１タングステン膜及びバリヤー金属膜
を除去する段階は、化学による機械研摩方法で行うこと
を特徴とする。更に、基板の表面を平坦化する段階は、
化学による機械研摩方法で行うことを特徴とする。更に
又、バリヤー金属膜は、互いに違う耐火性金属から成る
二つの金属層の積層膜であることを特徴とする。又、バ
リヤー金属膜は、Ｔｉ膜とＴｉＮ膜との積層膜であるこ
とを特徴とする。更に、バリヤー金属膜は、Ｔｉ膜とＴ
ｉＷ膜との積層膜であることを特徴とする。更に又、バ
リヤー金属膜は、タンタル、シリコン、モリブデン、及
びコバルトから成る群から選択された材料から成る膜
と、ＴｉＮ膜との積層膜であることを特徴とする。
を除去する段階は、化学による機械研摩方法で行うこと
を特徴とする。更に、基板の表面を平坦化する段階は、
化学による機械研摩方法で行うことを特徴とする。更に
又、バリヤー金属膜は、互いに違う耐火性金属から成る
二つの金属層の積層膜であることを特徴とする。又、バ
リヤー金属膜は、Ｔｉ膜とＴｉＮ膜との積層膜であるこ
とを特徴とする。更に、バリヤー金属膜は、Ｔｉ膜とＴ
ｉＷ膜との積層膜であることを特徴とする。更に又、バ
リヤー金属膜は、タンタル、シリコン、モリブデン、及
びコバルトから成る群から選択された材料から成る膜
と、ＴｉＮ膜との積層膜であることを特徴とする。
【０００７】第１タングステン膜を形成する段階と、第
１タングステン膜及びバリヤー金属膜を除去する段階と
の間に、第１タングステン膜上に、ポリシリコン膜を形
成する段階とを含むことを特徴とする。又、平坦化され
た基板上に、耐火性金属層、配線用金属層、及び反射防
止膜を順次に形成する段階と、前記反射防止膜、配線用
金属層、及び耐火性金属層をパターニングして配線を形
成する段階とを更に含むことを特徴とする。更に又、配
線用金属層は、アルミニウム合金膜から形成されること
を特徴とする。又、配線用金属層は、Ｃｕ膜から形成さ
れることを特徴とする。更に又、基板を平坦化する段階
の以降に、前記基板を熱処理する段階を更に含むことを
特徴とする。又、熱処理する段階は、約３００℃以上の
温度で約１０分以上の間、熱処理が行われることを特徴
とする。
１タングステン膜及びバリヤー金属膜を除去する段階と
の間に、第１タングステン膜上に、ポリシリコン膜を形
成する段階とを含むことを特徴とする。又、平坦化され
た基板上に、耐火性金属層、配線用金属層、及び反射防
止膜を順次に形成する段階と、前記反射防止膜、配線用
金属層、及び耐火性金属層をパターニングして配線を形
成する段階とを更に含むことを特徴とする。更に又、配
線用金属層は、アルミニウム合金膜から形成されること
を特徴とする。又、配線用金属層は、Ｃｕ膜から形成さ
れることを特徴とする。更に又、基板を平坦化する段階
の以降に、前記基板を熱処理する段階を更に含むことを
特徴とする。又、熱処理する段階は、約３００℃以上の
温度で約１０分以上の間、熱処理が行われることを特徴
とする。
【０００８】上記の本発明によると、小さい大きさのコ
ンタクトホールのみに、最初に第１タングステン膜が埋
め込まれた後に、大きい大きさのコンタクトホールの埋
め込まれない部分は、第２タングステン膜が選択的に埋
め込まれ、タングステンプラグが形成される。従って、
コンタクトプラグの形成時には、大きさの異なるコンタ
クトホールを同時に埋め込むために、タングステン膜を
厚く蒸着することがないので、第１タングステン膜と第
２タングステン膜とを用いて、大きさの異なるコンタク
トホールを容易に埋め込むことができる。又、第１タン
グステン膜の厚さが薄くなることにより、エッチングに
よる応力が減少し、その結果、エッチング後にグローバ
ル段差が発生しないので、表面の特性が向上されるの
で、配線の信頼性が向上される。又、タングステン膜の
エッチングによる工程時間が短縮され、更にタングステ
ン膜の使用量が少なくなるので、その結果、製造費用が
減少する。
ンタクトホールのみに、最初に第１タングステン膜が埋
め込まれた後に、大きい大きさのコンタクトホールの埋
め込まれない部分は、第２タングステン膜が選択的に埋
め込まれ、タングステンプラグが形成される。従って、
コンタクトプラグの形成時には、大きさの異なるコンタ
クトホールを同時に埋め込むために、タングステン膜を
厚く蒸着することがないので、第１タングステン膜と第
２タングステン膜とを用いて、大きさの異なるコンタク
トホールを容易に埋め込むことができる。又、第１タン
グステン膜の厚さが薄くなることにより、エッチングに
よる応力が減少し、その結果、エッチング後にグローバ
ル段差が発生しないので、表面の特性が向上されるの
で、配線の信頼性が向上される。又、タングステン膜の
エッチングによる工程時間が短縮され、更にタングステ
ン膜の使用量が少なくなるので、その結果、製造費用が
減少する。
【０００９】
【発明の実施の形態】以下、添付の図面を参照して本発
明の実施の形態を説明する。図１乃至図６は、本発明の
実施例による大きさの異なるコンタクトホールを有する
半導体装置で、コンタクトプラグを用いて配線を形成す
る方法を示した断面図である。
明の実施の形態を説明する。図１乃至図６は、本発明の
実施例による大きさの異なるコンタクトホールを有する
半導体装置で、コンタクトプラグを用いて配線を形成す
る方法を示した断面図である。
【００１０】図１に示されたように、上部に互いに大き
さの異なるコンタクトホールＣ１、Ｃ２が備えられた酸
化膜２が形成された半導体基板１が提供される。その
後、図２に示すように、図１の構造の上に、バリヤー金
属膜３が、好ましくは約２，０００Å以下の厚さで形成
される。この場合、バリヤー金属膜３は互いに違う耐火
性(refractory)金属から成る二つの金属の積層膜であっ
て、好ましくはＴｉ膜とＴｉＮ膜とが積層された膜とし
て形成される。又、Ｔｉの代わりにタンタル、シリコ
ン、モリブデン、及びコバルトの群から選択される金属
が使用でき、又窒化チタン（ＴｉＮ）の代わりにチタン
タングステン（ＴｉＷ）が使用できる。その後、バリヤ
ー金属膜３の全面に、小さい大きさのコンタクトホール
Ｃ２だけを完全に埋め込むのに充分な厚さで、第１タン
グステン膜４が蒸着され、更に第１タングステン膜４上
にポリシリコン膜５が形成される。この際、ポリシリコ
ン膜５は、以降に形成される第２タングステン膜の選択
的な形成を容易にする種(seed)として作用するが、この
ようなポリシリコン膜５の形成は省略できる。
さの異なるコンタクトホールＣ１、Ｃ２が備えられた酸
化膜２が形成された半導体基板１が提供される。その
後、図２に示すように、図１の構造の上に、バリヤー金
属膜３が、好ましくは約２，０００Å以下の厚さで形成
される。この場合、バリヤー金属膜３は互いに違う耐火
性(refractory)金属から成る二つの金属の積層膜であっ
て、好ましくはＴｉ膜とＴｉＮ膜とが積層された膜とし
て形成される。又、Ｔｉの代わりにタンタル、シリコ
ン、モリブデン、及びコバルトの群から選択される金属
が使用でき、又窒化チタン（ＴｉＮ）の代わりにチタン
タングステン（ＴｉＷ）が使用できる。その後、バリヤ
ー金属膜３の全面に、小さい大きさのコンタクトホール
Ｃ２だけを完全に埋め込むのに充分な厚さで、第１タン
グステン膜４が蒸着され、更に第１タングステン膜４上
にポリシリコン膜５が形成される。この際、ポリシリコ
ン膜５は、以降に形成される第２タングステン膜の選択
的な形成を容易にする種(seed)として作用するが、この
ようなポリシリコン膜５の形成は省略できる。
【００１１】図３に示すように、ポリシリコン膜５、第
１タングステン膜４、及びバリヤー金属膜３が化学によ
る機械研摩(Chemical Mechanical Polishing :CMP)方法
により、酸化膜２の上部の表面が露出できるように除去
される。この際、小さい大きさのコンタクトホールに
は、タングステンプラグが完成される。その後、前の方
法により形成された記構造が３００℃以上の温度で１０
分以上熱処理される。
１タングステン膜４、及びバリヤー金属膜３が化学によ
る機械研摩(Chemical Mechanical Polishing :CMP)方法
により、酸化膜２の上部の表面が露出できるように除去
される。この際、小さい大きさのコンタクトホールに
は、タングステンプラグが完成される。その後、前の方
法により形成された記構造が３００℃以上の温度で１０
分以上熱処理される。
【００１２】図４に示すように、大きさの大きいコンタ
クトホールが完全に埋め込まれるように、コンタクトホ
ール上のみに、第２タングステン膜６が選択的に形成さ
れる。その後、図５に示すように、化学機による械研摩
方法により、基板の上部の表面が平坦化できるように、
第２タングステン膜６の一部が除去される。この際、大
きい大きさのコンタクトホールにもタングステンプラグ
が完成される。
クトホールが完全に埋め込まれるように、コンタクトホ
ール上のみに、第２タングステン膜６が選択的に形成さ
れる。その後、図５に示すように、化学機による械研摩
方法により、基板の上部の表面が平坦化できるように、
第２タングステン膜６の一部が除去される。この際、大
きい大きさのコンタクトホールにもタングステンプラグ
が完成される。
【００１３】図６に示すように、図５で形成された構造
の上に、更に耐火性金属膜７が形成され、耐火性金属膜
７の上に配線用金属層８及び反射防止膜９が順次に形成
される。配線用金属層８は、アルミニウム合金膜やＣｕ
膜等の低抵抗物質から形成される。又、図に示していな
いが、後に続く工程により、反射防止膜９、配線用金属
層８、及び耐火性金属膜７が所定の形態にパターニング
され、その結果配線が形成される。
の上に、更に耐火性金属膜７が形成され、耐火性金属膜
７の上に配線用金属層８及び反射防止膜９が順次に形成
される。配線用金属層８は、アルミニウム合金膜やＣｕ
膜等の低抵抗物質から形成される。又、図に示していな
いが、後に続く工程により、反射防止膜９、配線用金属
層８、及び耐火性金属膜７が所定の形態にパターニング
され、その結果配線が形成される。
【００１４】
【発明の効果】本発明によると、小さい大きさのコンタ
クトホールが埋め込まれるように、基板の全面に第１タ
ングステン膜が埋め込まれた後、化学による機械研摩方
法により、小さい大きさのコンタクトホールにタングス
テンプラグが形成され、更に大きい大きさのコンタクト
ホールの埋め込まれない部分が、第２タングステン膜に
より、選択的に埋め込まれた後に、化学による機械研摩
方法により、大きい大きさのコンタクトホールにタング
ステンプラグが形成される。従って、タングステンプラ
グの形成時に、大きさの異なるコンタクトホールを同時
に埋め込むために、タングステン膜を厚く蒸着する必要
がなく、第１タングステン膜と第２タングステン膜とを
用いて、大きさの異なるコンタクトホールを容易に埋め
込めるようになる。又、タングステン膜の厚さが薄くな
ることにより、エッチングによる応力が減少し、その結
果、エッチング後のグローバル段差が発生しないので、
表面特性が向上されることにより、配線の信頼性が向上
される。又、タングステン膜のエッチングによる工程時
間が短縮され、更にタングステン膜の使用量が少なくな
ることにより、製造費用が減少する。又、本発明は上記
の実施例に限定されず、本発明の技術的要旨に外れない
範囲内で種々変更させて実施することができる。
クトホールが埋め込まれるように、基板の全面に第１タ
ングステン膜が埋め込まれた後、化学による機械研摩方
法により、小さい大きさのコンタクトホールにタングス
テンプラグが形成され、更に大きい大きさのコンタクト
ホールの埋め込まれない部分が、第２タングステン膜に
より、選択的に埋め込まれた後に、化学による機械研摩
方法により、大きい大きさのコンタクトホールにタング
ステンプラグが形成される。従って、タングステンプラ
グの形成時に、大きさの異なるコンタクトホールを同時
に埋め込むために、タングステン膜を厚く蒸着する必要
がなく、第１タングステン膜と第２タングステン膜とを
用いて、大きさの異なるコンタクトホールを容易に埋め
込めるようになる。又、タングステン膜の厚さが薄くな
ることにより、エッチングによる応力が減少し、その結
果、エッチング後のグローバル段差が発生しないので、
表面特性が向上されることにより、配線の信頼性が向上
される。又、タングステン膜のエッチングによる工程時
間が短縮され、更にタングステン膜の使用量が少なくな
ることにより、製造費用が減少する。又、本発明は上記
の実施例に限定されず、本発明の技術的要旨に外れない
範囲内で種々変更させて実施することができる。
【図１】本発明の実施例による大きさの異なるコンタク
トホールを有する大きさの異なるコンタクトホールを有
する半導体装置でコンタクトプラグを用いて配線を形成
する方法を示す断面図である。
トホールを有する大きさの異なるコンタクトホールを有
する半導体装置でコンタクトプラグを用いて配線を形成
する方法を示す断面図である。
【図２】本発明の実施例による大きさの異なるコンタク
トホールを有する大きさの異なるコンタクトホールを有
する半導体装置でコンタクトプラグを用いて配線を形成
する方法を示す断面図である。
トホールを有する大きさの異なるコンタクトホールを有
する半導体装置でコンタクトプラグを用いて配線を形成
する方法を示す断面図である。
【図３】本発明の実施例による大きさの異なるコンタク
トホールを有する大きさの異なるコンタクトホールを有
する半導体装置でコンタクトプラグを用いて配線を形成
する方法を示す断面図である。
トホールを有する大きさの異なるコンタクトホールを有
する半導体装置でコンタクトプラグを用いて配線を形成
する方法を示す断面図である。
【図４】本発明の実施例による大きさの異なるコンタク
トホールを有する大きさの異なるコンタクトホールを有
する半導体装置でコンタクトプラグを用いて配線を形成
する方法を示す断面図である。
トホールを有する大きさの異なるコンタクトホールを有
する半導体装置でコンタクトプラグを用いて配線を形成
する方法を示す断面図である。
【図５】本発明の実施例による大きさの異なるコンタク
トホールを有する大きさの異なるコンタクトホールを有
する半導体装置でコンタクトプラグを用いて配線を形成
する方法を示す断面図である。
トホールを有する大きさの異なるコンタクトホールを有
する半導体装置でコンタクトプラグを用いて配線を形成
する方法を示す断面図である。
【図６】本発明の実施例による大きさの異なるコンタク
トホールを有する大きさの異なるコンタクトホールを有
する半導体装置でコンタクトプラグを用いて配線を形成
する方法を示す断面図である。
トホールを有する大きさの異なるコンタクトホールを有
する半導体装置でコンタクトプラグを用いて配線を形成
する方法を示す断面図である。
１ 半導体基板 ２ 酸化膜 ３ バリヤー金属膜
Claims (13)
- 【請求項１】 大きさの異なるコンタクトホールを有す
る大きさの異なるコンタクトホールを有する半で、プラ
グを用いて配線を形成する方法として、 上部に大きさの異なるコンタクトホールを備えた絶縁膜
が形成された半導体基板を提供する段階と、 前記基板上にバリヤー金属膜を形成する段階と、前記バ
リヤー金属膜の全面に前記コンタクトホール中の相対的
に小さい大きさのコンタクトホールを埋め込める厚さと
して第１タングステン膜を形成する段階と、 前記第１タングステン膜及びバリヤー金属膜を前記絶縁
膜の上部表面が露出されるように、除去する段階と、 前記コンタクトホール中の相対的に大きい大きさのコン
タクトホールが完全に埋め込まれるように、前記コンタ
クトホールの上に、第２タングステン膜を選択的に形成
する段階、 及び前記基板の表面を平坦化する段階とを含むことを特
徴とする大きさの異なるコンタクトホールを有する半導
体装置のコンタクトプラグの形成方法。 - 【請求項２】 前記第１タングステン膜及びバリヤー金
属膜を除去する段階は、化学による機械研摩方法で行う
ことを特徴とする請求項１記載の大きさの異なるコンタ
クトホールを有する半導体装置のコンタクトプラグの形
成方法。 - 【請求項３】 前記基板の表面を平坦化する段階は、化
学による機械研摩方法で行うことを特徴とする請求項１
記載の大きさの異なるコンタクトホールを有する半導体
装置のコンタクトプラグの形成方法。 - 【請求項４】 前記バリヤー金属膜は、互いに違う耐火
性金属から成る二つの金属層の積層膜であることを特徴
とする請求項１記載の大きさの異なるコンタクトホール
を有する半導体装置のコンタクトプラグの形成方法。 - 【請求項５】 前記バリヤー金属膜は、Ｔｉ膜とＴｉＮ
膜との積層膜であることを特徴とする請求項１記載の大
きさの異なるコンタクトホールを有する半導体装置のコ
ンタクトプラグの形成方法。 - 【請求項６】 前記バリヤー金属膜は、Ｔｉ膜とＴｉＷ
膜との積層膜であることを特徴とする請求項１記載の大
きさの異なるコンタクトホールを有する半導体装置のコ
ンタクトプラグの形成方法。 - 【請求項７】 前記バリヤー金属膜は、タンタル、シリ
コン、モリブデン、及びコバルトから成る群から選択さ
れた材料から成る膜と、ＴｉＮ膜との積層膜であること
を特徴とする請求項１記載の大きさの異なるコンタクト
ホールを有する半導体装置のコンタクトプラグ形成方
法。 - 【請求項８】 前記第１タングステン膜を形成する段階
と、前記第１タングステン膜及びバリヤー金属膜を除去
する段階との間に、前記第１タングステン膜上に、ポリ
シリコン膜を形成する段階とを含むことを特徴とする請
求項１記載の大きさの異なるコンタクトホールを有する
半導体装置のコンタクトプラグの形成方法。 - 【請求項９】 前記平坦化された基板上に、耐火性金属
層、配線用金属層、及び反射防止膜を順次に形成する段
階と、前記反射防止膜、配線用金属層、及び耐火性金属
層をパターニングして配線を形成する段階とを更に含む
ことを特徴とする請求項１記載の大きさの異なるコンタ
クトホールを有する半導体装置のコンタクトプラグの形
成方法。 - 【請求項１０】 前記配線用金属層は、アルミニウム合
金膜から形成されることを特徴とする請求項９記載の大
きさの異なるコンタクトホールを有する半導体装置のコ
ンタクトプラグの形成方法。 - 【請求項１１】 前記配線用金属層は、Ｃｕ膜から形成
されることを特徴とする請求項９記載の大きさの異なる
コンタクトホールを有する半導体装置のコンタクトプラ
グの形成方法。 - 【請求項１２】 前記基板を平坦化する段階の以降に、
前記基板を熱処理する段階を更に含むことを特徴とする
請求項９記載の大きさの異なるコンタクトホールを有す
る半導体装置のコンタクトプラグの形成方法。 - 【請求項１３】 前記熱処理する段階は、約３００℃以
上の温度で約１０分以上の間、熱処理が行われることを
特徴とする請求項１２記載の大きさの異なるコンタクト
ホールを有する半導体装置のコンタクトプラグの形成方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996P51690 | 1996-11-02 | ||
| KR1019960051690A KR100214852B1 (ko) | 1996-11-02 | 1996-11-02 | 반도체 디바이스의 금속 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10144688A true JPH10144688A (ja) | 1998-05-29 |
| JP3182608B2 JP3182608B2 (ja) | 2001-07-03 |
Family
ID=19480629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31598197A Expired - Fee Related JP3182608B2 (ja) | 1996-11-02 | 1997-10-31 | 大きさの異なるコンタクトホールを有する半導体装置のコンタクトプラグの形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6028000A (ja) |
| JP (1) | JP3182608B2 (ja) |
| KR (1) | KR100214852B1 (ja) |
| TW (1) | TW404016B (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010251759A (ja) * | 2009-04-16 | 2010-11-04 | Novellus Systems Inc | 小臨界次元のタングステン接点装置及び相互接続子の製法 |
| US8853080B2 (en) | 2012-09-09 | 2014-10-07 | Novellus Systems, Inc. | Method for depositing tungsten film with low roughness and low resistivity |
| JP2015029097A (ja) * | 2013-07-25 | 2015-02-12 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | 異なるサイズのフィーチャへのボイドフリータングステン充填 |
| US9076843B2 (en) | 2001-05-22 | 2015-07-07 | Novellus Systems, Inc. | Method for producing ultra-thin tungsten layers with improved step coverage |
| US9153486B2 (en) | 2013-04-12 | 2015-10-06 | Lam Research Corporation | CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications |
| US9159571B2 (en) | 2009-04-16 | 2015-10-13 | Lam Research Corporation | Tungsten deposition process using germanium-containing reducing agent |
| US9240347B2 (en) | 2012-03-27 | 2016-01-19 | Novellus Systems, Inc. | Tungsten feature fill |
| US9589808B2 (en) | 2013-12-19 | 2017-03-07 | Lam Research Corporation | Method for depositing extremely low resistivity tungsten |
| US9613818B2 (en) | 2015-05-27 | 2017-04-04 | Lam Research Corporation | Deposition of low fluorine tungsten by sequential CVD process |
| US9754824B2 (en) | 2015-05-27 | 2017-09-05 | Lam Research Corporation | Tungsten films having low fluorine content |
| US9953984B2 (en) | 2015-02-11 | 2018-04-24 | Lam Research Corporation | Tungsten for wordline applications |
| US9978605B2 (en) | 2015-05-27 | 2018-05-22 | Lam Research Corporation | Method of forming low resistivity fluorine free tungsten film without nucleation |
| US10256142B2 (en) | 2009-08-04 | 2019-04-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| US10395944B2 (en) | 2015-08-21 | 2019-08-27 | Lam Research Corporation | Pulsing RF power in etch process to enhance tungsten gapfill performance |
| US10566211B2 (en) | 2016-08-30 | 2020-02-18 | Lam Research Corporation | Continuous and pulsed RF plasma for etching metals |
| US11069535B2 (en) | 2015-08-07 | 2021-07-20 | Lam Research Corporation | Atomic layer etch of tungsten for enhanced tungsten deposition fill |
| US11348795B2 (en) | 2017-08-14 | 2022-05-31 | Lam Research Corporation | Metal fill process for three-dimensional vertical NAND wordline |
| US11549175B2 (en) | 2018-05-03 | 2023-01-10 | Lam Research Corporation | Method of depositing tungsten and other metals in 3D NAND structures |
| US11972952B2 (en) | 2019-12-13 | 2024-04-30 | Lam Research Corporation | Atomic layer deposition on 3D NAND structures |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150691A (en) * | 1997-12-19 | 2000-11-21 | Micron Technology, Inc. | Spacer patterned, high dielectric constant capacitor |
| JP3631380B2 (ja) * | 1998-08-28 | 2005-03-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6486063B2 (en) * | 2000-03-02 | 2002-11-26 | Tokyo Electron Limited | Semiconductor device manufacturing method for a copper connection |
| US6774488B2 (en) * | 2001-10-22 | 2004-08-10 | Winbond Electronics Corp. | Low leakage and low resistance for memory and the manufacturing method for the plugs |
| KR200309868Y1 (ko) * | 2003-01-18 | 2003-04-08 | 송태룡 | 선풍기 겸용 히터 |
| KR20050056348A (ko) * | 2003-12-10 | 2005-06-16 | 매그나칩 반도체 유한회사 | 반도체소자의 금속배선 형성방법 |
| CN102412195A (zh) * | 2011-08-08 | 2012-04-11 | 上海华虹Nec电子有限公司 | 硅通孔填充方法 |
| KR20180026995A (ko) | 2016-09-05 | 2018-03-14 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| CN108122836A (zh) * | 2017-12-18 | 2018-06-05 | 深圳市晶特智造科技有限公司 | 多尺寸硅沟槽的填充方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4987099A (en) * | 1989-12-29 | 1991-01-22 | North American Philips Corp. | Method for selectively filling contacts or vias or various depths with CVD tungsten |
| JPH04307933A (ja) * | 1991-04-05 | 1992-10-30 | Sony Corp | タングステンプラグの形成方法 |
| KR0172255B1 (ko) * | 1995-03-04 | 1999-03-30 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
| TW295716B (en) * | 1995-03-04 | 1997-01-11 | Hyundai Electronics Ind | Methods for forming a contact in a semiconductor device |
-
1996
- 1996-11-02 KR KR1019960051690A patent/KR100214852B1/ko not_active IP Right Cessation
-
1997
- 1997-10-30 US US08/960,899 patent/US6028000A/en not_active Expired - Lifetime
- 1997-10-30 TW TW086116228A patent/TW404016B/zh not_active IP Right Cessation
- 1997-10-31 JP JP31598197A patent/JP3182608B2/ja not_active Expired - Fee Related
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9076843B2 (en) | 2001-05-22 | 2015-07-07 | Novellus Systems, Inc. | Method for producing ultra-thin tungsten layers with improved step coverage |
| US9583385B2 (en) | 2001-05-22 | 2017-02-28 | Novellus Systems, Inc. | Method for producing ultra-thin tungsten layers with improved step coverage |
| US9673146B2 (en) | 2009-04-16 | 2017-06-06 | Novellus Systems, Inc. | Low temperature tungsten film deposition for small critical dimension contacts and interconnects |
| US9159571B2 (en) | 2009-04-16 | 2015-10-13 | Lam Research Corporation | Tungsten deposition process using germanium-containing reducing agent |
| US9236297B2 (en) | 2009-04-16 | 2016-01-12 | Novellus Systems, Inc. | Low tempature tungsten film deposition for small critical dimension contacts and interconnects |
| JP2010251759A (ja) * | 2009-04-16 | 2010-11-04 | Novellus Systems Inc | 小臨界次元のタングステン接点装置及び相互接続子の製法 |
| US9653353B2 (en) | 2009-08-04 | 2017-05-16 | Novellus Systems, Inc. | Tungsten feature fill |
| US10256142B2 (en) | 2009-08-04 | 2019-04-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| US10103058B2 (en) | 2009-08-04 | 2018-10-16 | Novellus Systems, Inc. | Tungsten feature fill |
| US9240347B2 (en) | 2012-03-27 | 2016-01-19 | Novellus Systems, Inc. | Tungsten feature fill |
| US8853080B2 (en) | 2012-09-09 | 2014-10-07 | Novellus Systems, Inc. | Method for depositing tungsten film with low roughness and low resistivity |
| US9153486B2 (en) | 2013-04-12 | 2015-10-06 | Lam Research Corporation | CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications |
| JP2015029097A (ja) * | 2013-07-25 | 2015-02-12 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | 異なるサイズのフィーチャへのボイドフリータングステン充填 |
| US9589808B2 (en) | 2013-12-19 | 2017-03-07 | Lam Research Corporation | Method for depositing extremely low resistivity tungsten |
| US9953984B2 (en) | 2015-02-11 | 2018-04-24 | Lam Research Corporation | Tungsten for wordline applications |
| US10529722B2 (en) | 2015-02-11 | 2020-01-07 | Lam Research Corporation | Tungsten for wordline applications |
| US9613818B2 (en) | 2015-05-27 | 2017-04-04 | Lam Research Corporation | Deposition of low fluorine tungsten by sequential CVD process |
| US9754824B2 (en) | 2015-05-27 | 2017-09-05 | Lam Research Corporation | Tungsten films having low fluorine content |
| US9978605B2 (en) | 2015-05-27 | 2018-05-22 | Lam Research Corporation | Method of forming low resistivity fluorine free tungsten film without nucleation |
| US10546751B2 (en) | 2015-05-27 | 2020-01-28 | Lam Research Corporation | Forming low resistivity fluorine free tungsten film without nucleation |
| US11069535B2 (en) | 2015-08-07 | 2021-07-20 | Lam Research Corporation | Atomic layer etch of tungsten for enhanced tungsten deposition fill |
| US10395944B2 (en) | 2015-08-21 | 2019-08-27 | Lam Research Corporation | Pulsing RF power in etch process to enhance tungsten gapfill performance |
| US10566211B2 (en) | 2016-08-30 | 2020-02-18 | Lam Research Corporation | Continuous and pulsed RF plasma for etching metals |
| US11348795B2 (en) | 2017-08-14 | 2022-05-31 | Lam Research Corporation | Metal fill process for three-dimensional vertical NAND wordline |
| US11549175B2 (en) | 2018-05-03 | 2023-01-10 | Lam Research Corporation | Method of depositing tungsten and other metals in 3D NAND structures |
| US11972952B2 (en) | 2019-12-13 | 2024-04-30 | Lam Research Corporation | Atomic layer deposition on 3D NAND structures |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100214852B1 (ko) | 1999-08-02 |
| US6028000A (en) | 2000-02-22 |
| JP3182608B2 (ja) | 2001-07-03 |
| KR19980033876A (ko) | 1998-08-05 |
| TW404016B (en) | 2000-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10144688A (ja) | 大きさの異なるコンタクトホールを有する半導体装置のコンタクトプラグの形成方法 | |
| JP3588275B2 (ja) | 半導体装置の形成方法 | |
| US4926237A (en) | Device metallization, device and method | |
| US20070145591A1 (en) | Semiconductor device and manufacturing method therof | |
| US6130157A (en) | Method to form an encapsulation layer over copper interconnects | |
| US5985751A (en) | Process for fabricating interconnection of semiconductor device | |
| US6674168B1 (en) | Single and multilevel rework | |
| JP2001085438A (ja) | 集積回路デバイスの製造中に銅配線を形成する方法 | |
| US5646070A (en) | Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region | |
| US5688718A (en) | Method of CVD TiN barrier layer integration | |
| US6777332B2 (en) | Method for forming wiring structure | |
| US6448172B1 (en) | Manufacturing method of forming interconnection in semiconductor device | |
| JP2005038999A (ja) | 半導体装置の製造方法 | |
| JPH10294314A (ja) | 半導体装置およびその製造方法 | |
| JPH1041386A (ja) | 半導体装置の製造方法 | |
| JPH11284068A (ja) | 半導体装置及びその製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP2564786B2 (ja) | 半導体装置およびその製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08264535A (ja) | 半導体装置の製造方法 | |
| JP4605995B2 (ja) | 配線構造の形成方法 | |
| KR100214851B1 (ko) | 반도체 디바이스의 금속 배선 형성 방법 | |
| KR100307985B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2004056096A (ja) | 配線構造の形成方法 | |
| TWI292201B (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |