CN102412195A - 硅通孔填充方法 - Google Patents

硅通孔填充方法 Download PDF

Info

Publication number
CN102412195A
CN102412195A CN2011102262645A CN201110226264A CN102412195A CN 102412195 A CN102412195 A CN 102412195A CN 2011102262645 A CN2011102262645 A CN 2011102262645A CN 201110226264 A CN201110226264 A CN 201110226264A CN 102412195 A CN102412195 A CN 102412195A
Authority
CN
China
Prior art keywords
hole
tungsten
layer
deep trench
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102262645A
Other languages
English (en)
Inventor
彭虎
程晓华
郁新举
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2011102262645A priority Critical patent/CN102412195A/zh
Publication of CN102412195A publication Critical patent/CN102412195A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种硅通孔填充方法，包括步骤：形成深沟槽或孔；在深沟槽或孔侧壁和底部淀积一层氧化层；淀积钛和氮化钛；淀积第一层钨；对第一层钨进行回刻，将深沟槽或孔外部的第一层钨去除；淀积一层氮化钛；淀积第二层钨；对第二层钨进行回刻，将深沟槽或孔外部的第二层钨去除；当深沟槽或孔未填满时，重复第二层钨的淀积和回刻，直至深沟槽或孔被填满；制作正面金属互连线及正面后段工艺；对硅片背面进行减薄；形成背面金属并制作背面金属图形。本发明钨填充工艺和钨刻蚀工艺的结合，能实现高深宽比硅通孔的填充，且能够便于与现有集成电路工艺集成、并能利用现有生产设备进行加工，能降低工艺难度和成本。

Description

硅通孔填充方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种硅通孔填充方法。
背景技术
硅通孔工艺是一种新兴的集成电路制作工艺，适合用作多方面性能提升，用于无线局域网与手机中功率放大器，将极大的提高电路的频率特性和功率特性。硅通孔工艺将制作在硅片上表面的电路通过硅通孔中填充的金属连接至硅片背面，结合三维封装工艺，使得IC布局从传统二维并排排列发展到更先进三维堆叠，这样元件封装更为紧凑，芯片引线距离更短，从而可以极大的提高电路的频率特性和功率特性。
现有第一种硅通孔工艺制作方法中，需要通过先进的刻蚀工艺在硅片基体中制作出具有极大深宽比的孔或沟槽，孔或沟槽深度大致为100微米；在该孔或沟槽中填充金属，将硅片背面减薄后将电极通过背面引出。该现有工艺的难度在于100微米沟槽刻蚀和金属填充。
现有第二种硅通孔工艺制作方法是在硅片减薄后在硅片背面制作通孔和金属填充，该方法需要特殊的通孔刻蚀设备进行减薄后硅片加工。
现有第二种硅通孔工艺制作方法是通过在前段工艺中制作沟槽并采用二氧化硅填充沟槽，然后硅片减薄后将二氧化硅填充的沟槽露出来，湿法刻蚀去除沟槽内二氧化硅后进行金属填充，该方法可以避免减薄后进行通孔刻蚀，但工艺较复杂，且成本较高。
发明内容
本发明所要解决的技术问题是提供一种硅通孔填充方法，能实现高深宽比的硅通孔的填充，便于与现有集成电路工艺集成、并能利用现有生产设备进行加工，能降低工艺难度和成本。
为解决上述技术问题，本发明提供的硅通孔填充方法包括如下步骤：
步骤一、在硅片上淀积一层金属前介质层，利用光刻定义出硅通孔区域，依次刻蚀所述硅通孔区域的所述金属前介质层和所述硅片并形成深沟槽或孔。
步骤二、在所述深沟槽或孔侧壁和底部淀积一层氧化层，该氧化层的淀积工艺采用LPCVD TEOS或SACVD TEOS。
步骤三、在形成有所述氧化层的所述深沟槽或孔侧壁和底部中淀积一层钛和氮化钛；所述钛和氮化钛同时也淀积到所述深沟槽或孔外部的表面区域。
步骤四、在所述钛和氮化钛上淀积第一层钨，所述第一层钨不将所述深沟槽或孔填满。
步骤五、对所述第一层钨进行回刻，将形成于所述深沟槽或孔外部的表面区域的所述第一层钨去除。
步骤六、淀积一层氮化钛，所述氮化钛形成于所述深沟槽或孔侧壁和底部的所述第一层钨上、以及所述深沟槽或孔外部的表面区域。
步骤七、在所述氮化钛上淀积第二层钨，所述第二层钨将所述深沟槽或孔填满或不填满。
步骤八、对所述第二层钨进行回刻或化学机械研磨，将形成于所述深沟槽或孔外部的表面区域的所述第二层钨去除。
步骤九、当所述第二层钨未将所述深沟槽或孔填满时，重复步骤七和步骤八，直至所述深沟槽或孔被填满。
步骤十、制作所述硅片的正面金属互连线及正面后段工艺。
步骤十一、对所述硅片的背面进行减薄，从所述深沟槽或孔的底部将填充于所述深沟槽或孔中的所述钛和氮化钛、所述第一层钨、所述氮化钛和所述第二层钨露出。
步骤十二、从所述硅片的背面进行金属淀积并制作背面金属图形。
进一步的改进是，步骤一中的所述金属前介质层为硼磷硅玻璃或磷硅玻璃。
进一步的改进是，步骤一中所述深沟槽或孔的深度为50微米～250微米、宽度为1.5微米～5微米；
进一步的改进是，步骤二中所述氧化层的厚度为500
Figure BDA0000081748860000031
～3000
Figure BDA0000081748860000032
进一步的改进是，步骤二中所述氧化层的厚度为1000
Figure BDA0000081748860000033
～2000
Figure BDA0000081748860000034
进一步的改进是，步骤二中采用SACVD TEOS淀积所述氧化层时，温度为400度～500度、压强为30托～100托。
进一步的改进是，步骤四中所淀积的所述第一层钨的厚度为所述深沟槽或孔的宽度的1/5～1/2、且所述第一层钨的厚度小于15000
Figure BDA0000081748860000035
步骤七中所淀积的所述第二层钨的厚度为所述深沟槽或孔的宽度的1/5～1/2、且所述第一层钨的厚度小于15000
Figure BDA0000081748860000036
进一步的改进是，所述第一层钨的厚度为所述深沟槽或孔的宽度的1/4～1/3；所述第二层钨的厚度为所述深沟槽或孔的宽度的1/4～1/3。
进一步的改进是，步骤五中的对所述第一层钨进行回刻、以及步骤八中的对所述第二层钨进行回刻都是采用终点刻蚀方式，且过刻蚀10％～50％。
进一步的改进是，步骤五中的对所述第一层钨进行回刻、以及步骤八中的对所述第二层钨进行回刻的过刻蚀量为20％～30％。
本发明钨填充工艺和钨刻蚀工艺的结合，能实现高深宽比如大于30∶1的硅通孔的填充，且能够便于与现有集成电路工艺集成、并能利用现有生产设备进行加工，能降低工艺难度和成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说：
图1是本发明实施例流程图；
图2-图12是本发明实施例方法的制作过程中的硅片剖面示意图；
图13是本发明实施例硅通孔填充方法的硅通孔填充效果图。
具体实施方式
如图1所示是本发明实施例流程图。如图2至图12所示，是本发明实施例方法的制作过程中的硅片剖面示意图。本发明实施例硅通孔填充方法包括如下步骤：
步骤一、如图2所示，在硅片1上淀积一层金属前介质层2。如图3所示，利用光刻定义出硅通孔区域，依次刻蚀所述硅通孔区域的所述金属前介质层2和所述硅片1并形成深沟槽或孔3；所述深沟槽或孔3的深度为30微米～250微米、最佳为50微米～100微米，宽度为1.5微米～5微米、最佳为2微米～3微米；所述金属前介质层2为硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)。
步骤二、如图4所示，在所述深沟槽或孔3侧壁和底部淀积一层氧化层4，该氧化层4的淀积工艺采用LPCVD TEOS或SACVD TEOS。所述氧化层4的厚度为500
Figure BDA0000081748860000051
～3000
Figure BDA0000081748860000052
最佳选择为1000
Figure BDA0000081748860000053
～2000
Figure BDA0000081748860000054
。采用SACVD TEOS淀积所述氧化层4时，温度为400度～500度、压强为30托～100托。
步骤三、如图5所示，在形成有所述氧化层4的所述深沟槽或孔3侧壁和底部中淀积一层钛和氮化钛5；所述钛和氮化钛5同时也淀积到所述深沟槽或孔3外部的表面区域。所述钛和氮化钛5中的钛的厚度为0
Figure BDA0000081748860000055
～500
Figure BDA0000081748860000056
最佳为100
Figure BDA0000081748860000057
～300
Figure BDA0000081748860000058
，所述钛和氮化钛5中的氮化钛的厚度，200
Figure BDA0000081748860000059
～1000
Figure BDA00000817488600000510
最佳为300
Figure BDA00000817488600000511
～500
Figure BDA00000817488600000512
步骤四、如图6所示，在所述钛和氮化钛5上淀积第一层钨6A，所述第一层钨6A不将所述深沟槽或孔3填满。所述第一层钨6A的厚度为所述深沟槽或孔3的宽度的1/5～1/2、最佳选择为1/4～1/3，且所述第一层钨6A的厚度小于15000
Figure BDA00000817488600000513
步骤五、如图7所示，对所述第一层钨6A进行回刻，将形成于所述深沟槽或孔3外部的表面区域的所述第一层钨6A去除。对所述第一层钨6A进行回刻是采用终点刻蚀方式，且过刻蚀10％～50％、最佳选择为20％～40％。
步骤六、淀积一层氮化钛，所述氮化钛形成于所述深沟槽或孔3侧壁和底部的所述第一层钨6A上、以及所述深沟槽或孔3外部的表面区域。所述氮化钛的厚度为50
Figure BDA00000817488600000514
～500
Figure BDA00000817488600000515
所述氮化钛的淀积能采用溅射淀积或MOCVD方式淀积。
步骤七、如图8所示，在所述氮化钛上淀积第二层钨6B，所述第二层钨6B将所述深沟槽或孔3填满或不填满。所述第二层钨6B的厚度为所述深沟槽或孔3的宽度的1/5～1/3，且所述第一层钨6A的厚度小于15000
Figure BDA0000081748860000061
步骤八、如图9所示，对所述第二层钨6B进行回刻或化学机械研磨，将形成于所述深沟槽或孔3外部的表面区域的所述第二层钨6B去除。对所述第二层钨6B进行回刻是采用终点刻蚀方式，且过刻蚀10％～50％、最佳选择为10％～30％。
步骤九、当所述第二层钨6B未将所述深沟槽或孔3填满时，重复步骤七和步骤八，直至所述深沟槽或孔3被填满。
步骤十、如图9所示，制作所述硅片1的正面金属互连线7及正面后段工艺形成其它正面层8。
步骤十一、对所述硅片1的背面进行减薄，从所述深沟槽或孔3的底部将填充于所述深沟槽或孔3中的所述钛和氮化钛5、所述第一层钨6A、所述氮化钛和所述第二层钨6B露出。
步骤十二、从所述硅片1的背面进行金属淀积形成背面金属9并制作背面金属图形。
如图13所示，是本发明实施例硅通孔填充方法的硅通孔填充效果图，该效果图为采用本发明实施例硅通孔填充方法对宽度为3微米、深度为100微米的硅通孔填充后的SEM图，由图13可知，硅通孔得到了良好的填充，且被填充的硅通孔深宽比如大于30∶1。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种硅通孔填充方法，其特征在于，包括如下步骤：
步骤一、在硅片上淀积一层金属前介质层，利用光刻定义出硅通孔区域，依次刻蚀所述硅通孔区域的所述金属前介质层和所述硅片并形成深沟槽或孔；
步骤二、在所述深沟槽或孔侧壁和底部淀积一层氧化层，该氧化层的淀积工艺采用LPCVD TEOS或SACVD TEOS；
步骤三、在形成有所述氧化层的所述深沟槽或孔侧壁和底部中淀积一层钛和氮化钛；所述钛和氮化钛同时也淀积到所述深沟槽或孔外部的表面区域；
步骤四、在所述钛和氮化钛上淀积第一层钨，所述第一层钨不将所述深沟槽或孔填满；
步骤五、对所述第一层钨进行回刻，将形成于所述深沟槽或孔外部的表面区域的所述第一层钨去除；
步骤六、淀积一层氮化钛，所述氮化钛形成于所述深沟槽或孔侧壁和底部的所述第一层钨上、以及所述深沟槽或孔外部的表面区域；
步骤七、在所述氮化钛上淀积第二层钨，所述第二层钨将所述深沟槽或孔填满或不填满；
步骤八、对所述第二层钨进行回刻或化学机械研磨，将形成于所述深沟槽或孔外部的表面区域的所述第二层钨去除；
步骤九、当所述第二层钨未将所述深沟槽或孔填满时，重复步骤七和步骤八，直至所述深沟槽或孔被填满； 
步骤十、制作所述硅片的正面金属互连线及正面后段工艺；
步骤十一、对所述硅片的背面进行减薄，从所述深沟槽或孔的底部将填充于所述深沟槽或孔中的所述钛和氮化钛、所述第一层钨、所述氮化钛和所述第二层钨露出；
步骤十二、从所述硅片的背面进行金属淀积并制作背面金属图形。
2.如权利要求1所述硅通孔填充方法，其特征在于：步骤一中的所述金属前介质层为硼磷硅玻璃或磷硅玻璃。
3.如权利要求1所述硅通孔填充方法，其特征在于：步骤一中所述深沟槽或孔的深度为50微米～250微米、宽度为1.5微米～5微米。
4.如权利要求1所述硅通孔填充方法，其特征在于：步骤二中所述氧化层的厚度为500 
Figure FDA0000081748850000021
～3000 
Figure FDA0000081748850000022
5.如权利要求4所述硅通孔填充方法，其特征在于：步骤二中所述氧化层的厚度为1000 
Figure FDA0000081748850000023
～2000 
Figure FDA0000081748850000024
6.如权利要求1所述硅通孔填充方法，其特征在于：步骤二中采用SACVD TEOS淀积所述氧化层时，温度为400度～500度、压强为30托～100托。
7.如权利要求1所述硅通孔填充方法，其特征在于：步骤四中所淀积的所述第一层钨的厚度为所述深沟槽或孔的宽度的1/5～1/2、且所述第一层钨的厚度小于15000 
Figure FDA0000081748850000025
步骤七中所淀积的所述第二层钨的厚度为所述深沟槽或孔的宽度的1/5～1/2、且所述第一层钨的厚度小于15000 
Figure FDA0000081748850000026
8.如权利要求7所述硅通孔填充方法，其特征在于：所述第一层钨的厚度为所述深沟槽或孔的宽度的1/4～1/3；所述第二层钨的厚度为所 述深沟槽或孔的宽度的1/4～1/3。
9.如权利要求1所述硅通孔填充方法，其特征在于：步骤五中的对所述第一层钨进行回刻、以及步骤八中的对所述第二层钨进行回刻都是采用终点刻蚀方式，且过刻蚀10％～50％。
10.如权利要求9所述硅通孔填充方法，其特征在于：步骤五中的对所述第一层钨进行回刻、以及步骤八中的对所述第二层钨进行回刻的过刻蚀量为20％～30％。 
CN2011102262645A 2011-08-08 2011-08-08 硅通孔填充方法 Pending CN102412195A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102262645A CN102412195A (zh) 2011-08-08 2011-08-08 硅通孔填充方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102262645A CN102412195A (zh) 2011-08-08 2011-08-08 硅通孔填充方法

Publications (1)

Publication Number Publication Date
CN102412195A true CN102412195A (zh) 2012-04-11

Family

ID=45914207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102262645A Pending CN102412195A (zh) 2011-08-08 2011-08-08 硅通孔填充方法

Country Status (1)

Country Link
CN (1) CN102412195A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903670A (zh) * 2012-09-29 2013-01-30 中国航天科技集团公司第九研究院第七七一研究所 低成本tsv立体集成工艺方法
CN107611018A (zh) * 2017-09-26 2018-01-19 上海华虹宏力半导体制造有限公司 一种改善晶圆应力的方法和晶圆结构
US9991161B1 (en) 2017-03-07 2018-06-05 Hong Kong Applied Science and Technology Research Institute Company Limited Alternate plating and etching processes for through hole filling
US11031554B2 (en) 2017-12-21 2021-06-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for manufacturing a pass-through device
CN113035777A (zh) * 2021-04-28 2021-06-25 上海华虹宏力半导体制造有限公司 一种tsv孔的cvd填充方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1157487A (zh) * 1995-11-21 1997-08-20 日本电气株式会社 半导体器件的制造方法
US6028000A (en) * 1996-11-02 2000-02-22 Hyundai Electronics Industries Co., Ltd. Method of forming contact plugs in semiconductor device having different sized contact holes
US6284646B1 (en) * 1997-08-19 2001-09-04 Samsung Electronics Co., Ltd Methods of forming smooth conductive layers for integrated circuit devices
US20030207558A1 (en) * 2002-05-06 2003-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method forming copper containing semiconductor features to prevent thermally induced defects
US20100130002A1 (en) * 2008-11-25 2010-05-27 Dao Thuy B Multilayered through via

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1157487A (zh) * 1995-11-21 1997-08-20 日本电气株式会社 半导体器件的制造方法
US6028000A (en) * 1996-11-02 2000-02-22 Hyundai Electronics Industries Co., Ltd. Method of forming contact plugs in semiconductor device having different sized contact holes
US6284646B1 (en) * 1997-08-19 2001-09-04 Samsung Electronics Co., Ltd Methods of forming smooth conductive layers for integrated circuit devices
US20030207558A1 (en) * 2002-05-06 2003-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method forming copper containing semiconductor features to prevent thermally induced defects
US20100130002A1 (en) * 2008-11-25 2010-05-27 Dao Thuy B Multilayered through via

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903670A (zh) * 2012-09-29 2013-01-30 中国航天科技集团公司第九研究院第七七一研究所 低成本tsv立体集成工艺方法
US9991161B1 (en) 2017-03-07 2018-06-05 Hong Kong Applied Science and Technology Research Institute Company Limited Alternate plating and etching processes for through hole filling
WO2018161367A1 (en) * 2017-03-07 2018-09-13 Hong Kong Applied Science and Technology Research Institute Company Limited Alternate Plating and Etching Processes for Through Hole Filling
CN107611018A (zh) * 2017-09-26 2018-01-19 上海华虹宏力半导体制造有限公司 一种改善晶圆应力的方法和晶圆结构
US11031554B2 (en) 2017-12-21 2021-06-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for manufacturing a pass-through device
CN113035777A (zh) * 2021-04-28 2021-06-25 上海华虹宏力半导体制造有限公司 一种tsv孔的cvd填充方法

Similar Documents

Publication Publication Date Title
US9269651B2 (en) Hybrid TSV and method for forming the same
EP2466634B1 (en) Integration of shallow trench isolation and through-substrate vias into integrated circuit designs
JP6300258B2 (ja) 半導体装置、およびその製造方法、ならびにデータ処理装置
CN102412193A (zh) 硅通孔填充方法
CN102237300B (zh) 直通基底穿孔结构及其制造方法
CN102420210A (zh) 具有硅通孔(tsv)的器件及其形成方法
KR20130114000A (ko) 상호연결된 스택형 디바이스 웨이퍼들을 구비한 집적회로 시스템을 제공하는 방법 및 장치
CN102412195A (zh) 硅通孔填充方法
CN102412194B (zh) 硅通孔的制作方法
CN101438388A (zh) 用于金属互连的介电间隔件和形成该介电间隔件的方法
CN101179037A (zh) 高深宽比三维垂直互连及三维集成电路的实现方法
CN103390581A (zh) 硅通孔刻蚀方法
CN104701161B (zh) 一种沟槽型肖特基二极管的制备工艺方法
CN103377984A (zh) 硅通孔背面导通的制造工艺方法
CN108183087B (zh) 用于形成应力降低装置的方法
CN111968953A (zh) 硅通孔结构及其制备方法
CN102610554A (zh) 一种提高高深宽比浅沟槽隔离填充特性的方法
CN103219282B (zh) 一种tsv露头工艺
CN104465728A (zh) 分离栅功率器件的栅极结构及工艺方法
CN103066009A (zh) 穿透硅的通孔填充钨塞的工艺方法
CN104143527A (zh) 一种导电插塞和tsv的形成方法
CN103378060A (zh) 硅通孔及其填充方法
CN102956543B (zh) 一种硅通孔的制作方法
CN104347490A (zh) 硅通孔填充的方法
CN105845650B (zh) 一种硅通孔结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140103

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140103

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120411