JP2564786B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2564786B2 JP2564786B2 JP5325882A JP32588293A JP2564786B2 JP 2564786 B2 JP2564786 B2 JP 2564786B2 JP 5325882 A JP5325882 A JP 5325882A JP 32588293 A JP32588293 A JP 32588293A JP 2564786 B2 JP2564786 B2 JP 2564786B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- via hole
- tungsten
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
ビアホールをタングステンで埋め込み、あるいはビアホ
ール内と絶縁膜上とにタングステンを形成してアルミニ
ウム合金配線と電気的に接続する半導体装置およびその
製造方法に関する。
ビアホールをタングステンで埋め込み、あるいはビアホ
ール内と絶縁膜上とにタングステンを形成してアルミニ
ウム合金配線と電気的に接続する半導体装置およびその
製造方法に関する。
【０００２】
【従来技術】半導体装置における配線技術に関し、半導
体基板表面に形成された絶縁膜に設けられたコンタクト
ホールまたは下層配線と上層配線とを接続するために層
間絶縁膜に設けられたスルーホール（以下これらを総称
してビアホールという）に直接アルミニウム合金膜を形
成せずに、ビアホールをタングステンで埋め込んだ後ア
ルミニウム合金膜を形成する技術が知られており、モト
ローラの米国特許第４９２６２３７号、あるいは、U. S
chwalke らによる「EFFECTS OF CONTACT HOLEFILLING A
ND MULTILEVEL METALLIZATION ON GATE OXIDE INTEGRIT
Y AND TRANSISTOR PERFORMANCE」（VMIC Conference 199
0年6 月12-13 号、113-119頁) に示されている。
体基板表面に形成された絶縁膜に設けられたコンタクト
ホールまたは下層配線と上層配線とを接続するために層
間絶縁膜に設けられたスルーホール（以下これらを総称
してビアホールという）に直接アルミニウム合金膜を形
成せずに、ビアホールをタングステンで埋め込んだ後ア
ルミニウム合金膜を形成する技術が知られており、モト
ローラの米国特許第４９２６２３７号、あるいは、U. S
chwalke らによる「EFFECTS OF CONTACT HOLEFILLING A
ND MULTILEVEL METALLIZATION ON GATE OXIDE INTEGRIT
Y AND TRANSISTOR PERFORMANCE」（VMIC Conference 199
0年6 月12-13 号、113-119頁) に示されている。
【０００３】ＬＳＩの高集積化に伴ってビアホール径が
小さくなると、アスペクト比（深さと径の比）が大きく
なり、スパッタリング法でビアホールに配線のためのア
ルミニウム合金膜を形成した場合にビアホール内でのア
ルミニウム合金膜が薄くなったりあるいは形成されない
ためにビアホール内での接続の不良が発生するので、ビ
アホール内にあらかじめタングステンを形成したりタン
グステンを埋め込んだ後にアルミニウム合金膜を形成す
ることによってこのような問題を解決しようとするのが
これらの技術の目的である。
小さくなると、アスペクト比（深さと径の比）が大きく
なり、スパッタリング法でビアホールに配線のためのア
ルミニウム合金膜を形成した場合にビアホール内でのア
ルミニウム合金膜が薄くなったりあるいは形成されない
ためにビアホール内での接続の不良が発生するので、ビ
アホール内にあらかじめタングステンを形成したりタン
グステンを埋め込んだ後にアルミニウム合金膜を形成す
ることによってこのような問題を解決しようとするのが
これらの技術の目的である。
【０００４】図３（ａ）、（ｂ）および（ｃ）は上記文
献に記載された３種類の配線の形成方法によって半導体
基板上に形成されたアルミニウム合金膜をそれぞれ示し
た図である。
献に記載された３種類の配線の形成方法によって半導体
基板上に形成されたアルミニウム合金膜をそれぞれ示し
た図である。
【０００５】まず、シリコン基板１上に形成した絶縁膜
２に拡散層領域１１に到達するビアホール１２を形成
し、ビアホール１２にチタン４および窒化チタン５をス
パッタリング法で形成した後、気相成長法によりタング
ステン６（図３（ｃ）ではタングステン膜６ａ）を成長
させる。この段階までは図３（ａ）、（ｂ）、（ｃ）に
示す方法は共通している。なお、チタン４はコンタクト
抵抗あるいはスルーホール抵抗を低くするために、窒化
チタン５はタングステン６との密着を良好にするために
それぞれ形成されるものである。
２に拡散層領域１１に到達するビアホール１２を形成
し、ビアホール１２にチタン４および窒化チタン５をス
パッタリング法で形成した後、気相成長法によりタング
ステン６（図３（ｃ）ではタングステン膜６ａ）を成長
させる。この段階までは図３（ａ）、（ｂ）、（ｃ）に
示す方法は共通している。なお、チタン４はコンタクト
抵抗あるいはスルーホール抵抗を低くするために、窒化
チタン５はタングステン６との密着を良好にするために
それぞれ形成されるものである。
【０００６】次に、図３（ａ）および（ｂ）に示す方法
では、ビアホール１２内に形成されたタングステン以外
はドライエッチングにより除去するが、この際、図３
（ａ）の方法ではビアホール１２の外に形成されたチタ
ン４および窒化チタン５も除去し、図３（ｂ）の方法で
はビアホール１２の外に形成されたチタン４および窒化
チタン５をそのまま残してタングステンのみ除去する。
では、ビアホール１２内に形成されたタングステン以外
はドライエッチングにより除去するが、この際、図３
（ａ）の方法ではビアホール１２の外に形成されたチタ
ン４および窒化チタン５も除去し、図３（ｂ）の方法で
はビアホール１２の外に形成されたチタン４および窒化
チタン５をそのまま残してタングステンのみ除去する。
【０００７】図３（ａ）のようにビアホール１２の外に
形成されたチタン４および窒化チタン５をドライエッチ
ングで除去する場合は、タングステン除去のためのドラ
イエッチング条件とチタンおよび窒化チタン除去のため
のドライエッチング条件とが異なるためドライエッチン
グプロセスが複雑になる。また、配線の信頼性を向上さ
せるために、配線として用いるアルミニウム合金膜８を
形成する前に窒化チタン等の高融点金属膜７を形成する
必要があるので製造工程が増える。そのため、図３
（ｂ）の方法のようにチタン４および窒化チタン５は除
去せずに後に配線として用いる方が工程数が少なくてす
む。
形成されたチタン４および窒化チタン５をドライエッチ
ングで除去する場合は、タングステン除去のためのドラ
イエッチング条件とチタンおよび窒化チタン除去のため
のドライエッチング条件とが異なるためドライエッチン
グプロセスが複雑になる。また、配線の信頼性を向上さ
せるために、配線として用いるアルミニウム合金膜８を
形成する前に窒化チタン等の高融点金属膜７を形成する
必要があるので製造工程が増える。そのため、図３
（ｂ）の方法のようにチタン４および窒化チタン５は除
去せずに後に配線として用いる方が工程数が少なくてす
む。
【０００８】一方、図３（ｃ）では、ビアホール１２内
外に形成されたタングステン膜６ａを除去せずにそのま
まアルミニウム合金膜８を形成しタングステン膜６ａも
配線として用いる方法を示している。この場合は配線が
厚くなることを防ぐためにタングステン膜６ａの膜厚を
厚くすることはできず、ビアホール１２を完全に埋め込
む構造とはならないが、タングステン除去の工程がない
ため工程数が少なくてすむ。
外に形成されたタングステン膜６ａを除去せずにそのま
まアルミニウム合金膜８を形成しタングステン膜６ａも
配線として用いる方法を示している。この場合は配線が
厚くなることを防ぐためにタングステン膜６ａの膜厚を
厚くすることはできず、ビアホール１２を完全に埋め込
む構造とはならないが、タングステン除去の工程がない
ため工程数が少なくてすむ。
【０００９】このように、ビアホールにタングステンを
形成した後にアルミニウム合金膜を形成する方法では、
工程数の点で図３（ｂ）および（ｃ）が好ましいと考え
られる。
形成した後にアルミニウム合金膜を形成する方法では、
工程数の点で図３（ｂ）および（ｃ）が好ましいと考え
られる。
【００１０】
【発明が解決しようとする課題】しかしながら、図３
（ｂ）および（ｃ）で示した配線方法でアルミニウム合
金膜を形成した場合に以下のような問題が生じる。
（ｂ）および（ｃ）で示した配線方法でアルミニウム合
金膜を形成した場合に以下のような問題が生じる。
【００１１】図３（ｂ）の場合は、配線として用いるア
ルミニウム合金膜を形成する下地は、ビアホール１２上
ではタングステン６であり、絶縁膜２上では窒化チタン
５であるため、異なる下地に形成されるアルミニウム合
金膜８の粒径に違いの出ることが予想される。
ルミニウム合金膜を形成する下地は、ビアホール１２上
ではタングステン６であり、絶縁膜２上では窒化チタン
５であるため、異なる下地に形成されるアルミニウム合
金膜８の粒径に違いの出ることが予想される。
【００１２】一方、図３（ｂ）および（ｃ）では共に、
タングステン６上に直接アルミニウム合金膜８を形成す
ることになるので、電流はタングステンとアルミニウム
合金という異なる物質界面を流れることになる。
タングステン６上に直接アルミニウム合金膜８を形成す
ることになるので、電流はタングステンとアルミニウム
合金という異なる物質界面を流れることになる。
【００１３】以上のようなアルミニウム合金膜の粒径の
違いや、タングステンとアルミニウム合金というような
物質の違いは電流を流した場合にエレクトロマイグレー
ションによる原子の移動の不均一を引き起こす原因とな
り、配線の断線や短絡といった導通不良に至る可能性が
ある。
違いや、タングステンとアルミニウム合金というような
物質の違いは電流を流した場合にエレクトロマイグレー
ションによる原子の移動の不均一を引き起こす原因とな
り、配線の断線や短絡といった導通不良に至る可能性が
ある。
【００１４】なお、配線の信頼性を向上させるための技
術として、高融点金属上に形成するアルミニウムの粒径
を均一化する方法（特開平２−５５２１号公報参照）や
半導体基板とＡｌ・Ｓｉ配線との間にＴｉ・ＷとＡｌ・
Ｓｉとの合金層を形成する方法（特開平１−２７２１３
８号公報参照）が開示されているが、これらはいずれも
タングステンを有するビアホールおよびビアホール上部
に形成されるアルミニウム合金膜に対する問題点を解決
するものではない。また、タングステンを埋め込んだビ
アホールの信頼性向上に関しては、ビアホール内のタン
グステンとアルミニウムとの反応を抑制するために両者
の間に高融点金属あるいはその化合物を形成する方法
（特開平３−２５５６２３号公報参照）が開示されてい
るが、この公知例ではビアホール内の金属はタングステ
ンのみであり、ビアホール内での電気特性が劣化すると
いう問題が生ずる。
術として、高融点金属上に形成するアルミニウムの粒径
を均一化する方法（特開平２−５５２１号公報参照）や
半導体基板とＡｌ・Ｓｉ配線との間にＴｉ・ＷとＡｌ・
Ｓｉとの合金層を形成する方法（特開平１−２７２１３
８号公報参照）が開示されているが、これらはいずれも
タングステンを有するビアホールおよびビアホール上部
に形成されるアルミニウム合金膜に対する問題点を解決
するものではない。また、タングステンを埋め込んだビ
アホールの信頼性向上に関しては、ビアホール内のタン
グステンとアルミニウムとの反応を抑制するために両者
の間に高融点金属あるいはその化合物を形成する方法
（特開平３−２５５６２３号公報参照）が開示されてい
るが、この公知例ではビアホール内の金属はタングステ
ンのみであり、ビアホール内での電気特性が劣化すると
いう問題が生ずる。
【００１５】本発明は上記の問題点にかんがみてなされ
たものであり、その目的は、ビアホールをタングステン
で埋め込み、またはビアホール内と絶縁膜上とにタング
ステン膜を形成した後アルミニウム合金配線と電気的に
接続する半導体装置において、ビアホールおよび配線部
分でのエレクトロマイグレーション耐性を向上させた半
導体装置およびその製造方法を提供することである。
たものであり、その目的は、ビアホールをタングステン
で埋め込み、またはビアホール内と絶縁膜上とにタング
ステン膜を形成した後アルミニウム合金配線と電気的に
接続する半導体装置において、ビアホールおよび配線部
分でのエレクトロマイグレーション耐性を向上させた半
導体装置およびその製造方法を提供することである。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に本発明においては、第１の解決手段として、半導体装
置を、半導体基板上に形成された絶縁膜と、前記絶縁膜
に設けられたビアホールと、前記ビアホール内および前
記絶縁膜上に形成されたチタン膜と、前記チタン膜上に
形成されたチタン合金膜と、前記ビアホール内の前記チ
タン合金膜上に前記ビアホールの上端まで埋め込まれた
タングステンと、前記絶縁膜上のチタン合金膜と前記タ
ングステンとを覆うように形成されたチタンとアルミニ
ウムとの合金膜と、前記チタンとアルミニウムとの合金
膜の上に形成されたアルミニウム合金膜から成る配線と
を有するように構成した。
に本発明においては、第１の解決手段として、半導体装
置を、半導体基板上に形成された絶縁膜と、前記絶縁膜
に設けられたビアホールと、前記ビアホール内および前
記絶縁膜上に形成されたチタン膜と、前記チタン膜上に
形成されたチタン合金膜と、前記ビアホール内の前記チ
タン合金膜上に前記ビアホールの上端まで埋め込まれた
タングステンと、前記絶縁膜上のチタン合金膜と前記タ
ングステンとを覆うように形成されたチタンとアルミニ
ウムとの合金膜と、前記チタンとアルミニウムとの合金
膜の上に形成されたアルミニウム合金膜から成る配線と
を有するように構成した。
【００１７】また、上記半導体装置を製造する方法にお
いて、半導体基板上に形成した絶縁膜に拡散層領域また
は下層配線に到達するビアホールを形成する工程と、前
記ビアホール内および前記絶縁膜上に第１のチタン膜を
形成する工程と、前記第１のチタン膜上にチタン合金膜
を形成する工程と、前記チタン合金膜上に気相成長法に
よりタングステンを形成する工程と、前記ビアホール内
に成長した前記タングステン以外は除去し前記ビアホー
ル内にのみタングステンを残す工程と、前記絶縁膜上の
チタン合金および前記ビアホール上部のタングステン表
面に第２のチタン膜を形成する工程と、前記第２のチタ
ン膜の上にアルミニウム合金膜を形成する工程と、熱処
理により前記第２のチタン膜と前記アルミニウム合金膜
を反応させチタンとアルミニウムとの合金層を形成する
工程とを有するようにした。
いて、半導体基板上に形成した絶縁膜に拡散層領域また
は下層配線に到達するビアホールを形成する工程と、前
記ビアホール内および前記絶縁膜上に第１のチタン膜を
形成する工程と、前記第１のチタン膜上にチタン合金膜
を形成する工程と、前記チタン合金膜上に気相成長法に
よりタングステンを形成する工程と、前記ビアホール内
に成長した前記タングステン以外は除去し前記ビアホー
ル内にのみタングステンを残す工程と、前記絶縁膜上の
チタン合金および前記ビアホール上部のタングステン表
面に第２のチタン膜を形成する工程と、前記第２のチタ
ン膜の上にアルミニウム合金膜を形成する工程と、熱処
理により前記第２のチタン膜と前記アルミニウム合金膜
を反応させチタンとアルミニウムとの合金層を形成する
工程とを有するようにした。
【００１８】さらに、第２の解決手段として、半導体装
置を、半導体基板上に形成された絶縁膜と、前記絶縁膜
に設けられたビアホールと、前記ビアホール内および前
記絶縁膜上に形成されたチタン膜と、前記チタン膜上に
形成されたチタン合金膜と、前記チタン合金膜上に形成
されたタングステン膜と、前記タングステン膜の上に形
成されたチタンとアルミニウムとの合金膜と、前記チタ
ンとアルミニウムとの合金膜の上に形成されたアルミニ
ウム合金膜から成る配線とを有するように構成した。
置を、半導体基板上に形成された絶縁膜と、前記絶縁膜
に設けられたビアホールと、前記ビアホール内および前
記絶縁膜上に形成されたチタン膜と、前記チタン膜上に
形成されたチタン合金膜と、前記チタン合金膜上に形成
されたタングステン膜と、前記タングステン膜の上に形
成されたチタンとアルミニウムとの合金膜と、前記チタ
ンとアルミニウムとの合金膜の上に形成されたアルミニ
ウム合金膜から成る配線とを有するように構成した。
【００１９】また、上記第２の解決手段による半導体装
置の製造方法において、半導体基板上に形成した絶縁膜
に拡散層領域または下層配線に到達するビアホールを形
成する工程と、前記ビアホール内および前記絶縁膜上に
第１のチタン膜を形成する工程と、前記第１のチタン膜
上にチタン合金膜を形成する工程と、前記チタン合金膜
上に気相成長法によりタングステン膜を形成する工程
と、前記タングステン膜上に表面に第２のチタン膜を形
成する工程と、前記第２のチタン膜の上にアルミニウム
合金膜を形成する工程と、熱処理により前記第２のチタ
ン膜と前記アルミニウム合金膜を反応させチタンとアル
ミニウムとの合金層を形成する工程とを有するようにし
た。
置の製造方法において、半導体基板上に形成した絶縁膜
に拡散層領域または下層配線に到達するビアホールを形
成する工程と、前記ビアホール内および前記絶縁膜上に
第１のチタン膜を形成する工程と、前記第１のチタン膜
上にチタン合金膜を形成する工程と、前記チタン合金膜
上に気相成長法によりタングステン膜を形成する工程
と、前記タングステン膜上に表面に第２のチタン膜を形
成する工程と、前記第２のチタン膜の上にアルミニウム
合金膜を形成する工程と、熱処理により前記第２のチタ
ン膜と前記アルミニウム合金膜を反応させチタンとアル
ミニウムとの合金層を形成する工程とを有するようにし
た。
【００２０】
【作用】配線のためのアルミニウム合金膜を形成する前
にチタン膜を形成することによってアルミニウム合金膜
は同一の下地上に形成されることになる。また前記チタ
ン膜の上にアルミニウム合金膜を形成することによりそ
の後の製造工程で実施される熱処理によりチタンとアル
ミニウム合金膜の反応（Ｔｉ＋３Ａｌ→ＴｉＡｌ3 ）に
より合金層が形成される。
にチタン膜を形成することによってアルミニウム合金膜
は同一の下地上に形成されることになる。また前記チタ
ン膜の上にアルミニウム合金膜を形成することによりそ
の後の製造工程で実施される熱処理によりチタンとアル
ミニウム合金膜の反応（Ｔｉ＋３Ａｌ→ＴｉＡｌ3 ）に
より合金層が形成される。
【００２１】
【実施例】以下、本発明による実施例について図面を参
照して説明する。
照して説明する。
【００２２】図１（ａ）、（ｂ）および（ｃ）は本発明
の第１の実施例による半導体装置の製造方法の工程を示
す断面図である。
の第１の実施例による半導体装置の製造方法の工程を示
す断面図である。
【００２３】図１（ａ）に示すように、シリコン基板１
上にある絶縁膜２に拡散領域１１に到達する直径０．５
μｍ程度のビアホール３を形成する。その後スパッタリ
ング法により第１のチタン膜４を３００〜６００Åの厚
さで、続いて窒化チタン膜５を１０００〜１５００Åの
厚さでビアホール３内部および絶縁膜２上に形成する。
なお、この場合窒化チタンに代えてチタンタングステン
（Ｔｉ・Ｗ）等の他のチタン合金を用いてもよい。続い
て気相成長法により六弗化タングステン５０〜１００ｓ
ｃｃｍと水素３０００ｓｃｃｍ〜５０００ｓｃｃｍ、基
板温度４００〜４５０℃の条件でタングステン６を窒化
チタン膜５上に形成する。
上にある絶縁膜２に拡散領域１１に到達する直径０．５
μｍ程度のビアホール３を形成する。その後スパッタリ
ング法により第１のチタン膜４を３００〜６００Åの厚
さで、続いて窒化チタン膜５を１０００〜１５００Åの
厚さでビアホール３内部および絶縁膜２上に形成する。
なお、この場合窒化チタンに代えてチタンタングステン
（Ｔｉ・Ｗ）等の他のチタン合金を用いてもよい。続い
て気相成長法により六弗化タングステン５０〜１００ｓ
ｃｃｍと水素３０００ｓｃｃｍ〜５０００ｓｃｃｍ、基
板温度４００〜４５０℃の条件でタングステン６を窒化
チタン膜５上に形成する。
【００２４】次に図１（ｂ）に示すように、ビアホール
３内に形成したタングステン６は残し、それ以外の絶縁
膜２上に形成されたタングステン６はドライエッチング
法により除去する。
３内に形成したタングステン６は残し、それ以外の絶縁
膜２上に形成されたタングステン６はドライエッチング
法により除去する。
【００２５】続いて図１（ｃ）に示すようにスパッタリ
ング法により第２のチタン膜７を２００〜１０００Åの
厚さで形成した後、その上にアルミシリコン（Ａｌ・Ｓ
ｉ）、アルミシリコンカッパー等のアルミニウム合金膜
８をスパッタリング法により形成する。その後すでに形
成したチタン膜４、窒化チタン膜５、第２のチタン膜７
およびアルミニウム合金膜８をパターニングして配線を
形成した後、４００〜４５０℃の水素雰囲気中で熱処理
を行う。この熱処理はデバイス特性を向上させるための
ものである。この結果、アルミニウム合金膜８はビアホ
ール３上も絶縁膜２上も共に同様な粒径となる。また上
記熱処理により第２のチタン膜７とアルミニウム合金膜
８は反応しチタンとアルミニウムとの合金層９（Ｔｉ＋
３Ａｌ→ＴｉＡｌ3 ）が形成される。
ング法により第２のチタン膜７を２００〜１０００Åの
厚さで形成した後、その上にアルミシリコン（Ａｌ・Ｓ
ｉ）、アルミシリコンカッパー等のアルミニウム合金膜
８をスパッタリング法により形成する。その後すでに形
成したチタン膜４、窒化チタン膜５、第２のチタン膜７
およびアルミニウム合金膜８をパターニングして配線を
形成した後、４００〜４５０℃の水素雰囲気中で熱処理
を行う。この熱処理はデバイス特性を向上させるための
ものである。この結果、アルミニウム合金膜８はビアホ
ール３上も絶縁膜２上も共に同様な粒径となる。また上
記熱処理により第２のチタン膜７とアルミニウム合金膜
８は反応しチタンとアルミニウムとの合金層９（Ｔｉ＋
３Ａｌ→ＴｉＡｌ3 ）が形成される。
【００２６】図２（ａ）および（ｂ）は本発明の第２の
実施例による半導体装置の製造方法の工程を示す断面図
である。
実施例による半導体装置の製造方法の工程を示す断面図
である。
【００２７】第１の実施例と同様にシリコン基板１上に
ある絶縁膜２に拡散領域１１に到達する直径０．５μｍ
程度のビアホール３を形成し、その後スパッタリング法
によりチタン膜４を３００〜６００Åの厚さで、続いて
窒化チタン膜５を１０００〜１５００Åの厚さでビアホ
ール３内部および絶縁膜２上に形成する。なお、この場
合窒化チタンに代えてチタンタングステン（Ｔｉ・Ｗ）
等の他のチタン合金を用いてもよい。続いて気相成長法
により六弗化タングステン５０〜１００ｓｃｃｍと水素
３０００ｓｃｃｍ〜５０００ｓｃｃｍ、基板温度４００
〜４５０℃の条件でタングステン膜６ａを窒化チタン膜
５上に形成するが、図２（ａ）に示すように、第２の実
施例ではタングステン６ａを配線に用いるため厚くする
ことはできず、１０００Å程度以下で形成するので直径
０．５μｍ程度のビアホール３はタングステンで完全に
は埋め込まれない。
ある絶縁膜２に拡散領域１１に到達する直径０．５μｍ
程度のビアホール３を形成し、その後スパッタリング法
によりチタン膜４を３００〜６００Åの厚さで、続いて
窒化チタン膜５を１０００〜１５００Åの厚さでビアホ
ール３内部および絶縁膜２上に形成する。なお、この場
合窒化チタンに代えてチタンタングステン（Ｔｉ・Ｗ）
等の他のチタン合金を用いてもよい。続いて気相成長法
により六弗化タングステン５０〜１００ｓｃｃｍと水素
３０００ｓｃｃｍ〜５０００ｓｃｃｍ、基板温度４００
〜４５０℃の条件でタングステン膜６ａを窒化チタン膜
５上に形成するが、図２（ａ）に示すように、第２の実
施例ではタングステン６ａを配線に用いるため厚くする
ことはできず、１０００Å程度以下で形成するので直径
０．５μｍ程度のビアホール３はタングステンで完全に
は埋め込まれない。
【００２８】その後図２（ｂ）に示すように、スパッタ
リング法により第２のチタン膜７を形成して、その上に
アルミシリコン（Ａｌ・Ｓｉ）、アルミシルコンカッパ
ー等のアルミニウム合金膜８を形成する。続いて、チタ
ン膜４、窒化チタン膜５、第２のチタン膜７、アルミニ
ウム合金膜８をパターニングして配線を形成した後、４
００〜４５０℃の水素雰囲気中で熱処理を行う。この熱
処理により第２のチタン膜７とアルミニウム合金膜８は
反応し、チタンとアルミニウムとの合金層９（Ｔｉ＋３
Ａｌ→ＴｉＡｌ3 ）が形成される。
リング法により第２のチタン膜７を形成して、その上に
アルミシリコン（Ａｌ・Ｓｉ）、アルミシルコンカッパ
ー等のアルミニウム合金膜８を形成する。続いて、チタ
ン膜４、窒化チタン膜５、第２のチタン膜７、アルミニ
ウム合金膜８をパターニングして配線を形成した後、４
００〜４５０℃の水素雰囲気中で熱処理を行う。この熱
処理により第２のチタン膜７とアルミニウム合金膜８は
反応し、チタンとアルミニウムとの合金層９（Ｔｉ＋３
Ａｌ→ＴｉＡｌ3 ）が形成される。
【００２９】なお、上記実施例では、半導体基板上に形
成した絶縁膜に形成されたビアホールにアルミニウム合
金配線を行う場合について記載したが、これは、半導体
基板上に多層配線をおこなう場合の層間絶縁膜に形成さ
れたビアホールに下層アルミニウム合金配線と接続する
ための上層アルミニウム合金配線を行う場合も同様であ
る。
成した絶縁膜に形成されたビアホールにアルミニウム合
金配線を行う場合について記載したが、これは、半導体
基板上に多層配線をおこなう場合の層間絶縁膜に形成さ
れたビアホールに下層アルミニウム合金配線と接続する
ための上層アルミニウム合金配線を行う場合も同様であ
る。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
ビアホールをタングステンで埋め込み、またはビアホー
ル内と絶縁膜上にタングステンを形成した後アルミニウ
ム合金配線と電気的に接続する半導体装置において、チ
タンを全面に形成した後アルミニウム合金膜を形成する
ので、ビアホールのみをタングステンで埋め込む場合
に、アルミニウム合金膜の粒径がビアホール上と絶縁膜
上とで異なることを避けることができる。またアルミニ
ウム合金膜を形成する前にチタンを形成し、その後アル
ミニウム合金膜を形成して熱処理を行うことによってア
ルミニウム合金膜の下層部にチタンとアルミニウムとの
合金層が形成されるので、タングステンとアルミニウム
合金の界面での金属原子の移動速度の変化を緩和するこ
とができる。従って、アルミニウム合金膜中での粒径の
変化および物質の違いによりアルミニウム原子の流れが
不均一となることを抑えることができるので、タングス
テンとアルミニウムを用いたビアホールおよび配線部分
でのエレクトロマイグレーション耐性を向上させること
ができる。
ビアホールをタングステンで埋め込み、またはビアホー
ル内と絶縁膜上にタングステンを形成した後アルミニウ
ム合金配線と電気的に接続する半導体装置において、チ
タンを全面に形成した後アルミニウム合金膜を形成する
ので、ビアホールのみをタングステンで埋め込む場合
に、アルミニウム合金膜の粒径がビアホール上と絶縁膜
上とで異なることを避けることができる。またアルミニ
ウム合金膜を形成する前にチタンを形成し、その後アル
ミニウム合金膜を形成して熱処理を行うことによってア
ルミニウム合金膜の下層部にチタンとアルミニウムとの
合金層が形成されるので、タングステンとアルミニウム
合金の界面での金属原子の移動速度の変化を緩和するこ
とができる。従って、アルミニウム合金膜中での粒径の
変化および物質の違いによりアルミニウム原子の流れが
不均一となることを抑えることができるので、タングス
テンとアルミニウムを用いたビアホールおよび配線部分
でのエレクトロマイグレーション耐性を向上させること
ができる。
【図１】（ａ）、（ｂ）および（ｃ）は本発明の第１の
実施例による半導体装置の製造方法の工程を示す断面図
である。
実施例による半導体装置の製造方法の工程を示す断面図
である。
【図２】（ａ）および（ｂ）は本発明の第２の実施例に
よる半導体装置の製造方法の工程を示す断面図である。
よる半導体装置の製造方法の工程を示す断面図である。
【図３】（ａ）、（ｂ）および（ｃ）は従来例による３
種類の配線の形成方法によって半導体基板上に形成され
たアルミニウム合金膜をそれぞれ示した図である。
種類の配線の形成方法によって半導体基板上に形成され
たアルミニウム合金膜をそれぞれ示した図である。
１ シリコン基板 ２ 絶縁膜 ３ ビアホール ４ チタン ５ 窒化チタン ６ タングステン ６ａ タングステン膜 ７ 第２のチタン膜 ８ アルミニウム合金膜 ９ チタンとアルミニウムの合金層
Claims (4)
- 【請求項１】 半導体基板上に形成された絶縁膜と、前
記絶縁膜に設けられたビアホールと、前記ビアホール内
および前記絶縁膜上に形成されたチタン膜と、前記チタ
ン膜上に形成されたチタン合金膜と、前記ビアホール内
の前記チタン合金膜上に前記ビアホールの上端まで埋め
込まれたタングステンと、前記絶縁膜上のチタン合金膜
と前記タングステンとを覆うように形成されたチタンと
アルミニウムとの合金膜と、前記チタンとアルミニウム
との合金膜の上に形成されたアルミニウム合金膜から成
る配線とを有する半導体装置。 - 【請求項２】 半導体基板上に形成された絶縁膜と、前
記絶縁膜に設けられたビアホールと、前記ビアホール内
および前記絶縁膜上に形成されたチタン膜と、前記チタ
ン膜上に形成されたチタン合金膜と、前記チタン合金膜
上に形成されたタングステン膜と、前記タングステン膜
の上に形成されたチタンとアルミニウムとの合金膜と、
前記チタンとアルミニウムとの合金膜の上に形成された
アルミニウム合金膜とから成る配線とを有する半導体装
置。 - 【請求項３】 半導体基板上に形成した絶縁膜に拡散層
領域または下層配線に到達するビアホールを形成する工
程と、前記ビアホール内および前記絶縁膜上に第１のチ
タン膜を形成する工程と、前記第１のチタン膜上にチタ
ン合金膜を形成する工程と、前記チタン合金膜上に気相
成長法によりタングステンを形成する工程と、前記ビア
ホール内に成長した前記タングステン以外は除去し前記
ビアホール内にのみタングステンを残す工程と、前記絶
縁膜上のチタン合金および前記ビアホール上部のタング
ステン表面に第２のチタン膜を形成する工程と、前記第
２のチタン膜の上にアルミニウム合金膜を形成する工程
と、熱処理により前記第２のチタン膜と前記アルミニウ
ム合金膜を反応させチタンとアルミニウムとの合金層を
形成する工程とを有する半導体装置の製造方法。 - 【請求項４】 半導体基板上に形成した絶縁膜に拡散層
領域または下層配線に到達するビアホールを形成する工
程と、前記ビアホール内および前記絶縁膜上に第１のチ
タン膜を形成する工程と、前記第１のチタン膜上にチタ
ン合金膜を形成する工程と、前記チタン合金膜上に気相
成長法によりタングステン膜を形成する工程と、前記タ
ングステン膜上に表面に第２のチタン膜を形成する工程
と、前記第２のチタン膜の上にアルミニウム合金膜を形
成する工程と、熱処理により前記第２のチタン膜と前記
アルミニウム合金膜を反応させチタンとアルミニウムと
の合金層を形成する工程とを有する半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5325882A JP2564786B2 (ja) | 1993-11-30 | 1993-11-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5325882A JP2564786B2 (ja) | 1993-11-30 | 1993-11-30 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07153841A JPH07153841A (ja) | 1995-06-16 |
| JP2564786B2 true JP2564786B2 (ja) | 1996-12-18 |
Family
ID=18181665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5325882A Expired - Fee Related JP2564786B2 (ja) | 1993-11-30 | 1993-11-30 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564786B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2004280559A1 (en) * | 2003-09-19 | 2005-04-21 | Sri International | Methods and apparatuses for producing metallic compositions via reduction of metal halides |
| US8471390B2 (en) | 2006-05-12 | 2013-06-25 | Vishay-Siliconix | Power MOSFET contact metallization |
| US9306056B2 (en) | 2009-10-30 | 2016-04-05 | Vishay-Siliconix | Semiconductor device with trench-like feed-throughs |
-
1993
- 1993-11-30 JP JP5325882A patent/JP2564786B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07153841A (ja) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100215846B1 (ko) | 반도체장치의 배선형성방법 | |
| JP2001516153A (ja) | Ｃｖｄバリア層を有するボーダーレスバイア | |
| US7186642B2 (en) | Low temperature nitride used as Cu barrier layer | |
| JPH08148560A (ja) | 半導体装置の配線構造及びその製造方法 | |
| JPH0936230A (ja) | 半導体装置の製造方法 | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| US6331482B1 (en) | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JP2564786B2 (ja) | 半導体装置およびその製造方法 | |
| US6713384B1 (en) | Contact integration method | |
| JP2004525504A (ja) | 低誘電率技術における銅のバイア | |
| KR100924556B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100221656B1 (ko) | 배선 형성 방법 | |
| JP2002064139A (ja) | 半導体装置の製造方法 | |
| JPH06204218A (ja) | 半導体装置の製造方法 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JPH0888224A (ja) | 半導体装置およびその製造方法 | |
| JP2004289009A (ja) | 半導体装置の製造方法 | |
| JPH1154507A (ja) | 半導体装置の製造方法 | |
| JPH0621236A (ja) | 半導体装置およびその製造方法 | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| KR100247645B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| JPH08111455A (ja) | 配線形成方法 | |
| KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960805 |
|
| LAPS | Cancellation because of no payment of annual fees |