JPH0621236A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0621236A JPH0621236A JP17240092A JP17240092A JPH0621236A JP H0621236 A JPH0621236 A JP H0621236A JP 17240092 A JP17240092 A JP 17240092A JP 17240092 A JP17240092 A JP 17240092A JP H0621236 A JPH0621236 A JP H0621236A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- alloy film
- semiconductor device
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置およびその製造方法に
関するもので、高い信頼性を有する、接続孔における配
線を提供することを目的とする。 【構成】 下層膜であるＴｉ膜１７と、Ｓｉを不純物と
して含んだＡｌ合金膜１９とからなる配線構造におい
て、Ａｌ合金膜１９の下地にアモルファスＳｉ膜１８を
有することを特徴とする。 【効果】 配線形成後の熱処理工程において、ＡｌとＴ
ｉとＳｉの反応によりＡｌ−Ｔｉ−Ｓｉ化合物が生成さ
れ、Ｓｉが消費されても、アモルファスＳｉ膜とＡｌ合
金膜が反応することによりＳｉがＡｌ合金膜中に拡散す
るため、Ａｌ合金膜中のＳｉが消失することを防止する
ことができる。したがって、接合リークを引き起こすこ
となく、エレクトロマイグレーションやストレスマイグ
レーションによる、接続孔における配線の断線不良を防
止することが可能となる。
関するもので、高い信頼性を有する、接続孔における配
線を提供することを目的とする。 【構成】 下層膜であるＴｉ膜１７と、Ｓｉを不純物と
して含んだＡｌ合金膜１９とからなる配線構造におい
て、Ａｌ合金膜１９の下地にアモルファスＳｉ膜１８を
有することを特徴とする。 【効果】 配線形成後の熱処理工程において、ＡｌとＴ
ｉとＳｉの反応によりＡｌ−Ｔｉ−Ｓｉ化合物が生成さ
れ、Ｓｉが消費されても、アモルファスＳｉ膜とＡｌ合
金膜が反応することによりＳｉがＡｌ合金膜中に拡散す
るため、Ａｌ合金膜中のＳｉが消失することを防止する
ことができる。したがって、接合リークを引き起こすこ
となく、エレクトロマイグレーションやストレスマイグ
レーションによる、接続孔における配線の断線不良を防
止することが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、高信頼性を有する多層
配線を形成することができる、半導体装置の製造方法に
関するものである。
配線を形成することができる、半導体装置の製造方法に
関するものである。
【０００２】
【従来の技術】近年、半導体装置の微細化・高集積化に
伴い、配線の信頼性、すなわちエレクトロマイグレーシ
ョンやストレスマイグレーションが問題となっている。
配線材料としては、スパッタリング法を用いて堆積した
純アルミニウム（Ａｌ）、またはシリコン（Ｓｉ）、チ
タン（Ｔｉ）、銅（Ｃｕ）、Ｇｅ、Ｈｆ、Ｂ、Ｐｄ等を
含有したＡｌ合金が用いられている。従来、半導体装置
における多層配線を形成する方法として、図３に示すよ
うに、半導体基板１上に形成された絶縁膜２に接続孔３
を形成し、さらに配線４を形成するという方法が用いら
れている。しかし、半導体装置の微細化・高集積化に伴
い、接続孔の径に対する接続孔の深さの比（アスペクト
比）が高くなる。この結果、スパッタリング法により堆
積した配線は、接続孔において段差被覆性（ステップカ
バレジ）が低下するため初期の段階で断線に至ったり、
エレクトロマイグレーションやストレスマイグレーショ
ンにより断線を引き起こすという信頼性上の問題があっ
た。
伴い、配線の信頼性、すなわちエレクトロマイグレーシ
ョンやストレスマイグレーションが問題となっている。
配線材料としては、スパッタリング法を用いて堆積した
純アルミニウム（Ａｌ）、またはシリコン（Ｓｉ）、チ
タン（Ｔｉ）、銅（Ｃｕ）、Ｇｅ、Ｈｆ、Ｂ、Ｐｄ等を
含有したＡｌ合金が用いられている。従来、半導体装置
における多層配線を形成する方法として、図３に示すよ
うに、半導体基板１上に形成された絶縁膜２に接続孔３
を形成し、さらに配線４を形成するという方法が用いら
れている。しかし、半導体装置の微細化・高集積化に伴
い、接続孔の径に対する接続孔の深さの比（アスペクト
比）が高くなる。この結果、スパッタリング法により堆
積した配線は、接続孔において段差被覆性（ステップカ
バレジ）が低下するため初期の段階で断線に至ったり、
エレクトロマイグレーションやストレスマイグレーショ
ンにより断線を引き起こすという信頼性上の問題があっ
た。
【０００３】上記のような問題を解決する方法として、
図４に示すように、半導体基板５上に、接続孔７を有し
た絶縁膜６を形成し（図４a）、第１のＴｉ膜８、Ｔｉ
Ｎ膜９を形成し、さらにＡｌ−Ｓｉ−Ｃｕ合金膜１１の
ぬれ性を改善するために第２のＴｉ膜１０を堆積した
後、Ａｌ−Ｓｉ−Ｃｕ合金膜１１を基板温度500℃でス
パッタリング法により堆積し、Ａｌ−Ｓｉ−Ｃｕ合金膜
１１を流動させて接続孔７に埋め込むという方法がある
（図４b,ｃ）。例えば、アイ・イー・イー・イー・ヴィ
ー・エル・エス・アイ・マルチレベル・インターコネク
ション・コンファレンス(1991)第170頁から第176頁（IE
EE VLSI Multilevel Interconnection Conference (199
1) pp.170-176）参照。
図４に示すように、半導体基板５上に、接続孔７を有し
た絶縁膜６を形成し（図４a）、第１のＴｉ膜８、Ｔｉ
Ｎ膜９を形成し、さらにＡｌ−Ｓｉ−Ｃｕ合金膜１１の
ぬれ性を改善するために第２のＴｉ膜１０を堆積した
後、Ａｌ−Ｓｉ−Ｃｕ合金膜１１を基板温度500℃でス
パッタリング法により堆積し、Ａｌ−Ｓｉ−Ｃｕ合金膜
１１を流動させて接続孔７に埋め込むという方法がある
（図４b,ｃ）。例えば、アイ・イー・イー・イー・ヴィ
ー・エル・エス・アイ・マルチレベル・インターコネク
ション・コンファレンス(1991)第170頁から第176頁（IE
EE VLSI Multilevel Interconnection Conference (199
1) pp.170-176）参照。
【０００４】このような方法を用いれば、接続孔におけ
る配線のステップカバレジの低下を防止できるので、エ
レクトロマイグレーションやストレスマイグレーション
による断線不良を防止することができる。
る配線のステップカバレジの低下を防止できるので、エ
レクトロマイグレーションやストレスマイグレーション
による断線不良を防止することができる。
【０００５】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、Ａｌ−Ｓｉ−Ｃｕ膜堆積中あるいは配線
形成後の熱処理工程において、Ａｌ−Ｓｉ−Ｃｕ配線中
のＡｌ原子とＳｉ原子がＴｉ膜中に拡散して、Ａｌ−Ｔ
ｉ−Ｓｉ化合物を形成するために、Ａｌ−Ｓｉ−Ｃｕ配
線中のＳｉが消失してしまい、そのため半導体基板中の
ＳｉがＡｌ中に固溶し、コンタクトにおける接合リーク
を引き起こすという問題点があった。
うな構成では、Ａｌ−Ｓｉ−Ｃｕ膜堆積中あるいは配線
形成後の熱処理工程において、Ａｌ−Ｓｉ−Ｃｕ配線中
のＡｌ原子とＳｉ原子がＴｉ膜中に拡散して、Ａｌ−Ｔ
ｉ−Ｓｉ化合物を形成するために、Ａｌ−Ｓｉ−Ｃｕ配
線中のＳｉが消失してしまい、そのため半導体基板中の
ＳｉがＡｌ中に固溶し、コンタクトにおける接合リーク
を引き起こすという問題点があった。
【０００６】本発明は上記の問題点に鑑み、半導体装置
において、接合リークを引き起こすことなく、エレクト
ロマイグレーションやストレスマイグレーションによ
る、接続孔における配線の断線不良を防止することがで
きる半導体装置およびその製造方法を提供することを目
的とする。
において、接合リークを引き起こすことなく、エレクト
ロマイグレーションやストレスマイグレーションによ
る、接続孔における配線の断線不良を防止することがで
きる半導体装置およびその製造方法を提供することを目
的とする。
【０００７】
【課題を解決するための手段】本発明は上記問題点を解
決するため、下層膜であるＴｉ膜と、Ｓｉを不純物とし
て含んだＡｌ合金膜とからなる配線構造において、Ａｌ
合金膜の下地あるいは上部表面にアモルファスＳｉ膜を
有するという構成を備えたものである。
決するため、下層膜であるＴｉ膜と、Ｓｉを不純物とし
て含んだＡｌ合金膜とからなる配線構造において、Ａｌ
合金膜の下地あるいは上部表面にアモルファスＳｉ膜を
有するという構成を備えたものである。
【０００８】
【作用】本発明は上記した構成によって、配線形成後の
熱処理工程において、ＡｌとＴｉとＳｉの反応によりＡ
ｌ−Ｔｉ−Ｓｉ化合物が生成され、Ｓｉが消費されて
も、アモルファスＳｉ膜とＡｌ合金膜が反応することに
よりＳｉがＡｌ合金膜中に拡散するため、Ａｌ合金膜中
のＳｉが消失することを防止することができる。したが
って、接合リークを引き起こすことなく、エレクトロマ
イグレーションやストレスマイグレーションによる、接
続孔における配線の断線不良を防止することが可能とな
る。
熱処理工程において、ＡｌとＴｉとＳｉの反応によりＡ
ｌ−Ｔｉ−Ｓｉ化合物が生成され、Ｓｉが消費されて
も、アモルファスＳｉ膜とＡｌ合金膜が反応することに
よりＳｉがＡｌ合金膜中に拡散するため、Ａｌ合金膜中
のＳｉが消失することを防止することができる。したが
って、接合リークを引き起こすことなく、エレクトロマ
イグレーションやストレスマイグレーションによる、接
続孔における配線の断線不良を防止することが可能とな
る。
【０００９】
【実施例】（実施例１）本発明の実施例を図面を参照し
ながら説明する。
ながら説明する。
【００１０】図１は、本発明の第１の実施例における半
導体装置の製造方法の工程断面図を示すものである。
導体装置の製造方法の工程断面図を示すものである。
【００１１】半導体素子を形成した半導体基板１２上に
絶縁膜１３を形成し、接続孔１４を形成する（図１
ａ）。
絶縁膜１３を形成し、接続孔１４を形成する（図１
ａ）。
【００１２】次に、第１のＴｉ膜１５、ＴｉＮ膜１６、
第２のＴｉ膜１７、アモルファスＳｉ膜１８を堆積した
後、Ｓｉを1%、Ｃｕを0.5%含んだＡｌ−Ｓｉ−Ｃｕ合金
膜１９を堆積する。この場合、第１のＴｉ膜１５、Ｔｉ
Ｎ膜１６、第２のＴｉ膜１７、アモルファスＳｉ膜１８
は、スパッタ法を用いて堆積する。また、Ａｌ−Ｓｉ−
Ｃｕ合金膜１９は、基板温度500℃のスパッタ法により
堆積し、接続孔１４に流動させて埋め込む。この場合、
アモルファスＳｉ膜１８とＡｌ−Ｓｉ−Ｃｕ合金膜１９
が反応し、Ａｌ−Ｓｉ−Ｃｕ合金膜１９の下地に対する
ぬれ性が改善され、接続孔１４への埋め込みが容易にな
る（図１ｂ）。
第２のＴｉ膜１７、アモルファスＳｉ膜１８を堆積した
後、Ｓｉを1%、Ｃｕを0.5%含んだＡｌ−Ｓｉ−Ｃｕ合金
膜１９を堆積する。この場合、第１のＴｉ膜１５、Ｔｉ
Ｎ膜１６、第２のＴｉ膜１７、アモルファスＳｉ膜１８
は、スパッタ法を用いて堆積する。また、Ａｌ−Ｓｉ−
Ｃｕ合金膜１９は、基板温度500℃のスパッタ法により
堆積し、接続孔１４に流動させて埋め込む。この場合、
アモルファスＳｉ膜１８とＡｌ−Ｓｉ−Ｃｕ合金膜１９
が反応し、Ａｌ−Ｓｉ−Ｃｕ合金膜１９の下地に対する
ぬれ性が改善され、接続孔１４への埋め込みが容易にな
る（図１ｂ）。
【００１３】次に、リソグラフィー法とドライエッチン
グ法を用いて、第１のＴｉ膜１５、ＴｉＮ膜１６、第２
のＴｉ膜１７、アモルファスＳｉ膜１８、Ａｌ−Ｓｉ−
Ｃｕ合金膜１９からなる配線パターンを形成し、熱処理
を行う（図１ｃ）。
グ法を用いて、第１のＴｉ膜１５、ＴｉＮ膜１６、第２
のＴｉ膜１７、アモルファスＳｉ膜１８、Ａｌ−Ｓｉ−
Ｃｕ合金膜１９からなる配線パターンを形成し、熱処理
を行う（図１ｃ）。
【００１４】このような本実施例の方法を用いれば、配
線形成後の熱処理工程において、ＡｌとＴｉとＳｉの反
応によりＡｌ−Ｔｉ−Ｓｉ化合物が生成され、Ｓｉが消
費されても、アモルファスＳｉ膜１８とＡｌ−Ｓｉ−Ｃ
ｕ合金膜１９が反応することによりＳｉがＡｌ合金膜中
に拡散するため、Ａｌ−Ｓｉ−Ｃｕ合金膜１９中のＳｉ
が消失することを防止することができる。したがって、
接合リークを引き起こすことなく、エレクトロマイグレ
ーションやストレスマイグレーションによる、接続孔１
４における配線の断線不良を防止することが可能とな
る。
線形成後の熱処理工程において、ＡｌとＴｉとＳｉの反
応によりＡｌ−Ｔｉ−Ｓｉ化合物が生成され、Ｓｉが消
費されても、アモルファスＳｉ膜１８とＡｌ−Ｓｉ−Ｃ
ｕ合金膜１９が反応することによりＳｉがＡｌ合金膜中
に拡散するため、Ａｌ−Ｓｉ−Ｃｕ合金膜１９中のＳｉ
が消失することを防止することができる。したがって、
接合リークを引き起こすことなく、エレクトロマイグレ
ーションやストレスマイグレーションによる、接続孔１
４における配線の断線不良を防止することが可能とな
る。
【００１５】なお、Ａｌ−Ｓｉ−Ｃｕ合金膜１９の堆積
時の基板温度は500℃以下でもよい。また、Ａｌ−Ｓｉ
−Ｃｕ合金膜１９中のＳｉの含有量は１%より多くても
よい。
時の基板温度は500℃以下でもよい。また、Ａｌ−Ｓｉ
−Ｃｕ合金膜１９中のＳｉの含有量は１%より多くても
よい。
【００１６】（実施例２）以下、本発明の第２の実施例
について図面を用いて説明する。
について図面を用いて説明する。
【００１７】図２は、本発明の第２の実施例における半
導体装置の製造方法の工程断面図を示すものである。
導体装置の製造方法の工程断面図を示すものである。
【００１８】半導体素子を形成した半導体基板２０上に
絶縁膜２１を形成し、接続孔２２を形成する（図２
ａ）。
絶縁膜２１を形成し、接続孔２２を形成する（図２
ａ）。
【００１９】次に、第１のＴｉ膜２３、ＴｉＮ膜２４、
第２のＴｉ膜２５を堆積した後、Ｓｉを1%、Ｃｕを0.5%
含んだＡｌ−Ｓｉ−Ｃｕ合金膜２６、アモルファスＳｉ
膜２７を堆積する。この場合、第１のＴｉ膜２３、Ｔｉ
Ｎ膜２４、第２のＴｉ膜２５、アモルファスＳｉ膜２７
は、スパッタ法を用いて堆積する。また、Ａｌ−Ｓｉ−
Ｃｕ合金膜２６は、基板温度500℃のスパッタ法により
堆積し、接続孔２２に流動させて埋め込む（図２ｂ）。
第２のＴｉ膜２５を堆積した後、Ｓｉを1%、Ｃｕを0.5%
含んだＡｌ−Ｓｉ−Ｃｕ合金膜２６、アモルファスＳｉ
膜２７を堆積する。この場合、第１のＴｉ膜２３、Ｔｉ
Ｎ膜２４、第２のＴｉ膜２５、アモルファスＳｉ膜２７
は、スパッタ法を用いて堆積する。また、Ａｌ−Ｓｉ−
Ｃｕ合金膜２６は、基板温度500℃のスパッタ法により
堆積し、接続孔２２に流動させて埋め込む（図２ｂ）。
【００２０】次に、リソグラフィー法とドライエッチン
グ法を用いて、第１のＴｉ膜２３、ＴｉＮ膜２４、第２
のＴｉ膜２５、Ａｌ−Ｓｉ−Ｃｕ合金膜２６、アモルフ
ァスＳｉ膜２７からなる配線パターンを形成し、熱処理
を行う。この場合、アモルファスＳｉ膜２７は、リソグ
ラフィー工程において、反射防止膜として作用する（図
２ｃ）。
グ法を用いて、第１のＴｉ膜２３、ＴｉＮ膜２４、第２
のＴｉ膜２５、Ａｌ−Ｓｉ−Ｃｕ合金膜２６、アモルフ
ァスＳｉ膜２７からなる配線パターンを形成し、熱処理
を行う。この場合、アモルファスＳｉ膜２７は、リソグ
ラフィー工程において、反射防止膜として作用する（図
２ｃ）。
【００２１】このような本実施例の方法を用いれば、配
線形成後の熱処理工程において、ＡｌとＴｉとＳｉの反
応によりＡｌ−Ｔｉ−Ｓｉ化合物が生成され、Ｓｉが消
費されても、アモルファスＳｉ膜２７とＡｌ−Ｓｉ−Ｃ
ｕ合金膜２６が反応することによりＳｉがＡｌ−Ｓｉ−
Ｃｕ合金膜２６中に拡散するため、Ａｌ−Ｓｉ−Ｃｕ合
金膜２６中のＳｉが消失することを防止することができ
る。したがって、接合リークを引き起こすことなく、エ
レクトロマイグレーションやストレスマイグレーション
による、接続孔における配線の断線不良を防止すること
が可能となる。
線形成後の熱処理工程において、ＡｌとＴｉとＳｉの反
応によりＡｌ−Ｔｉ−Ｓｉ化合物が生成され、Ｓｉが消
費されても、アモルファスＳｉ膜２７とＡｌ−Ｓｉ−Ｃ
ｕ合金膜２６が反応することによりＳｉがＡｌ−Ｓｉ−
Ｃｕ合金膜２６中に拡散するため、Ａｌ−Ｓｉ−Ｃｕ合
金膜２６中のＳｉが消失することを防止することができ
る。したがって、接合リークを引き起こすことなく、エ
レクトロマイグレーションやストレスマイグレーション
による、接続孔における配線の断線不良を防止すること
が可能となる。
【００２２】なお、Ａｌ−Ｓｉ−Ｃｕ合金膜２６の堆積
時の基板温度は500℃以下でもよい。また、Ａｌ−Ｓｉ
−Ｃｕ合金膜２６中のＳｉの含有量は１%より多くても
よい。
時の基板温度は500℃以下でもよい。また、Ａｌ−Ｓｉ
−Ｃｕ合金膜２６中のＳｉの含有量は１%より多くても
よい。
【００２３】また、本実施例においては、１層配線の構
造を示したが、２層配線、または３層以上の多層配線構
造においても同様の効果がある。
造を示したが、２層配線、または３層以上の多層配線構
造においても同様の効果がある。
【００２４】
【発明の効果】以上のように本発明は、配線形成後の熱
処理工程において、ＡｌとＴｉとＳｉの反応によりＡｌ
−Ｔｉ−Ｓｉ化合物が生成され、Ｓｉが消費されても、
アモルファスＳｉ膜とＡｌ合金膜が反応することにより
ＳｉがＡｌ合金膜中に拡散するため、Ａｌ合金膜中のＳ
ｉが消失することを防止することができる。したがっ
て、接合リークを引き起こすことなく、エレクトロマイ
グレーションやストレスマイグレーションによる、接続
孔における配線の断線不良を防止することが可能とな
る。
処理工程において、ＡｌとＴｉとＳｉの反応によりＡｌ
−Ｔｉ−Ｓｉ化合物が生成され、Ｓｉが消費されても、
アモルファスＳｉ膜とＡｌ合金膜が反応することにより
ＳｉがＡｌ合金膜中に拡散するため、Ａｌ合金膜中のＳ
ｉが消失することを防止することができる。したがっ
て、接合リークを引き起こすことなく、エレクトロマイ
グレーションやストレスマイグレーションによる、接続
孔における配線の断線不良を防止することが可能とな
る。
【図１】本発明の第１の実施例における半導体装置の製
造方法の工程断面図
造方法の工程断面図
【図２】本発明の第２の実施例における半導体装置の製
造方法の工程断面図
造方法の工程断面図
【図３】従来方法の問題点を示す半導体装置の断面図
【図４】従来方法における半導体装置の製造方法の工程
断面図
断面図
１２ 半導体基板 １３ 絶縁膜 １４ 接続孔 １５ 第１のＴｉ膜 １６ ＴｉＮ膜 １７ 第２のＴｉ膜 １８ アモルファスＳｉ膜 １９ Ａｌ−Ｓｉ−Ｃｕ合金膜
Claims (4)
- 【請求項１】半導体基板上の絶縁膜上に形成された配線
を有する半導体装置において、前記配線が、シリコンを
不純物として含んだアルミニウム合金膜と、前記アルミ
ニウム合金膜の下地に形成されたアモルファスシリコン
膜と、前記アモルファスシリコン膜の下地に形成された
チタン膜とを有する半導体装置。 - 【請求項２】半導体基板上の絶縁膜上に形成された配線
を有する半導体装置において、前記配線が、シリコンを
不純物として含んだアルミニウム合金膜と、前記アルミ
ニウム合金膜の上部表面に形成されたアモルファスシリ
コン膜と、前記アルミニウム合金膜の下地に形成された
チタン膜とを有する半導体装置。 - 【請求項３】半導体基板上に絶縁膜を被着する工程と、
前記絶縁膜に接続孔を設ける工程と、前記接続孔および
前記絶縁膜上に、順次チタン膜、アモルファスシリコン
膜、シリコンを不純物として含んだアルミニウム合金膜
を有する積層配線を形成する工程とを備えた半導体装置
の製造方法。 - 【請求項４】半導体基板上に絶縁膜を被着する工程と、
前記絶縁膜に接続孔を設ける工程と、前記接続孔および
前記絶縁膜上に、下からチタン膜、シリコンを不純物と
して含んだアルミニウム合金膜、アモルファスシリコン
膜を有する積層配線を形成する工程とを備えた半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17240092A JPH0621236A (ja) | 1992-06-30 | 1992-06-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17240092A JPH0621236A (ja) | 1992-06-30 | 1992-06-30 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621236A true JPH0621236A (ja) | 1994-01-28 |
Family
ID=15941247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17240092A Pending JPH0621236A (ja) | 1992-06-30 | 1992-06-30 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621236A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786210A (ja) * | 1993-09-14 | 1995-03-31 | Nec Corp | 半導体装置の製造方法 |
| US7179577B2 (en) | 2001-03-02 | 2007-02-20 | Ricoh Company, Ltd. | Carrier for developer for developing electrostatic latent image, image forming method using same and image forming apparatus using same |
| JP2012146838A (ja) * | 2011-01-13 | 2012-08-02 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
| JP2015162620A (ja) * | 2014-02-28 | 2015-09-07 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
-
1992
- 1992-06-30 JP JP17240092A patent/JPH0621236A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786210A (ja) * | 1993-09-14 | 1995-03-31 | Nec Corp | 半導体装置の製造方法 |
| US7179577B2 (en) | 2001-03-02 | 2007-02-20 | Ricoh Company, Ltd. | Carrier for developer for developing electrostatic latent image, image forming method using same and image forming apparatus using same |
| JP2012146838A (ja) * | 2011-01-13 | 2012-08-02 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
| JP2015162620A (ja) * | 2014-02-28 | 2015-09-07 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2811131B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| US6143672A (en) | Method of reducing metal voidings in 0.25 μm AL interconnect | |
| JP2002075994A (ja) | 半導体装置及びその製造方法 | |
| JPH0917785A (ja) | 半導体装置のアルミニウム系金属配線 | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| US6331482B1 (en) | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization | |
| JP4558272B2 (ja) | 低誘電率技術における銅バイア用のクロム接着層 | |
| JP3133842B2 (ja) | 多層配線構造の製造方法 | |
| JPH0621236A (ja) | 半導体装置およびその製造方法 | |
| JP2004525504A (ja) | 低誘電率技術における銅のバイア | |
| JPS60115221A (ja) | 半導体装置の製造方法 | |
| KR100269928B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3277909B2 (ja) | 半導体装置及びその製造方法 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JP2564786B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| KR0139599B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| JPH11186390A (ja) | 半導体装置の製造方法 | |
| JPH05291410A (ja) | 半導体装置の製造方法 | |
| JPH06151429A (ja) | 半導体装置およびその製造方法 | |
| KR100204411B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| JPH0547764A (ja) | 半導体装置とその製造方法 | |
| JP2000236020A (ja) | 半導体装置及びその製造方法 | |
| JPH06342790A (ja) | 半導体装置の製造方法 |