JP3133842B2 - 多層配線構造の製造方法 - Google Patents
多層配線構造の製造方法Info
- Publication number
- JP3133842B2 JP3133842B2 JP28180292A JP28180292A JP3133842B2 JP 3133842 B2 JP3133842 B2 JP 3133842B2 JP 28180292 A JP28180292 A JP 28180292A JP 28180292 A JP28180292 A JP 28180292A JP 3133842 B2 JP3133842 B2 JP 3133842B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- plug
- alloy film
- metal wiring
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置において使用
する多層配線構造に関するもので、特にヴィア孔をプラ
グで埋め込み、かつヴィアを通ずる電流経路から異種金
属界面を排除することによって高い信頼性が得られる多
層配線構造を製造する方法に関するものである。
する多層配線構造に関するもので、特にヴィア孔をプラ
グで埋め込み、かつヴィアを通ずる電流経路から異種金
属界面を排除することによって高い信頼性が得られる多
層配線構造を製造する方法に関するものである。
【０００２】
【従来の技術】従来、デザインルール１μｍ程度以上の
ＬＳＩで使用されていた多層配線構造における金属配線
は、単層のアルミニウムまたはその合金膜を所要のパタ
ーンに加工することによって形成していた。また多層配
線構造において下層の金属配線と上層の金属配線とを接
続するには、下層金属配線を形成し、その上に層間絶縁
膜を形成し、この層間絶縁膜にヴィア孔を形成した後、
このヴィア孔内および層間絶縁膜の上に同時に金属膜を
堆積形成し、さらにこの金属膜を所要のパターンに加工
して上層金属配線を形成していた。
ＬＳＩで使用されていた多層配線構造における金属配線
は、単層のアルミニウムまたはその合金膜を所要のパタ
ーンに加工することによって形成していた。また多層配
線構造において下層の金属配線と上層の金属配線とを接
続するには、下層金属配線を形成し、その上に層間絶縁
膜を形成し、この層間絶縁膜にヴィア孔を形成した後、
このヴィア孔内および層間絶縁膜の上に同時に金属膜を
堆積形成し、さらにこの金属膜を所要のパターンに加工
して上層金属配線を形成していた。
【０００３】しかしながら、半導体装置の微細化が進
み、デザインルールが１μｍよりも小さい微細なＬＳＩ
においては、このような方法で形成した金属配線では特
にストレスマイグレーションによって信頼性が低下する
という問題が生じるようになった。このような問題を解
決するために、例えばK. Katto, S. Shimizu, Proceedi
ngs of ECS Symposia, Vol.89-6, p.26, 1989 （文献
１）には、アルミニウム合金膜と、TiW, TiN, MoSix な
どの高融点金属合金膜とをそれぞれ１層以上積層した金
属膜を加工して配線を形成する方法が提案されており、
またH. Yamamoto,S. Fujii, T. Kakiuchi, k. Yano and
T. Fujita, Technical Digest of International Elec
tron Device Meeting (Washington, D.C., December 6-
9), p.205,1987（文献２）にはアルミニウム合金膜を細
線に加工し、その上面および側面をＷなどの高融点金属
膜で被覆して金属配線を形成する方法が提案されてい
る。このような方法で形成された金属配線構造は高い信
頼性を持つことが知られており、デザインルール0.8 μ
ｍ程度以下のＬＳＩではこれらの技術の採用が必須のも
のとなると考えられている。
み、デザインルールが１μｍよりも小さい微細なＬＳＩ
においては、このような方法で形成した金属配線では特
にストレスマイグレーションによって信頼性が低下する
という問題が生じるようになった。このような問題を解
決するために、例えばK. Katto, S. Shimizu, Proceedi
ngs of ECS Symposia, Vol.89-6, p.26, 1989 （文献
１）には、アルミニウム合金膜と、TiW, TiN, MoSix な
どの高融点金属合金膜とをそれぞれ１層以上積層した金
属膜を加工して配線を形成する方法が提案されており、
またH. Yamamoto,S. Fujii, T. Kakiuchi, k. Yano and
T. Fujita, Technical Digest of International Elec
tron Device Meeting (Washington, D.C., December 6-
9), p.205,1987（文献２）にはアルミニウム合金膜を細
線に加工し、その上面および側面をＷなどの高融点金属
膜で被覆して金属配線を形成する方法が提案されてい
る。このような方法で形成された金属配線構造は高い信
頼性を持つことが知られており、デザインルール0.8 μ
ｍ程度以下のＬＳＩではこれらの技術の採用が必須のも
のとなると考えられている。
【０００４】また、デザインルール１μｍ以上のＬＳＩ
に採用されていた従来の方法では、ヴィアにおける接続
が良好に行われず、歩留りおよび信頼性が低下するとい
う問題があった。すなわち、上層金属配線を構成する金
属膜の堆積には段差被覆性に乏しいスパッタ法が採用さ
れることが通例であるため、ヴィア孔側壁に堆積される
金属膜が薄くなり、この部分で断線が生じ易くなるとい
う問題があった。
に採用されていた従来の方法では、ヴィアにおける接続
が良好に行われず、歩留りおよび信頼性が低下するとい
う問題があった。すなわち、上層金属配線を構成する金
属膜の堆積には段差被覆性に乏しいスパッタ法が採用さ
れることが通例であるため、ヴィア孔側壁に堆積される
金属膜が薄くなり、この部分で断線が生じ易くなるとい
う問題があった。
【０００５】これに対してヴィア孔を順テーパ形状とす
る方法や、上層金属配線となるアルミニウム合金膜堆積
時の基板温度を制御することによって段差被覆性を向上
させる方法などが、例えばS. R. Wilson et al, Procee
ding of the Seventh International IEEE VLSI Multi
level Interconnection Conference, p.42, 1990（文献
３）において提案されている。しかし、これらの技術は
デザインルール0.6 μｍ程度以下のＬＳＩへの適用は困
難である。
る方法や、上層金属配線となるアルミニウム合金膜堆積
時の基板温度を制御することによって段差被覆性を向上
させる方法などが、例えばS. R. Wilson et al, Procee
ding of the Seventh International IEEE VLSI Multi
level Interconnection Conference, p.42, 1990（文献
３）において提案されている。しかし、これらの技術は
デザインルール0.6 μｍ程度以下のＬＳＩへの適用は困
難である。
【０００６】このためデザインルール0.6 μｍ程度以下
のＬＳＩでは、ヴィア孔内にプラグを埋め込んで平坦化
した表面に金属薄膜を堆積し、これを上層金属配線に加
工する方法が主流になるものと考えられている。このよ
うなプラグ形成方法としては、上述した文献３におい
て、選択ＣＶＤによってヴィア孔内にのみＷを堆積する
方法が提案されており、またC. A. Bollinger et al, P
roceeding of the Seventh International IEEE VLSI M
ultilevel Interconnection Conference, p.21, 1990
（文献４）には、ヴィア孔内および層間絶縁膜上にTiW
等のバリアメタルとなる金属膜を堆積し、その上の全面
にＷ膜を堆積し、その後層間絶縁膜上のＷ膜を選択的に
除去する方法が提案されている。
のＬＳＩでは、ヴィア孔内にプラグを埋め込んで平坦化
した表面に金属薄膜を堆積し、これを上層金属配線に加
工する方法が主流になるものと考えられている。このよ
うなプラグ形成方法としては、上述した文献３におい
て、選択ＣＶＤによってヴィア孔内にのみＷを堆積する
方法が提案されており、またC. A. Bollinger et al, P
roceeding of the Seventh International IEEE VLSI M
ultilevel Interconnection Conference, p.21, 1990
（文献４）には、ヴィア孔内および層間絶縁膜上にTiW
等のバリアメタルとなる金属膜を堆積し、その上の全面
にＷ膜を堆積し、その後層間絶縁膜上のＷ膜を選択的に
除去する方法が提案されている。
【０００７】図１は従来からデザインルール0.6 μｍ程
度のＬＳＩに適用可能な多層配線構造として提案されて
いる従来例を示す断面図である。シリコン基板１の上に
下地絶縁膜２が堆積形成されている。下層金属配線３は
Al合金膜３−２と、その上に形成したTiW 膜３−３とが
積層された構造を持ち、上層金属配線７はAl合金膜７−
１と、TiW 膜７−２とが積層された構造を持っており、
何れもデザインルール0.6 μｍ程度のＬＳＩにおいて使
用可能な信頼性を有している。また、ヴィア孔５はＷプ
ラグ８で埋め込まれており、ヴィアの接続歩留りおよび
信頼性もやはり少なくともデザインルール0.6 μｍ程度
のＬＳＩにおいては使用可能なレベルにある。
度のＬＳＩに適用可能な多層配線構造として提案されて
いる従来例を示す断面図である。シリコン基板１の上に
下地絶縁膜２が堆積形成されている。下層金属配線３は
Al合金膜３−２と、その上に形成したTiW 膜３−３とが
積層された構造を持ち、上層金属配線７はAl合金膜７−
１と、TiW 膜７−２とが積層された構造を持っており、
何れもデザインルール0.6 μｍ程度のＬＳＩにおいて使
用可能な信頼性を有している。また、ヴィア孔５はＷプ
ラグ８で埋め込まれており、ヴィアの接続歩留りおよび
信頼性もやはり少なくともデザインルール0.6 μｍ程度
のＬＳＩにおいては使用可能なレベルにある。
【０００８】図２は図１に示した従来の多層配線構造を
製造する従来の方法の順次の工程における構成を示す断
面図である。先ず、図２Ａに示すように、シリコン基板
１の表面に下地絶縁膜２を形成し、さらにこの絶縁膜の
上に、例えばスパッタ法によってAl合金膜３−２を300
〜800 μｍの厚さに堆積し、続いて、例えば同じくスパ
ッタ法でTiW 膜３−３を20〜100nm の厚さに堆積する。
製造する従来の方法の順次の工程における構成を示す断
面図である。先ず、図２Ａに示すように、シリコン基板
１の表面に下地絶縁膜２を形成し、さらにこの絶縁膜の
上に、例えばスパッタ法によってAl合金膜３−２を300
〜800 μｍの厚さに堆積し、続いて、例えば同じくスパ
ッタ法でTiW 膜３−３を20〜100nm の厚さに堆積する。
【０００９】次に、図２Ｂに示すように前記のAl合金膜
３−２ およびTiW 膜３−３が積層された金属膜を所要
のパターンに加工して下層金属配線３を形成した後、層
間絶縁膜４を形成する。この層間絶縁膜４は、例えばプ
ラズマＣＶＤ法によるSiO2膜とスピンオングラス（以下
ＳＯＧと略記する）とを組み合わせて形成する。
３−２ およびTiW 膜３−３が積層された金属膜を所要
のパターンに加工して下層金属配線３を形成した後、層
間絶縁膜４を形成する。この層間絶縁膜４は、例えばプ
ラズマＣＶＤ法によるSiO2膜とスピンオングラス（以下
ＳＯＧと略記する）とを組み合わせて形成する。
【００１０】続いて、図２Ｃに示すように層間絶縁膜４
にヴィア孔５を形成した後、例えばWF6 ガスとSiH4ガス
とを含む雰囲気中においてＣＶＤを行うことによってヴ
ィア孔５内にのみ選択的にＷ膜を堆積し、Ｗプラグ８を
形成した状態を図２Ｄに示す。
にヴィア孔５を形成した後、例えばWF6 ガスとSiH4ガス
とを含む雰囲気中においてＣＶＤを行うことによってヴ
ィア孔５内にのみ選択的にＷ膜を堆積し、Ｗプラグ８を
形成した状態を図２Ｄに示す。
【００１１】最後に、例えばスパッタ法でAl合金膜７−
１を400 〜1000nmの厚さに堆積し、続いて同じくスパッ
タ法でTiW 膜７−２を20〜100nm の厚さに堆積する。そ
して、Al合金膜７−１とTiW 膜７−２とが積層された金
属膜を所望のパターンに加工して上層金属配線７を形成
した状態を図２Ｅに示す。
１を400 〜1000nmの厚さに堆積し、続いて同じくスパッ
タ法でTiW 膜７−２を20〜100nm の厚さに堆積する。そ
して、Al合金膜７−１とTiW 膜７−２とが積層された金
属膜を所望のパターンに加工して上層金属配線７を形成
した状態を図２Ｅに示す。
【００１２】
【発明が解決しようとする課題】図１に示した従来の多
層配線構造においては、下層金属配線３とプラグ８との
間にAl合金膜３−２／TiW 膜３−３と、TiW 膜３−３／
Ｗプラグ８との２種類の異種金属界面が現れ、Ｗプラグ
８と上層金属配線７との間には、Ｗプラグ８／Al合金膜
７−１の異種金属界面が現れることになる。これらの異
種金属界面の存在はヴィアの電気特性の悪化の原因にな
る。例えば、ヴィアコンタクト抵抗はAl合金同士の接触
によってヴィアが形成された場合に比べて高くなること
が、例えば上述した文献３に記載されている。
層配線構造においては、下層金属配線３とプラグ８との
間にAl合金膜３−２／TiW 膜３−３と、TiW 膜３−３／
Ｗプラグ８との２種類の異種金属界面が現れ、Ｗプラグ
８と上層金属配線７との間には、Ｗプラグ８／Al合金膜
７−１の異種金属界面が現れることになる。これらの異
種金属界面の存在はヴィアの電気特性の悪化の原因にな
る。例えば、ヴィアコンタクト抵抗はAl合金同士の接触
によってヴィアが形成された場合に比べて高くなること
が、例えば上述した文献３に記載されている。
【００１３】一方、ヴィアの信頼性は、ヴィア孔内にプ
ラグが埋め込まれ、平坦化した表面に上層金属配線に加
工される金属薄膜が形成されるため、ヴィア孔内側壁で
上層金属配線が極端に薄くなることによるコンタクトの
劣化は防止され、プラグを用いない場合に比べて遙かに
改善されることになることが、例えばF. Matsuoka eta
l, IEEE Transactions on Electron Devices, Vol.37,
No.3, p.562, 1990（文献５）に記載されている。しか
し、異種金属界面の存在によって、電流が流れるときの
配線中の物質移動の不連続性が発生し、エレクトロマイ
グレーションに対する信頼性は、平坦基板上の配線に比
較して遙かに低くなってしまうことが、例えばT. Kwok
et al, Proceeding of the Seventh International IEE
E VLSI Multilevel Interconnection Conference, p.10
6, 1990 （文献６）に記載されている。すなわち、例え
ば下層金属配線側から上層金属配線側に電流が流れる場
合、先ず第１に電子流に沿って上層金属配線７のAl合金
膜７−１中を流れてきたAl原子の移動がヴィア部のＷプ
ラグ８／Al合金膜７−１界面において妨げられる。その
結果、ヴィア付近の上層金属配線７中に蓄積され、図３
に示すようにヒロック９を生ずることになる。一方、ヴ
ィア付近の下層金属配線３中にはボイド１０が発生する
ことになる。その理由は異種金属界面の存在によって上
層金属配線７からのAl原子の供給が妨げられるにも拘ら
ず、下層金属配線３のAl合金膜３−２中では電子流に沿
ったAl原子の移動が起きるからである。このようなヒロ
ック９やボイド１０は配線間の短絡や配線の断線、抵抗
増加の原因になる。
ラグが埋め込まれ、平坦化した表面に上層金属配線に加
工される金属薄膜が形成されるため、ヴィア孔内側壁で
上層金属配線が極端に薄くなることによるコンタクトの
劣化は防止され、プラグを用いない場合に比べて遙かに
改善されることになることが、例えばF. Matsuoka eta
l, IEEE Transactions on Electron Devices, Vol.37,
No.3, p.562, 1990（文献５）に記載されている。しか
し、異種金属界面の存在によって、電流が流れるときの
配線中の物質移動の不連続性が発生し、エレクトロマイ
グレーションに対する信頼性は、平坦基板上の配線に比
較して遙かに低くなってしまうことが、例えばT. Kwok
et al, Proceeding of the Seventh International IEE
E VLSI Multilevel Interconnection Conference, p.10
6, 1990 （文献６）に記載されている。すなわち、例え
ば下層金属配線側から上層金属配線側に電流が流れる場
合、先ず第１に電子流に沿って上層金属配線７のAl合金
膜７−１中を流れてきたAl原子の移動がヴィア部のＷプ
ラグ８／Al合金膜７−１界面において妨げられる。その
結果、ヴィア付近の上層金属配線７中に蓄積され、図３
に示すようにヒロック９を生ずることになる。一方、ヴ
ィア付近の下層金属配線３中にはボイド１０が発生する
ことになる。その理由は異種金属界面の存在によって上
層金属配線７からのAl原子の供給が妨げられるにも拘ら
ず、下層金属配線３のAl合金膜３−２中では電子流に沿
ったAl原子の移動が起きるからである。このようなヒロ
ック９やボイド１０は配線間の短絡や配線の断線、抵抗
増加の原因になる。
【００１４】また、同様に金属配線のAl合金膜中に添加
したSi, Cuなどの不純物の移動にも、異種金属界面の存
在によって不連続性が発生し、その濃度の不均一性が発
生する。Si移動の不連続性はヴィアコンタクト抵抗の増
大に繋がることが、例えば上述した文献４に記載されて
いる。また、Cuの移動の不連続性は、この濃度が低下し
た部分でのエレクトロマイグレーション信頼性の低下に
繋がることが、例えば文献６に記載されている。このた
め、デザインルール0.5 μｍ程度以下のＬＳＩにおいて
は、図１に示したような従来の多層配線構造では、ヴィ
ア抵抗の増大によって動作速度の低下が生じたり、ヴィ
ア部のエレクトロマイグレーションによって信頼性の低
下が生じるなどの問題が顕著になる。
したSi, Cuなどの不純物の移動にも、異種金属界面の存
在によって不連続性が発生し、その濃度の不均一性が発
生する。Si移動の不連続性はヴィアコンタクト抵抗の増
大に繋がることが、例えば上述した文献４に記載されて
いる。また、Cuの移動の不連続性は、この濃度が低下し
た部分でのエレクトロマイグレーション信頼性の低下に
繋がることが、例えば文献６に記載されている。このた
め、デザインルール0.5 μｍ程度以下のＬＳＩにおいて
は、図１に示したような従来の多層配線構造では、ヴィ
ア抵抗の増大によって動作速度の低下が生じたり、ヴィ
ア部のエレクトロマイグレーションによって信頼性の低
下が生じるなどの問題が顕著になる。
【００１５】本発明の目的は、上述した従来の多層配線
構造が持っている種々の問題を解決し、デザインルール
0.5 μｍ程度以下の微細なＬＳＩに適用した場合にも、
ヴィア抵抗の増大による動作速度の低下やエレクトロマ
イグレーション信頼性の低下を引き起こすことがない多
層配線構造を高い歩留りで製造することができる方法を
提供しようとするものである。
構造が持っている種々の問題を解決し、デザインルール
0.5 μｍ程度以下の微細なＬＳＩに適用した場合にも、
ヴィア抵抗の増大による動作速度の低下やエレクトロマ
イグレーション信頼性の低下を引き起こすことがない多
層配線構造を高い歩留りで製造することができる方法を
提供しようとするものである。
【００１６】
【課題を解決するための手段】本発明による多層配線構
造の製造方法は、第１のアルミニウムまたはアルミニウ
ム合金膜を主体とする金属膜を所要のパターンの細線に
加工する工程と、この細線上にアルミニウムまたはアル
ミニウム合金からなるプラグを形成する工程と、この細
線の上面および側面に高融点金属または高融点金属合金
膜を被覆し、下層金属配線を形成すると同時に、前記プ
ラグの少なくとも側面に高融点金属または高融点金属合
金膜を被覆する工程と、この下層金属配線およびプラグ
上に、前記プラグの少なくとも上面が露出するように層
間絶縁膜を形成する工程と、前記層間絶縁膜上に第２の
アルミニウムまたはアルミニウム合金膜を形成する工程
とを含むことを特徴とするものである。
造の製造方法は、第１のアルミニウムまたはアルミニウ
ム合金膜を主体とする金属膜を所要のパターンの細線に
加工する工程と、この細線上にアルミニウムまたはアル
ミニウム合金からなるプラグを形成する工程と、この細
線の上面および側面に高融点金属または高融点金属合金
膜を被覆し、下層金属配線を形成すると同時に、前記プ
ラグの少なくとも側面に高融点金属または高融点金属合
金膜を被覆する工程と、この下層金属配線およびプラグ
上に、前記プラグの少なくとも上面が露出するように層
間絶縁膜を形成する工程と、前記層間絶縁膜上に第２の
アルミニウムまたはアルミニウム合金膜を形成する工程
とを含むことを特徴とするものである。
【００１７】
【作用】このような本発明による方法によって製造した
多層配線構造においては、下層金属配線がアルミニウム
またはアルミニウム合金膜と、その上面および側面が高
融点金属または高融点金属合金膜で覆われているととも
にヴィア孔内に形成されたアルミニウムまたはその合金
から成るプラグの側面も高融点金属または高融点金属合
金膜で覆われた構造を持っているので、特にストレスマ
イグレーションに対して高い信頼性を有するものとな
る。また、ヴィア孔内のプラグと下層金属配線と前記プ
ラグとの接続およびプラグと上層金属配線との接続が、
何れもアルミニウム同士またはアルミニウム合金同士ま
たはアルミニウムとアルミニウム合金との接触によって
成されているため、ヴィア部にヴィア特性を損なうよう
な異種金属界面が存在することはない。したがって、ヴ
ィア抵抗の増大も起こらず、またエレクトロマイグレー
ション信頼性の低下も起こらない。本発明によればこの
ように優れた特性を有する多層配線構造を高い歩留りを
以て製造することができる。
多層配線構造においては、下層金属配線がアルミニウム
またはアルミニウム合金膜と、その上面および側面が高
融点金属または高融点金属合金膜で覆われているととも
にヴィア孔内に形成されたアルミニウムまたはその合金
から成るプラグの側面も高融点金属または高融点金属合
金膜で覆われた構造を持っているので、特にストレスマ
イグレーションに対して高い信頼性を有するものとな
る。また、ヴィア孔内のプラグと下層金属配線と前記プ
ラグとの接続およびプラグと上層金属配線との接続が、
何れもアルミニウム同士またはアルミニウム合金同士ま
たはアルミニウムとアルミニウム合金との接触によって
成されているため、ヴィア部にヴィア特性を損なうよう
な異種金属界面が存在することはない。したがって、ヴ
ィア抵抗の増大も起こらず、またエレクトロマイグレー
ション信頼性の低下も起こらない。本発明によればこの
ように優れた特性を有する多層配線構造を高い歩留りを
以て製造することができる。
【００１８】
【実施例】図４は本発明に至る過程において案出された
多層配線構造の構成を示す断面図である。本例におい
て、図１に示した従来の多層配線構造と同一の部分につ
いては同一の符号を付して示す。本例においては、TiW
膜３−１の上にAl合金膜３−２が積層された下層金属配
線３と、Al合金膜７−１の上にTiW 膜７−２が積層され
た上層金属配線７とを、Alプラグ６で接続する。本例の
多層配線構造においては、下層金属配線とプラグとの接
続は、Al合金膜３−２とAlプラグ６との接触によって行
われ、プラグと上層金属配線との接続は、Alプラグ６と
Al合金膜７−１との接触によって行われることになり、
ヴィア部において異種金属界面が存在していない。
多層配線構造の構成を示す断面図である。本例におい
て、図１に示した従来の多層配線構造と同一の部分につ
いては同一の符号を付して示す。本例においては、TiW
膜３−１の上にAl合金膜３−２が積層された下層金属配
線３と、Al合金膜７−１の上にTiW 膜７−２が積層され
た上層金属配線７とを、Alプラグ６で接続する。本例の
多層配線構造においては、下層金属配線とプラグとの接
続は、Al合金膜３−２とAlプラグ６との接触によって行
われ、プラグと上層金属配線との接続は、Alプラグ６と
Al合金膜７−１との接触によって行われることになり、
ヴィア部において異種金属界面が存在していない。
【００１９】図４では省略されているが、シリコン基板
１内およびその表面には拡散層、ゲート電極などの半導
体装置として必要な構造が形成されている。また、同様
に省略されているが、下地絶縁膜２の必要な位置にはコ
ンタクトホールが形成されており、下層金属配線３と拡
散層もしくはゲート電極或いは他の構造とを接続するコ
ンタクト構造が形成されている。また、下層金属配線３
よりさらに下層に他の金属配線もしくは多結晶シリコン
やシリサイド等から成る配線が形成されている場合もあ
る。この場合には、下層金属配線３とそれよりも下層の
配線とを接続する構造が形成されている。また、上層金
属配線７の上にさらに新たな層間絶縁膜および金属配線
をそれぞれ１層またはそれ以上積層することもできる。
１内およびその表面には拡散層、ゲート電極などの半導
体装置として必要な構造が形成されている。また、同様
に省略されているが、下地絶縁膜２の必要な位置にはコ
ンタクトホールが形成されており、下層金属配線３と拡
散層もしくはゲート電極或いは他の構造とを接続するコ
ンタクト構造が形成されている。また、下層金属配線３
よりさらに下層に他の金属配線もしくは多結晶シリコン
やシリサイド等から成る配線が形成されている場合もあ
る。この場合には、下層金属配線３とそれよりも下層の
配線とを接続する構造が形成されている。また、上層金
属配線７の上にさらに新たな層間絶縁膜および金属配線
をそれぞれ１層またはそれ以上積層することもできる。
【００２０】図４では、下層金属配線３および上層金属
配線７を共にAl合金膜および高融点金属合金であるTiW
膜とを積層した構造としたが、下層金属配線の最小寸法
に比較して上層金属配線の最小線巾が大きく、例えばAl
合金単層膜を使用しても信頼性の点で問題が生じない場
合には、上層金属配線７はAl合金単層膜とすることもで
きる。具体的には上層金属配線７の最小寸法が1.0 μｍ
程度以上であれば単層膜を使用することができる。勿
論、上層金属配線７の最小寸法が0.8 μｍ程度以下であ
る場合には、図４に示すように上層金属配線７を、Al合
金膜７−１と高融点金属合金膜７−２とを積層した構造
とするか、または後述するように上面および側面を高融
点金属もしくはその合金膜で被覆した構造とすること
が、上層金属配線の信頼性を確保する上で好ましい。
配線７を共にAl合金膜および高融点金属合金であるTiW
膜とを積層した構造としたが、下層金属配線の最小寸法
に比較して上層金属配線の最小線巾が大きく、例えばAl
合金単層膜を使用しても信頼性の点で問題が生じない場
合には、上層金属配線７はAl合金単層膜とすることもで
きる。具体的には上層金属配線７の最小寸法が1.0 μｍ
程度以上であれば単層膜を使用することができる。勿
論、上層金属配線７の最小寸法が0.8 μｍ程度以下であ
る場合には、図４に示すように上層金属配線７を、Al合
金膜７−１と高融点金属合金膜７−２とを積層した構造
とするか、または後述するように上面および側面を高融
点金属もしくはその合金膜で被覆した構造とすること
が、上層金属配線の信頼性を確保する上で好ましい。
【００２１】下層金属配線３のTiW 膜３−１はスパッタ
法によって形成することができる。このTiW 膜３−１は
下層金属配線３と、例えば拡散層との間のコンタクト界
面における好ましくない反応の発生を防止するためのバ
リアメタルとしての役目を果たすとともに、下層金属配
線３の信頼性を向上させる機能を有するものである。Ti
W 膜以外の他の高融点金属合金膜、例えばTiN, WN, TiO
N などを使用することも、高融点金属膜、例えばW, Ta
などを用いることもできる。また、単層膜だけでなく、
例えばコンタクト抵抗を低減するためにTi膜と、TiW 膜
と、TiW 膜とAl合金膜３−２との反応を防止するための
WN膜とを積層した多層膜を使用することもできる。TiW
膜７−２もスパッタ法によって形成することができる。
このTiW膜７−２は、上層金属配線７のパターン形成を
精密にさせる機能を持たせるために露光光に対する反射
率を減少させる反射防止膜としても役目を果たすととも
に、上層金属配線７の信頼性を向上させる役目も有して
いる。さらに、このTiW膜７−２についても上述したTiW
膜３−１と同様に他の膜を使用することも、多層膜を
使用することもできる。
法によって形成することができる。このTiW 膜３−１は
下層金属配線３と、例えば拡散層との間のコンタクト界
面における好ましくない反応の発生を防止するためのバ
リアメタルとしての役目を果たすとともに、下層金属配
線３の信頼性を向上させる機能を有するものである。Ti
W 膜以外の他の高融点金属合金膜、例えばTiN, WN, TiO
N などを使用することも、高融点金属膜、例えばW, Ta
などを用いることもできる。また、単層膜だけでなく、
例えばコンタクト抵抗を低減するためにTi膜と、TiW 膜
と、TiW 膜とAl合金膜３−２との反応を防止するための
WN膜とを積層した多層膜を使用することもできる。TiW
膜７−２もスパッタ法によって形成することができる。
このTiW膜７−２は、上層金属配線７のパターン形成を
精密にさせる機能を持たせるために露光光に対する反射
率を減少させる反射防止膜としても役目を果たすととも
に、上層金属配線７の信頼性を向上させる役目も有して
いる。さらに、このTiW膜７−２についても上述したTiW
膜３−１と同様に他の膜を使用することも、多層膜を
使用することもできる。
【００２２】Al合金膜３−２は、例えばスパッタ法によ
って形成することができ、例えばこれにCuを添加するこ
とが下層金属配線３の信頼性を向上する上で好適であ
る。この場合のCuの添加量の範囲は0.1 〜5 重量% 程度
であり、信頼性向上の効果と加工性とのバランスから見
て0.5 重量% 程度とするのが最適である。このCu以外の
信頼性向上に有効な元素、例えばTi, Pd, Hf, B などを
添加することもできる。また、Siを0.5 〜2 重量% 程度
添加することも可能である。一方、不純物を全く添加し
ないAl膜をAl合金膜の代わりに使用することもできる。
しかし、この場合にはAl膜の堆積方法および条件を十分
に検討し、高い信頼性を得るに足る良好な膜質を確保す
ることが重要である。この他に使用可能な堆積方法とし
てはＣＶＤ法がある。さらに、Al合金膜７−１について
もAl合金膜３−２と同様の堆積方法および材料を使用す
ることができる。Al合金膜３−２やAl合金膜７−１は同
一の材料であっても異なる材料であっても良い。
って形成することができ、例えばこれにCuを添加するこ
とが下層金属配線３の信頼性を向上する上で好適であ
る。この場合のCuの添加量の範囲は0.1 〜5 重量% 程度
であり、信頼性向上の効果と加工性とのバランスから見
て0.5 重量% 程度とするのが最適である。このCu以外の
信頼性向上に有効な元素、例えばTi, Pd, Hf, B などを
添加することもできる。また、Siを0.5 〜2 重量% 程度
添加することも可能である。一方、不純物を全く添加し
ないAl膜をAl合金膜の代わりに使用することもできる。
しかし、この場合にはAl膜の堆積方法および条件を十分
に検討し、高い信頼性を得るに足る良好な膜質を確保す
ることが重要である。この他に使用可能な堆積方法とし
てはＣＶＤ法がある。さらに、Al合金膜７−１について
もAl合金膜３−２と同様の堆積方法および材料を使用す
ることができる。Al合金膜３−２やAl合金膜７−１は同
一の材料であっても異なる材料であっても良い。
【００２３】Alプラグ６は、例えばジメチルアルミニウ
ムハイドライド(dimethylaluminumhydride 以下DMAHと
称する) を原料とするＣＶＤ法で形成することができ
る。他にも使用可能な原料ガスとしては、トリイソブチ
ルアルミニウム(triisobutylaluminum) 、トリメチルア
ミンアラン(trimethylamine Alane)、ジメチルエチルア
ミンアラン(dimethylethylamine Alane)、トリエチルア
ルミニウムとジメチルアルミニウムハイドライドとの分
子間化合物などがある。Al合金膜３−２および７−１な
らびにAlプラグ６は全て同一の添加物を含み、同一の結
晶構造を持つ場合に多層配線構造の信頼性は最も高くな
ると考えられるので、プラグにも、例えばCuを添加する
ことが望ましい。しかしながら、ＣＶＤ法においては、
少なくとも現在の技術ではCuを添加することは困難であ
る。しかし、Cuは熱処理によってAl中を容易に拡散する
ため、たとえプラグ形成にＣＶＤを使用し、Cuの添加を
行わなかった場合にも、例えばAl合金膜３−２および７
−１にCuを含ませ、Al合金膜７−１を堆積形成した後、
例えば400 ℃で熱処理を行えばプラグ中にもCuが添加さ
れ、高い信頼性が得られることになる。ただし、プラグ
内へCuを均一に供給するためには、Al合金膜３−２およ
び７−１の双方にほぼ同濃度のCuを含むAl合金膜を使用
することが望ましい。このように信頼性向上のための添
加物としてCu以外の元素を使用した場合も同様である。
もっとも、将来の技術の進歩によって信頼性向上に有効
な元素の添加を行ったAl合金のＣＶＤ堆積が可能になれ
ば、プラグ形成時にCuなどの元素の添加を行うことが望
ましい。
ムハイドライド(dimethylaluminumhydride 以下DMAHと
称する) を原料とするＣＶＤ法で形成することができ
る。他にも使用可能な原料ガスとしては、トリイソブチ
ルアルミニウム(triisobutylaluminum) 、トリメチルア
ミンアラン(trimethylamine Alane)、ジメチルエチルア
ミンアラン(dimethylethylamine Alane)、トリエチルア
ルミニウムとジメチルアルミニウムハイドライドとの分
子間化合物などがある。Al合金膜３−２および７−１な
らびにAlプラグ６は全て同一の添加物を含み、同一の結
晶構造を持つ場合に多層配線構造の信頼性は最も高くな
ると考えられるので、プラグにも、例えばCuを添加する
ことが望ましい。しかしながら、ＣＶＤ法においては、
少なくとも現在の技術ではCuを添加することは困難であ
る。しかし、Cuは熱処理によってAl中を容易に拡散する
ため、たとえプラグ形成にＣＶＤを使用し、Cuの添加を
行わなかった場合にも、例えばAl合金膜３−２および７
−１にCuを含ませ、Al合金膜７−１を堆積形成した後、
例えば400 ℃で熱処理を行えばプラグ中にもCuが添加さ
れ、高い信頼性が得られることになる。ただし、プラグ
内へCuを均一に供給するためには、Al合金膜３−２およ
び７−１の双方にほぼ同濃度のCuを含むAl合金膜を使用
することが望ましい。このように信頼性向上のための添
加物としてCu以外の元素を使用した場合も同様である。
もっとも、将来の技術の進歩によって信頼性向上に有効
な元素の添加を行ったAl合金のＣＶＤ堆積が可能になれ
ば、プラグ形成時にCuなどの元素の添加を行うことが望
ましい。
【００２４】層間絶縁膜４は、例えばプラズマＣＶＤ法
によるSiO2膜と、SOG とを組み合わせて形成することが
できる。
によるSiO2膜と、SOG とを組み合わせて形成することが
できる。
【００２５】図5A〜5Eは図４に示した多層配線構造を製
造する方法の順次の工程における構造を示す断面図であ
る。先ず、図５Ａに示すように、シリコン基板１の表面
に下地絶縁膜２を形成し、さらにその上に、例えばスパ
ッタ法によって50〜300 nmの膜厚にTiW 膜３−１を形成
し、続いて同じくスパッタ法によってAl合金膜３−２を
300 〜800nm の膜厚に形成する。
造する方法の順次の工程における構造を示す断面図であ
る。先ず、図５Ａに示すように、シリコン基板１の表面
に下地絶縁膜２を形成し、さらにその上に、例えばスパ
ッタ法によって50〜300 nmの膜厚にTiW 膜３−１を形成
し、続いて同じくスパッタ法によってAl合金膜３−２を
300 〜800nm の膜厚に形成する。
【００２６】次に、前記TiW 膜３−１とAl合金膜３−２
とが積層された金属膜を所要のパターンに加工して下層
金属配線３を形成し、さらにその上に層間絶縁膜４を形
成した状態を図５Ｂに示す。配線パターンの形成は、例
えば露光装置を用いてレジストパターンを形成した後、
塩素系のガスを用いた反応性イオンエッチング（以下Ｒ
ＩＥと略記する）によってレジストパターン外のAl合金
膜３−２を除去し、続いてフッ素系のガスを用いたＲＩ
Ｅによってレジストパターン外のTiW 膜３−１を除去
し、さらにレジストパターンを除去することによって行
うことができる。
とが積層された金属膜を所要のパターンに加工して下層
金属配線３を形成し、さらにその上に層間絶縁膜４を形
成した状態を図５Ｂに示す。配線パターンの形成は、例
えば露光装置を用いてレジストパターンを形成した後、
塩素系のガスを用いた反応性イオンエッチング（以下Ｒ
ＩＥと略記する）によってレジストパターン外のAl合金
膜３−２を除去し、続いてフッ素系のガスを用いたＲＩ
Ｅによってレジストパターン外のTiW 膜３−１を除去
し、さらにレジストパターンを除去することによって行
うことができる。
【００２７】層間絶縁膜４は、例えばプラズマＣＶＤ法
によって300nm のSiO2膜を堆積し、SOG 膜を平坦部にお
いて300nm の厚さに塗布し、必要な熱処理を行った後
に、再びプラズマＣＶＤ法によって厚さ200nm のSiO2膜
を堆積することによって形成することができる。さらに
微細なＬＳＩに適用可能な方法としては、例えばテトラ
エトキシシラン（以下ＴＥＯＳと略記する）と酸素とを
原料としたプラズマＣＶＤ法によって膜厚が100nm のSi
O2膜を堆積し、ＴＥＯＳとオゾンとを原料とした常圧Ｃ
ＶＤ法によって膜厚1.0 μｍのSiO2膜を堆積し、平坦部
のSiO2膜の膜厚が300nm になるまでエッチバックを行
い、再びプラズマＣＶＤ法によって膜厚500nm のSiO2膜
を堆積する方法もある。
によって300nm のSiO2膜を堆積し、SOG 膜を平坦部にお
いて300nm の厚さに塗布し、必要な熱処理を行った後
に、再びプラズマＣＶＤ法によって厚さ200nm のSiO2膜
を堆積することによって形成することができる。さらに
微細なＬＳＩに適用可能な方法としては、例えばテトラ
エトキシシラン（以下ＴＥＯＳと略記する）と酸素とを
原料としたプラズマＣＶＤ法によって膜厚が100nm のSi
O2膜を堆積し、ＴＥＯＳとオゾンとを原料とした常圧Ｃ
ＶＤ法によって膜厚1.0 μｍのSiO2膜を堆積し、平坦部
のSiO2膜の膜厚が300nm になるまでエッチバックを行
い、再びプラズマＣＶＤ法によって膜厚500nm のSiO2膜
を堆積する方法もある。
【００２８】続いて、図５Ｃに示すように層間絶縁膜４
にヴィア孔５を形成する。この工程は、例えば露光装置
を用いてレジストパターンを形成した後、フッ素系のガ
スを用いたＲＩＥによってレジストパターン外の絶縁膜
を除去し、さらにレジストパターンを除去することによ
って行うことができる。このようにして形成したヴィア
孔５の側壁は試料主面に対してほぼ直角の角度を成すこ
とが、配線密度を上げるために望ましい。
にヴィア孔５を形成する。この工程は、例えば露光装置
を用いてレジストパターンを形成した後、フッ素系のガ
スを用いたＲＩＥによってレジストパターン外の絶縁膜
を除去し、さらにレジストパターンを除去することによ
って行うことができる。このようにして形成したヴィア
孔５の側壁は試料主面に対してほぼ直角の角度を成すこ
とが、配線密度を上げるために望ましい。
【００２９】次に、例えばDMAHを原料とするＣＶＤ法で
ヴィア孔５内にのみ選択的にアルミニウムを堆積するこ
とによってAlプラグ６を形成した様子を図５Ｄに示す。
このAlプラグ６は、例えば全面にAl膜を堆積した後に、
ヴィア孔外のAl膜を除去することによって形成すること
も可能であるが、プラグ６をＣＶＤ法による選択堆積で
形成すればヴィア孔外の膜を除去する工程が不要である
とともにヴィア孔側壁が試料主面に対して90°以上の角
度を成す場合においてもヴィア孔内にボイドを生ずるこ
とがなく選択堆積方法の方が有利である。ただし、選択
堆積には基板表面の高い清浄度が要求される。特に、ヴ
ィア孔５を形成するときに、層間絶縁膜４の膜厚のばら
つきやＲＩＥ速度のばらつきを補償するために行われる
オーバーエッチ時にAl合金膜３−２の表面が荷電粒子に
曝されることによって、その表面が酸化もしくはフッ化
されたり、スパッタされたアルミニウム原子がヴィア孔
側壁に酸化物やフッ化物の形で付着したりすることによ
る汚染には注意が必要である。この内のAl合金膜３−２
の表面の汚染に対しては、例えば図６に概念図を示すよ
うに、準備室２０、ＣＶＤ室２１、ＲＩＥ室２２、スパ
ッタ室２３が搬送室２４によって連結されており、した
がって準備室２０に搬入された試料、すなわちシリコン
ウエファを大気に取り出すことなく各室に移送すること
ができるように構成された製造装置を用い、先ずＲＩＥ
室２２で、例えば塩素系ガスを用いた清浄化処理を行っ
た後、試料を大気中に取り出すことなくＣＶＤ室２１へ
移送し、アルミニウムの堆積を行うのが好適である。
ヴィア孔５内にのみ選択的にアルミニウムを堆積するこ
とによってAlプラグ６を形成した様子を図５Ｄに示す。
このAlプラグ６は、例えば全面にAl膜を堆積した後に、
ヴィア孔外のAl膜を除去することによって形成すること
も可能であるが、プラグ６をＣＶＤ法による選択堆積で
形成すればヴィア孔外の膜を除去する工程が不要である
とともにヴィア孔側壁が試料主面に対して90°以上の角
度を成す場合においてもヴィア孔内にボイドを生ずるこ
とがなく選択堆積方法の方が有利である。ただし、選択
堆積には基板表面の高い清浄度が要求される。特に、ヴ
ィア孔５を形成するときに、層間絶縁膜４の膜厚のばら
つきやＲＩＥ速度のばらつきを補償するために行われる
オーバーエッチ時にAl合金膜３−２の表面が荷電粒子に
曝されることによって、その表面が酸化もしくはフッ化
されたり、スパッタされたアルミニウム原子がヴィア孔
側壁に酸化物やフッ化物の形で付着したりすることによ
る汚染には注意が必要である。この内のAl合金膜３−２
の表面の汚染に対しては、例えば図６に概念図を示すよ
うに、準備室２０、ＣＶＤ室２１、ＲＩＥ室２２、スパ
ッタ室２３が搬送室２４によって連結されており、した
がって準備室２０に搬入された試料、すなわちシリコン
ウエファを大気に取り出すことなく各室に移送すること
ができるように構成された製造装置を用い、先ずＲＩＥ
室２２で、例えば塩素系ガスを用いた清浄化処理を行っ
た後、試料を大気中に取り出すことなくＣＶＤ室２１へ
移送し、アルミニウムの堆積を行うのが好適である。
【００３０】続いて、例えばスパッタ法によってAl合金
膜７−１を400 〜1000nmの厚さに堆積し、続いて、同じ
くスパッタ法によって20〜100nm の膜厚にTiW 膜７−２
を堆積する。そして最後にAl膜７−１およびTiW 膜７−
２とが積層された金属膜を所要のパターンに加工して上
層金属配線７を形成した状態を図５Ｅに示す。このよう
にして、図４に示した多層配線構造を製造することがで
きる。ここで、Al合金膜７−１の堆積をプラグ６とは別
の装置を用いて行う場合には、堆積直前に、例えばArイ
オンを用いたスパッタエッチングを行ってAlプラグ６の
表面に形成されたアルミナ膜（図には示していない）を
除去することが良好な電気的接触を得るために必要であ
る。一方、図６に示したような製造装置を使用する場合
には、ＣＶＤ室２１でAlプラグ６を形成した後、試料を
大気中に取り出すことなくスパッタ室２３に移送し、Al
合金膜７−１を堆積することもできる。この場合、Alプ
ラグ６の表面には全くアルミナ膜が形成されないので、
より良好な接触が得られることになる。
膜７−１を400 〜1000nmの厚さに堆積し、続いて、同じ
くスパッタ法によって20〜100nm の膜厚にTiW 膜７−２
を堆積する。そして最後にAl膜７−１およびTiW 膜７−
２とが積層された金属膜を所要のパターンに加工して上
層金属配線７を形成した状態を図５Ｅに示す。このよう
にして、図４に示した多層配線構造を製造することがで
きる。ここで、Al合金膜７−１の堆積をプラグ６とは別
の装置を用いて行う場合には、堆積直前に、例えばArイ
オンを用いたスパッタエッチングを行ってAlプラグ６の
表面に形成されたアルミナ膜（図には示していない）を
除去することが良好な電気的接触を得るために必要であ
る。一方、図６に示したような製造装置を使用する場合
には、ＣＶＤ室２１でAlプラグ６を形成した後、試料を
大気中に取り出すことなくスパッタ室２３に移送し、Al
合金膜７−１を堆積することもできる。この場合、Alプ
ラグ６の表面には全くアルミナ膜が形成されないので、
より良好な接触が得られることになる。
【００３１】図７は本発明に至る過程において案出した
多層配線構造の他の例の構成を示す断面図である。上述
した図４に示した例においては、下層金属配線３をTiW
膜３−１の上にAl合金膜３−２を積層して形成したが、
本例においてはAl合金膜３−２の上にTiW 膜３−３を積
層して下層金属配線３を構成している。そしてヴィア孔
５の部分においてTiW 膜３−３は除去されており、下層
金属配線とAlプラグ６との接続が、前記Al合金膜３−２
と前記Alプラグ６との接触によって成されている。その
他の構成は図４に示した例と同様である。
多層配線構造の他の例の構成を示す断面図である。上述
した図４に示した例においては、下層金属配線３をTiW
膜３−１の上にAl合金膜３−２を積層して形成したが、
本例においてはAl合金膜３−２の上にTiW 膜３−３を積
層して下層金属配線３を構成している。そしてヴィア孔
５の部分においてTiW 膜３−３は除去されており、下層
金属配線とAlプラグ６との接続が、前記Al合金膜３−２
と前記Alプラグ６との接触によって成されている。その
他の構成は図４に示した例と同様である。
【００３２】TiW 膜３−３は下層金属配線３のパターン
形成を精密に行うことを可能とするために、露光光に対
する反射率を減少させる反射防止膜としての機能を持つ
とともに、下層金属配線３の信頼性を向上させる機能を
持っている。本例においても、図４に示した例のTiW 膜
３−１と同様に、TiW 膜３−３の代わりに他の高融点金
属またはその合金膜を使用することができるとともに多
層膜を使用することもできる。
形成を精密に行うことを可能とするために、露光光に対
する反射率を減少させる反射防止膜としての機能を持つ
とともに、下層金属配線３の信頼性を向上させる機能を
持っている。本例においても、図４に示した例のTiW 膜
３−１と同様に、TiW 膜３−３の代わりに他の高融点金
属またはその合金膜を使用することができるとともに多
層膜を使用することもできる。
【００３３】なお、図７においては、下層金属配線３と
してAl合金膜の上に高融点金属合金膜が積層された構造
のものを使用した例を示したが、例えば高融点金属合金
上にAl合金膜が積層され、さらにその上に高融点金属合
金膜が積層された構造のものを使用することができる。
してAl合金膜の上に高融点金属合金膜が積層された構造
のものを使用した例を示したが、例えば高融点金属合金
上にAl合金膜が積層され、さらにその上に高融点金属合
金膜が積層された構造のものを使用することができる。
【００３４】さらに、図７に示す例では、下層金属配線
３および上層金属配線７の双方を、Al合金膜と高融点金
属合金膜とを積層して形成したが、下層金属配線の最小
寸法に比較して上層金属配線の最小線巾が大きく、信頼
性低下の問題が生じない場合には、上層金属配線７を、
例えばアルミニウム合金の単層を以て形成することもで
きる。
３および上層金属配線７の双方を、Al合金膜と高融点金
属合金膜とを積層して形成したが、下層金属配線の最小
寸法に比較して上層金属配線の最小線巾が大きく、信頼
性低下の問題が生じない場合には、上層金属配線７を、
例えばアルミニウム合金の単層を以て形成することもで
きる。
【００３５】図８Ａ〜８Ｅは図７に示した多層配線構造
を製造する順次の工程における構造を示す断面図であ
る。先ず、シリコン基板１の上に下地絶縁膜２を形成
し、さらにその上に、例えばスパッタ法によってAl合金
膜３−２を300 〜800nm の膜厚に堆積し、続いて同じく
スパッタ法によって20〜100nm の膜厚のTiW 膜３−３を
堆積した状態を図８Ａに示す。
を製造する順次の工程における構造を示す断面図であ
る。先ず、シリコン基板１の上に下地絶縁膜２を形成
し、さらにその上に、例えばスパッタ法によってAl合金
膜３−２を300 〜800nm の膜厚に堆積し、続いて同じく
スパッタ法によって20〜100nm の膜厚のTiW 膜３−３を
堆積した状態を図８Ａに示す。
【００３６】次に、Al合金膜３−２とTiW 膜３−３とが
積層された金属膜を所望のパターンに加工して下層金属
配線３を形成し、さらにその上に層間絶縁膜４を形成し
た状態を図８Ｂに示す。配線パターンの形成は、例えば
レジストパターンを形成した後、フッ素系のガスを用い
たＲＩＥによってレジストパターン外のTiW 膜３−３を
除去し、続いて塩素系のガスを用いたＲＩＥによってレ
ジストパターン以外のAl合金膜３−２を除去し、さらに
レジストパターンを除去することによって行うことがで
きる。また、層間絶縁膜４の形成は、図５に付き説明し
たようにして行うことができる。
積層された金属膜を所望のパターンに加工して下層金属
配線３を形成し、さらにその上に層間絶縁膜４を形成し
た状態を図８Ｂに示す。配線パターンの形成は、例えば
レジストパターンを形成した後、フッ素系のガスを用い
たＲＩＥによってレジストパターン外のTiW 膜３−３を
除去し、続いて塩素系のガスを用いたＲＩＥによってレ
ジストパターン以外のAl合金膜３−２を除去し、さらに
レジストパターンを除去することによって行うことがで
きる。また、層間絶縁膜４の形成は、図５に付き説明し
たようにして行うことができる。
【００３７】続いて下層金属配線３中のAl合金膜３−２
にまで達するヴィア孔５を形成した状態を図８Ｃに示
す。このヴィア孔５の形成は、例えばレジストパターン
を形成した後、フッ素系のガスを用いたＲＩＥによって
レジストパターン以外の絶縁膜を除去してTiW 膜３−３
を露出させ、続いて露出したTiW 膜を除去し、さらにレ
ジストパターンを除去することによって行うことができ
る。ヴィア孔５の側壁は試料主面に対してほぼ直角の角
度を成すように形成することが、配線密度を上げるため
に望ましい。
にまで達するヴィア孔５を形成した状態を図８Ｃに示
す。このヴィア孔５の形成は、例えばレジストパターン
を形成した後、フッ素系のガスを用いたＲＩＥによって
レジストパターン以外の絶縁膜を除去してTiW 膜３−３
を露出させ、続いて露出したTiW 膜を除去し、さらにレ
ジストパターンを除去することによって行うことができ
る。ヴィア孔５の側壁は試料主面に対してほぼ直角の角
度を成すように形成することが、配線密度を上げるため
に望ましい。
【００３８】このとき、図５の工程を使用する場合とは
異なり、ヴィア孔５形成のための絶縁膜エッチングの際
にはAl合金膜３−２に比較してスパッタされにくいTiW
膜３−３の表面は荷電粒子に曝されるが、Al合金膜表面
は曝されない。勿論、TiW 膜３−３を除去するためのＲ
ＩＥのオーバーエッチ時にはAl合金膜３−２の表面が荷
電粒子に曝されることになる。しかし、TiW 膜３−３は
層間絶縁膜４に比較して薄いため、Al合金膜表面が荷電
粒子に曝される時間は図５に示した例の場合に比較して
短い。また、層間絶縁膜４のエッチングは、テーパー形
状になったり寸法誤差が大きかったりした場合の配線密
度劣化に対する影響が大きいのに対して、TiW 膜３−３
のエッチングはその影響が小さく、汚染低減を重視して
条件を選ぶことも可能である。以上の理由により、本実
施例の場合の方が図５に示した実施例の場合に比較して
Al合金膜３−２の表面やヴィア孔の側壁の汚染を低減す
ることが可能である。
異なり、ヴィア孔５形成のための絶縁膜エッチングの際
にはAl合金膜３−２に比較してスパッタされにくいTiW
膜３−３の表面は荷電粒子に曝されるが、Al合金膜表面
は曝されない。勿論、TiW 膜３−３を除去するためのＲ
ＩＥのオーバーエッチ時にはAl合金膜３−２の表面が荷
電粒子に曝されることになる。しかし、TiW 膜３−３は
層間絶縁膜４に比較して薄いため、Al合金膜表面が荷電
粒子に曝される時間は図５に示した例の場合に比較して
短い。また、層間絶縁膜４のエッチングは、テーパー形
状になったり寸法誤差が大きかったりした場合の配線密
度劣化に対する影響が大きいのに対して、TiW 膜３−３
のエッチングはその影響が小さく、汚染低減を重視して
条件を選ぶことも可能である。以上の理由により、本実
施例の場合の方が図５に示した実施例の場合に比較して
Al合金膜３−２の表面やヴィア孔の側壁の汚染を低減す
ることが可能である。
【００３９】次に、ヴィア孔５内にAlプラグ６を形成し
た状態を図８Ｄに示す。この工程は、例えばDMAHを原料
とするＣＶＤ法でヴィア孔内にのみ選択的にアルミニウ
ムを堆積することによって行うことができる。
た状態を図８Ｄに示す。この工程は、例えばDMAHを原料
とするＣＶＤ法でヴィア孔内にのみ選択的にアルミニウ
ムを堆積することによって行うことができる。
【００４０】さらに、例えばスパッタ法でAl合金膜７−
１を400 〜1000nmの膜厚に堆積し、続いて同じくスパッ
タ法によって20〜200nm の膜厚にTiW 膜７−２を堆積す
る。そして、最後に上述したようにして形成したAl合金
膜７−１とTiW 膜７−２とが積層された金属膜を所要の
パターンに加工して上層金属配線７を形成した状態を図
８Ｅに示す。このようにして図７に示す多層配線構造を
製造することができる。
１を400 〜1000nmの膜厚に堆積し、続いて同じくスパッ
タ法によって20〜200nm の膜厚にTiW 膜７−２を堆積す
る。そして、最後に上述したようにして形成したAl合金
膜７−１とTiW 膜７−２とが積層された金属膜を所要の
パターンに加工して上層金属配線７を形成した状態を図
８Ｅに示す。このようにして図７に示す多層配線構造を
製造することができる。
【００４１】図９Ａ〜９Ｅは図７に示した多層配線構造
を製造する方法の他の例における順次の工程での構造を
示す断面図である。図９ＡおよびＢに示す工程は図８Ａ
およびＢに示す工程と同様であり、シリコン基板１の上
に下地絶縁膜２を形成し、さらにその上にAl合金膜３−
２およびTiW 膜３−３を積層した金属膜を形成してパタ
ーニングして下層金属配線３を形成する。さらにその上
に層間絶縁膜４を形成した状態を図９Ｂに示す。
を製造する方法の他の例における順次の工程での構造を
示す断面図である。図９ＡおよびＢに示す工程は図８Ａ
およびＢに示す工程と同様であり、シリコン基板１の上
に下地絶縁膜２を形成し、さらにその上にAl合金膜３−
２およびTiW 膜３−３を積層した金属膜を形成してパタ
ーニングして下層金属配線３を形成する。さらにその上
に層間絶縁膜４を形成した状態を図９Ｂに示す。
【００４２】続いて、ヴィア孔を形成するが、図８に示
した場合とは異なり、ヴィア孔５内の層間絶縁膜４のみ
を除去し、TiW 膜３−３は除去しないで残してレジスト
パターンを除去する。この状態を図９Ｃに示す。
した場合とは異なり、ヴィア孔５内の層間絶縁膜４のみ
を除去し、TiW 膜３−３は除去しないで残してレジスト
パターンを除去する。この状態を図９Ｃに示す。
【００４３】続いて、ヴィア孔５内にAlプラグ６を形成
した状態を図９Ｄに示す。ここで、図６に示した製造装
置を用い、先ず、ＲＩＥ室２２において、例えばフッ素
系のガスを用いたRIE によってヴィア孔５の底部に露出
しているTiW 膜３−３を除去した後、試料を大気に取り
出すことなくＣＶＤ室２１に移送し、アルミニウムの堆
積を行ってプラグ６を形成する。このようにTiW 膜３−
２の除去と、Alプラグ６との形成とを連続して行うこと
によって、ヴィア孔５の底部にAl合金膜３−２を露出さ
せた後、その表面を大気や洗浄溶液などに曝すことなく
Alプラグを形成することができ、図８に示した例に比べ
て特別な清浄化処理を施す必要がなく、容易にAlプラグ
６とAl合金膜３−２との界面の清浄性を高くすることが
でき、良好なヴィアコンタクトを得ることができる。
した状態を図９Ｄに示す。ここで、図６に示した製造装
置を用い、先ず、ＲＩＥ室２２において、例えばフッ素
系のガスを用いたRIE によってヴィア孔５の底部に露出
しているTiW 膜３−３を除去した後、試料を大気に取り
出すことなくＣＶＤ室２１に移送し、アルミニウムの堆
積を行ってプラグ６を形成する。このようにTiW 膜３−
２の除去と、Alプラグ６との形成とを連続して行うこと
によって、ヴィア孔５の底部にAl合金膜３−２を露出さ
せた後、その表面を大気や洗浄溶液などに曝すことなく
Alプラグを形成することができ、図８に示した例に比べ
て特別な清浄化処理を施す必要がなく、容易にAlプラグ
６とAl合金膜３−２との界面の清浄性を高くすることが
でき、良好なヴィアコンタクトを得ることができる。
【００４４】さらに、Al合金膜７−１およびTiW 膜７−
２を堆積し、所望のパターンに加工して上層金属配線７
を形成する。このようにして図７に示す構成を有する多
層配線構造を製造することができる。
２を堆積し、所望のパターンに加工して上層金属配線７
を形成する。このようにして図７に示す構成を有する多
層配線構造を製造することができる。
【００４５】図10は本発明に至る過程において案出した
多層配線構造のさらに他の例の構成を示す断面図であ
る。図７に示した実施例においては、Al合金膜３−２と
TiW 膜３−３とを積層した金属膜で下層金属配線３を構
成したが、本例においてはAl合金膜３−２を最初にパタ
ーニングして細線を形成した後、その上面および側面を
Ｗ膜３−４によって被覆して下層金属配線３を形成す
る。その他の構成は図７に示した例と同様である。
多層配線構造のさらに他の例の構成を示す断面図であ
る。図７に示した実施例においては、Al合金膜３−２と
TiW 膜３−３とを積層した金属膜で下層金属配線３を構
成したが、本例においてはAl合金膜３−２を最初にパタ
ーニングして細線を形成した後、その上面および側面を
Ｗ膜３−４によって被覆して下層金属配線３を形成す
る。その他の構成は図７に示した例と同様である。
【００４６】図10に示すようにAl合金膜３−２の上面お
よび側面に高融点金属膜または高融点金属合金膜を被覆
することによって、単に積層した場合に比べてさらに高
い信頼性を得ることができる。なお、図10に示す例で
は、Al合金膜３−２の上面および側面に直接Ｗ膜３−４
を被覆したが、例えばAl合金膜の上にTiW 膜が積層され
た積層金属膜を細線加工し、その上面および側面にＷ膜
を被覆して下層金属配線３を形成することもできる。こ
の場合のTiW 膜は、反射防止膜としての働きを持つとと
もに、Ｗ膜とAl合金膜との界面特性を改善する働きも持
つことになる。
よび側面に高融点金属膜または高融点金属合金膜を被覆
することによって、単に積層した場合に比べてさらに高
い信頼性を得ることができる。なお、図10に示す例で
は、Al合金膜３−２の上面および側面に直接Ｗ膜３−４
を被覆したが、例えばAl合金膜の上にTiW 膜が積層され
た積層金属膜を細線加工し、その上面および側面にＷ膜
を被覆して下層金属配線３を形成することもできる。こ
の場合のTiW 膜は、反射防止膜としての働きを持つとと
もに、Ｗ膜とAl合金膜との界面特性を改善する働きも持
つことになる。
【００４７】さらに、図10に示した例では、下層金属配
線３だけでなく、上層金属配線７もAl合金膜７−１の上
面および側面に高融点金属膜または高融点金属合金膜７
−３を被覆した構成としたが、下層金属配線の最小寸法
に比較して上層金属配線の最小線巾が大きく、信頼性の
問題が生じない場合には、上層金属配線を、例えばAl合
金膜単層で構成することもできる。
線３だけでなく、上層金属配線７もAl合金膜７−１の上
面および側面に高融点金属膜または高融点金属合金膜７
−３を被覆した構成としたが、下層金属配線の最小寸法
に比較して上層金属配線の最小線巾が大きく、信頼性の
問題が生じない場合には、上層金属配線を、例えばAl合
金膜単層で構成することもできる。
【００４８】図11Ａ〜11Ｂは図10に示した多層配線構造
のTiW 膜３−３をＷ膜に変えたものを製造する方法の順
次の工程における構成を示す断面図である。シリコン基
板１の表面に下地絶縁膜２を形成した後、その上に、例
えばスパッタ法によってAl合金膜３−２を300 〜800nm
の厚さに堆積した状態を図11Ａに示す。
のTiW 膜３−３をＷ膜に変えたものを製造する方法の順
次の工程における構成を示す断面図である。シリコン基
板１の表面に下地絶縁膜２を形成した後、その上に、例
えばスパッタ法によってAl合金膜３−２を300 〜800nm
の厚さに堆積した状態を図11Ａに示す。
【００４９】次に、レジストを用いてAl合金膜３−２を
所要のパターンに加工した後、レジストを除去し、例え
ばWF6 ガスとシランガスとを原料とするＣＶＤ法によっ
てAl合金膜３−２の上面および側面にのみ選択的にＷ膜
３−４を25〜150nm の厚さに堆積して下層金属配線３を
形成した後、層間絶縁膜４を形成した状態を図11Ｂに示
す。Al合金膜３−２を細線に加工する際、Al合金膜の上
にさらに、例えばスパッタ法によって20〜80nmの膜厚の
Si膜を堆積し、露光光に対する反射率を減少させること
もできる。
所要のパターンに加工した後、レジストを除去し、例え
ばWF6 ガスとシランガスとを原料とするＣＶＤ法によっ
てAl合金膜３−２の上面および側面にのみ選択的にＷ膜
３−４を25〜150nm の厚さに堆積して下層金属配線３を
形成した後、層間絶縁膜４を形成した状態を図11Ｂに示
す。Al合金膜３−２を細線に加工する際、Al合金膜の上
にさらに、例えばスパッタ法によって20〜80nmの膜厚の
Si膜を堆積し、露光光に対する反射率を減少させること
もできる。
【００５０】続いて下層金属配線３中のAl合金膜３−２
にまで達するヴィア孔５を形成した状態を図11Ｃに示
す。さらに、図11Ｄに示すようにヴィア孔５内にAlプラ
グ６を形成する。
にまで達するヴィア孔５を形成した状態を図11Ｃに示
す。さらに、図11Ｄに示すようにヴィア孔５内にAlプラ
グ６を形成する。
【００５１】その後、例えばスパッタ法によってAl合金
膜７−１を400 〜1000nmの厚さに堆積し、所要のパター
ンに加工し、さらにその上面および側面にW 膜７−３を
形成した状態を図11Ｅに示す。このようにして図10に示
す多層配線構造と同様のものを製造することができる。
膜７−１を400 〜1000nmの厚さに堆積し、所要のパター
ンに加工し、さらにその上面および側面にW 膜７−３を
形成した状態を図11Ｅに示す。このようにして図10に示
す多層配線構造と同様のものを製造することができる。
【００５２】図11Ａ〜11Ｅに示した例においては、ヴィ
ア孔５を形成する際に、下層金属配線３のＷ膜３−４を
も除去してヴィア孔の底部にAl合金膜３−２を露出させ
るようにしたが、図９に示した例の場合と同様に、先ず
層間絶縁膜４のみを除去し、Alプラグ６を形成する直前
にＷ膜を除去し、大気中に取り出すことなく連続してAl
プラグを形成するようにしても良い。このようにする
と、良好なコンタクト特性を容易に得ることができる。
ア孔５を形成する際に、下層金属配線３のＷ膜３−４を
も除去してヴィア孔の底部にAl合金膜３−２を露出させ
るようにしたが、図９に示した例の場合と同様に、先ず
層間絶縁膜４のみを除去し、Alプラグ６を形成する直前
にＷ膜を除去し、大気中に取り出すことなく連続してAl
プラグを形成するようにしても良い。このようにする
と、良好なコンタクト特性を容易に得ることができる。
【００５３】図12Ａ〜12Ｅは、図７に示した多層配線構
造を製造する順次の工程を断面図である。先ず、図12Ａ
に示すように、シリコン基板１の表面に下地絶縁膜２を
形成し、さらにその上にスパッタ法でAl合金膜３−２を
300 〜800nm の膜厚に堆積し、続いて同じくスパッタ法
によって20〜100nm の膜厚にTiW 膜３−３を堆積する。
造を製造する順次の工程を断面図である。先ず、図12Ａ
に示すように、シリコン基板１の表面に下地絶縁膜２を
形成し、さらにその上にスパッタ法でAl合金膜３−２を
300 〜800nm の膜厚に堆積し、続いて同じくスパッタ法
によって20〜100nm の膜厚にTiW 膜３−３を堆積する。
【００５４】次に、前記Al合金膜３−２とTiW 膜３−３
とが積層された金属膜を所要のパターンに加工して下層
金属配線３を形成し、続いて全面にレジスト41を塗布
し、プラグを形成すべき領域に孔45を形成し、その底部
に露出するTiW 膜３−３を除去してAl合金膜３−２の表
面を露出させた状態を図12Ｂに示す。次に、例えばDMAH
を原料とするCVD 法で孔45内にのみ選択的にアルミニウ
ムを堆積することによって図12Ｃに示すようにAlプラグ
６を形成する。このCVD 成膜中の温度(260℃程度) にお
いてもレジスト41からのガス放出が少なく、またレジス
トパターンのくずれが小さいことが必要である。このた
めには、例えば高純度窒素雰囲気中でＵＶキュアを行
い、連続してAl-CVD成膜温度よりも高い温度でベーキン
グすることが有効である。また、レジスト41の代わりに
ポリイミド膜等の有機絶縁膜を使用することもできる。
この場合には、例えばポリイミド膜を塗布し、加熱重合
させ、さらにプラズマCVD 法によってSiO2膜を堆積した
後、ヴィア孔に対応するレジストパターンを形成し、フ
ッ素系のガスを用いたＲＩＥによってCVD-SiO2膜を除去
し、さらにレジストを除去した後、酸素ガスを用いたRI
E によってポリイミド膜を除去して孔45を形成すること
ができる。この方法は、レジストを使用する場合に比べ
て工程は長くなるが、耐熱性に優れているため、CVD 成
膜中の放出ガスやパターンのくずれを小さくすることが
できる。
とが積層された金属膜を所要のパターンに加工して下層
金属配線３を形成し、続いて全面にレジスト41を塗布
し、プラグを形成すべき領域に孔45を形成し、その底部
に露出するTiW 膜３−３を除去してAl合金膜３−２の表
面を露出させた状態を図12Ｂに示す。次に、例えばDMAH
を原料とするCVD 法で孔45内にのみ選択的にアルミニウ
ムを堆積することによって図12Ｃに示すようにAlプラグ
６を形成する。このCVD 成膜中の温度(260℃程度) にお
いてもレジスト41からのガス放出が少なく、またレジス
トパターンのくずれが小さいことが必要である。このた
めには、例えば高純度窒素雰囲気中でＵＶキュアを行
い、連続してAl-CVD成膜温度よりも高い温度でベーキン
グすることが有効である。また、レジスト41の代わりに
ポリイミド膜等の有機絶縁膜を使用することもできる。
この場合には、例えばポリイミド膜を塗布し、加熱重合
させ、さらにプラズマCVD 法によってSiO2膜を堆積した
後、ヴィア孔に対応するレジストパターンを形成し、フ
ッ素系のガスを用いたＲＩＥによってCVD-SiO2膜を除去
し、さらにレジストを除去した後、酸素ガスを用いたRI
E によってポリイミド膜を除去して孔45を形成すること
ができる。この方法は、レジストを使用する場合に比べ
て工程は長くなるが、耐熱性に優れているため、CVD 成
膜中の放出ガスやパターンのくずれを小さくすることが
できる。
【００５５】このAlプラグ６の形成と、TiW 膜３−３の
除去とは別個の装置を用いて行うこともできるが、同一
の装置内で連続して処理し、TiW 膜３−３を除去するこ
とによって露出されたAl合金膜３−２の表面を大気や洗
浄溶液などに曝すことなくAlプラグ６を形成する方が、
容易に良好なヴィアコンタクトを得ることができる。
除去とは別個の装置を用いて行うこともできるが、同一
の装置内で連続して処理し、TiW 膜３−３を除去するこ
とによって露出されたAl合金膜３−２の表面を大気や洗
浄溶液などに曝すことなくAlプラグ６を形成する方が、
容易に良好なヴィアコンタクトを得ることができる。
【００５６】続いてレジスト41を除去し、Alプラグ６の
上面が露出するように層間絶縁膜４を形成した状態を図
12D に示す。例えばポリイミド膜を全面に塗布し、加熱
重合させた後に、Alプラグ６の上面が露出するまでエッ
チバックする方法を採用することができる。この他に、
例えばTEOSと酸素とを原料ガスとするプラズマCVD 法に
よってCVD-SiO2膜を堆積し、さらにその上にTEOSとオゾ
ンとを原料ガスとする常圧CVD 法によってCVD-SiO2膜を
堆積した後、Alプラグの上面が露出するまでエッチバッ
クする方法などを採用することができる。
上面が露出するように層間絶縁膜４を形成した状態を図
12D に示す。例えばポリイミド膜を全面に塗布し、加熱
重合させた後に、Alプラグ６の上面が露出するまでエッ
チバックする方法を採用することができる。この他に、
例えばTEOSと酸素とを原料ガスとするプラズマCVD 法に
よってCVD-SiO2膜を堆積し、さらにその上にTEOSとオゾ
ンとを原料ガスとする常圧CVD 法によってCVD-SiO2膜を
堆積した後、Alプラグの上面が露出するまでエッチバッ
クする方法などを採用することができる。
【００５７】次に、Arイオンを用いたスパッタエッチン
グを行ってAlプラグ６の表面に形成されたアルミナ膜を
除去した後、スパッタ法でAl合金膜７−１を400 〜1000
nmの膜厚に堆積し、続いてやはり例えばスパッタ法で20
〜200nm の膜厚にTiW 膜７−２を堆積する。そして最後
に図12E に示すように前記のAl合金膜７−１とTiW 膜７
−２とが積層された金属膜を所要のパターンに加工し、
上層金属配線７を形成して図７に示した多層配線構造を
得ることができる。
グを行ってAlプラグ６の表面に形成されたアルミナ膜を
除去した後、スパッタ法でAl合金膜７−１を400 〜1000
nmの膜厚に堆積し、続いてやはり例えばスパッタ法で20
〜200nm の膜厚にTiW 膜７−２を堆積する。そして最後
に図12E に示すように前記のAl合金膜７−１とTiW 膜７
−２とが積層された金属膜を所要のパターンに加工し、
上層金属配線７を形成して図７に示した多層配線構造を
得ることができる。
【００５８】図１２に示した製造方法は、図８に示した
方法に比べて次のような利点が得られる。先ず、Alプラ
グ６を形成してから層間絶縁膜４を形成するため、層間
絶縁膜に微細なヴィア孔を制御性良く形成する技術が必
要でなくなる。またヴィア孔をRIE で形成する際にヴィ
ア孔底部のAl合金膜３−２表面やヴィア孔側壁に汚染が
発生することもなくなる。次に、層間絶縁膜４にポリイ
ミドを使用した場合には、容易に平坦性の高い層間絶縁
膜を形成することができ、層間絶縁膜中の残留応力も小
さくすることができる。また、例えばCVD 法で作成した
CVD-SiO2膜を使用する場合に比較して層間絶縁膜の誘電
率を低くすることができ、配線間および配線基板間の静
電容量を減少させ、半導体装置の動作速度を速くするこ
とができる。
方法に比べて次のような利点が得られる。先ず、Alプラ
グ６を形成してから層間絶縁膜４を形成するため、層間
絶縁膜に微細なヴィア孔を制御性良く形成する技術が必
要でなくなる。またヴィア孔をRIE で形成する際にヴィ
ア孔底部のAl合金膜３−２表面やヴィア孔側壁に汚染が
発生することもなくなる。次に、層間絶縁膜４にポリイ
ミドを使用した場合には、容易に平坦性の高い層間絶縁
膜を形成することができ、層間絶縁膜中の残留応力も小
さくすることができる。また、例えばCVD 法で作成した
CVD-SiO2膜を使用する場合に比較して層間絶縁膜の誘電
率を低くすることができ、配線間および配線基板間の静
電容量を減少させ、半導体装置の動作速度を速くするこ
とができる。
【００５９】図13は本発明による製造方法によって製造
すべき多層配線構造の一例の構成を示す断面図である。
本例においては図10に示した例と同様に、Al合金膜３−
２をパターニングして細線を形成し、その上面および側
面をＷ膜３−４によって被覆して下層金属配線３を形成
するとともにAlプラグ６の側壁にもＷ膜42によって被覆
している。このことによって、例えば層間絶縁膜４に含
まれている水分の影響によってAlプラグ６が腐食される
ことによる不良の発生を防止し、さらに信頼性を高める
ことができる。
すべき多層配線構造の一例の構成を示す断面図である。
本例においては図10に示した例と同様に、Al合金膜３−
２をパターニングして細線を形成し、その上面および側
面をＷ膜３−４によって被覆して下層金属配線３を形成
するとともにAlプラグ６の側壁にもＷ膜42によって被覆
している。このことによって、例えば層間絶縁膜４に含
まれている水分の影響によってAlプラグ６が腐食される
ことによる不良の発生を防止し、さらに信頼性を高める
ことができる。
【００６０】図14〜19は、図13に示した多層配線構造を
製造する本発明の方法の一実施例の順次の工程を示す断
面図である。先ず、図14に示すように下地絶縁膜２が形
成されたシリコン基板１の上に、例えばスパッタ法でAl
合金膜３−２を300 〜800nm の膜厚に堆積する。次に、
このAl合金膜３−２を所要のパターンに加工し、続いて
全面にレジスト41を塗布し、プラグを形成すべき領域に
孔45を形成し、その底部にAl合金膜３−２の表面を露出
させた状態を図15に示す。次に、例えばDMAHを原料とす
るCVD 法で孔45内にのみ選択的にアルミニウムを堆積す
ることによってAlプラグ６を図16に示すように形成す
る。本例においても、図12において説明したように、レ
ジスト41の代わりにポリイミド膜等の有機絶縁膜を使用
することもできる。
製造する本発明の方法の一実施例の順次の工程を示す断
面図である。先ず、図14に示すように下地絶縁膜２が形
成されたシリコン基板１の上に、例えばスパッタ法でAl
合金膜３−２を300 〜800nm の膜厚に堆積する。次に、
このAl合金膜３−２を所要のパターンに加工し、続いて
全面にレジスト41を塗布し、プラグを形成すべき領域に
孔45を形成し、その底部にAl合金膜３−２の表面を露出
させた状態を図15に示す。次に、例えばDMAHを原料とす
るCVD 法で孔45内にのみ選択的にアルミニウムを堆積す
ることによってAlプラグ６を図16に示すように形成す
る。本例においても、図12において説明したように、レ
ジスト41の代わりにポリイミド膜等の有機絶縁膜を使用
することもできる。
【００６１】続いてレジスト41を除去した後、例えばWF
6 ガスとシランガスとを原料とするCVD 法によってAl合
金膜３−２の上面および側面にのみＷ膜３−４を25〜15
0nmの膜厚に堆積することによって下層金属配線３を形
成すると同時に、Alプラグ６の上面および側面にも選択
的にＷ膜42を堆積した様子を図17に示す。次に、図18に
示すようにAlプラグ６の上面のＷ膜42が露出するように
層間絶縁膜４を形成する。これは、例えばポリイミドを
全面に塗布し、加熱重合させた後、Alプラグ６の上面の
Ｗ膜42が露出するまでエッチバックする方法で形成する
ことができる。この他に、例えばTEOSと酸素とを原料と
するプラズマCVD 法と、TEOSとオゾンとを原料とする常
圧CVD 法によってCVD-SiO2膜を堆積し、同様にAlプラグ
６の上面のＷ膜42が露出するまでエッチバックする方法
を採用することもできる。
6 ガスとシランガスとを原料とするCVD 法によってAl合
金膜３−２の上面および側面にのみＷ膜３−４を25〜15
0nmの膜厚に堆積することによって下層金属配線３を形
成すると同時に、Alプラグ６の上面および側面にも選択
的にＷ膜42を堆積した様子を図17に示す。次に、図18に
示すようにAlプラグ６の上面のＷ膜42が露出するように
層間絶縁膜４を形成する。これは、例えばポリイミドを
全面に塗布し、加熱重合させた後、Alプラグ６の上面の
Ｗ膜42が露出するまでエッチバックする方法で形成する
ことができる。この他に、例えばTEOSと酸素とを原料と
するプラズマCVD 法と、TEOSとオゾンとを原料とする常
圧CVD 法によってCVD-SiO2膜を堆積し、同様にAlプラグ
６の上面のＷ膜42が露出するまでエッチバックする方法
を採用することもできる。
【００６２】続いて、例えばフッ素系のガスを用いたRI
E によってAlプラグ６上面のＷ膜42を除去する。そし
て、例えばArイオンを用いたスパッタエッチングを行っ
てAlプラグ６の表面に形成されたアルミナ膜を除去した
後、スパッタ法でAl合金膜７−１を400 〜1000nmの膜厚
に堆積し、所要のパターンに加工し、このAl合金膜７−
１の上面および側面にＷ膜７−３を形成した状態を図19
に示す。このようにして図13に示す多層配線構造を製造
することができる。
E によってAlプラグ６上面のＷ膜42を除去する。そし
て、例えばArイオンを用いたスパッタエッチングを行っ
てAlプラグ６の表面に形成されたアルミナ膜を除去した
後、スパッタ法でAl合金膜７−１を400 〜1000nmの膜厚
に堆積し、所要のパターンに加工し、このAl合金膜７−
１の上面および側面にＷ膜７−３を形成した状態を図19
に示す。このようにして図13に示す多層配線構造を製造
することができる。
【００６３】図20〜26は、本発明に至る過程において案
出された多層配線構造の他の例を製造する順次の工程に
おける構造を示す断面図である。ここでは互いに直交す
る２方向から見たAlプラグの中央での断面図をそれぞれ
ＡおよびＢで示してある。先ず、図20ＡおよびＢに示す
ように、下地絶縁膜２が形成されたシリコン基板１の上
に、例えばスパッタ法によってAl合金膜３−２を300 〜
800nm の膜厚に堆積し、続いてやはり、例えばスパッタ
法によって20〜100nm の膜厚にTiW 膜３−３を堆積す
る。
出された多層配線構造の他の例を製造する順次の工程に
おける構造を示す断面図である。ここでは互いに直交す
る２方向から見たAlプラグの中央での断面図をそれぞれ
ＡおよびＢで示してある。先ず、図20ＡおよびＢに示す
ように、下地絶縁膜２が形成されたシリコン基板１の上
に、例えばスパッタ法によってAl合金膜３−２を300 〜
800nm の膜厚に堆積し、続いてやはり、例えばスパッタ
法によって20〜100nm の膜厚にTiW 膜３−３を堆積す
る。
【００６４】次に、前記のAl合金膜３−２とTiW 膜３−
３とが積層された金属膜を所要のパターンに加工し、下
層金属配線３を形成し、続いて絶縁膜31を１〜2.5 μm
の厚さに堆積した状態を図21ＡおよびＢに示す。この絶
縁膜31は、例えばTEOSと酸素とを原料ガスとするプラズ
マCVD 法によって膜厚が100nm のCVD-SiO2膜を堆積し、
TEOSとオゾンとを原料ガスとする常圧CVD 法によって膜
厚が２μm のCVD-SiO2膜を堆積し、平坦部の膜厚が1.2
μm となるまでエッチバックを行い、再びプラズマCVD
法によって膜厚が500nm のCVD-SiO2膜を堆積する方法に
よって形成することができる。
３とが積層された金属膜を所要のパターンに加工し、下
層金属配線３を形成し、続いて絶縁膜31を１〜2.5 μm
の厚さに堆積した状態を図21ＡおよびＢに示す。この絶
縁膜31は、例えばTEOSと酸素とを原料ガスとするプラズ
マCVD 法によって膜厚が100nm のCVD-SiO2膜を堆積し、
TEOSとオゾンとを原料ガスとする常圧CVD 法によって膜
厚が２μm のCVD-SiO2膜を堆積し、平坦部の膜厚が1.2
μm となるまでエッチバックを行い、再びプラズマCVD
法によって膜厚が500nm のCVD-SiO2膜を堆積する方法に
よって形成することができる。
【００６５】次に、全面にレジストを塗布し、上層金属
配線を形成すべき領域のレジストを除去した後、例えば
フッ酸系のガスを用いたRIE によって絶縁膜31に配線溝
32を0.5 〜1.2 μm の深さに形成し、続いてレジストを
除去した状態を図22ＡおよびＢに示す。 次に全面にレ
ジストを塗布し、今度はヴィア孔を形成すべき領域のレ
ジストを除去した後、例えばフッ酸系のガスを用いるRI
E によって絶縁膜31にヴィア孔５を0.5 〜1.2 μm の深
さに形成し、その底部にAl合金膜３−２を露出させ、続
いてレジストを除去した様子を図23ＡおよびＢに示す。
配線を形成すべき領域のレジストを除去した後、例えば
フッ酸系のガスを用いたRIE によって絶縁膜31に配線溝
32を0.5 〜1.2 μm の深さに形成し、続いてレジストを
除去した状態を図22ＡおよびＢに示す。 次に全面にレ
ジストを塗布し、今度はヴィア孔を形成すべき領域のレ
ジストを除去した後、例えばフッ酸系のガスを用いるRI
E によって絶縁膜31にヴィア孔５を0.5 〜1.2 μm の深
さに形成し、その底部にAl合金膜３−２を露出させ、続
いてレジストを除去した様子を図23ＡおよびＢに示す。
【００６６】次に、図24ＡおよびＢに示すように、例え
ばDMAHを原料とするCVD 法でヴィア孔５内にのみ選択的
にアルミニウムを堆積することによってAlプラグ６を形
成する。このAlプラグ６の形成と、TiW 膜３−３の除去
とは別個の装置で行うことも可能であるが、同一の装置
内で連続して処理し、TiW 膜３−３の除去によって露出
したAl合金膜３−２の表面を大気や洗浄溶液に曝すこと
なくAlプラグ６を形成する方が、容易に良好なヴィアコ
ンタクトを得ることができるので有利である。この場合
には、前工程において、ヴィア孔形成後にTiW 膜３−３
の除去は行わずにレジストのみを除去する。
ばDMAHを原料とするCVD 法でヴィア孔５内にのみ選択的
にアルミニウムを堆積することによってAlプラグ６を形
成する。このAlプラグ６の形成と、TiW 膜３−３の除去
とは別個の装置で行うことも可能であるが、同一の装置
内で連続して処理し、TiW 膜３−３の除去によって露出
したAl合金膜３−２の表面を大気や洗浄溶液に曝すこと
なくAlプラグ６を形成する方が、容易に良好なヴィアコ
ンタクトを得ることができるので有利である。この場合
には、前工程において、ヴィア孔形成後にTiW 膜３−３
の除去は行わずにレジストのみを除去する。
【００６７】続いて、例えばスパッタ法によって全面に
TiW 膜33を20〜200nm の膜厚に堆積し、エッチバックを
行って配線溝32の側面にのみ残した様子を図25Ａおよび
Ｂに示す。次に、例えばDMAHを原料とするCVD 法で配線
溝32内にのみ選択的にAl合金膜７−１を堆積することに
よって上層金属配線７を形成した状態を図26ＡおよびＢ
に示す。このような方法の代わりに、例えばスパッタ堆
積時の基板温度を制御することにより段差被覆性を向上
させたスパッタ法で全面にAl合金膜を堆積し、エッチバ
ックによって配線溝以外のAl合金膜を除去して上層金属
配線７を形成する方法も考えられる。また、例えばスパ
ッタ法によって20〜100nm の膜厚にAl合金膜を堆積し、
大気に曝すことなくCVD 法によるAl合金膜の堆積を行っ
たり、プラズマ放電によって発生した水素ラジカルを基
板に照射しながらCVD を行うことによって全面にAl膜堆
積の核を発生させ、連続してラジカル照射を用いずにCV
D 成膜を続けるなどの方法によって全面にAl合金膜を堆
積し、エッチバックによって配線溝以外のAl合金膜を除
去して上層金属配線７を形成する方法も考えられる。
TiW 膜33を20〜200nm の膜厚に堆積し、エッチバックを
行って配線溝32の側面にのみ残した様子を図25Ａおよび
Ｂに示す。次に、例えばDMAHを原料とするCVD 法で配線
溝32内にのみ選択的にAl合金膜７−１を堆積することに
よって上層金属配線７を形成した状態を図26ＡおよびＢ
に示す。このような方法の代わりに、例えばスパッタ堆
積時の基板温度を制御することにより段差被覆性を向上
させたスパッタ法で全面にAl合金膜を堆積し、エッチバ
ックによって配線溝以外のAl合金膜を除去して上層金属
配線７を形成する方法も考えられる。また、例えばスパ
ッタ法によって20〜100nm の膜厚にAl合金膜を堆積し、
大気に曝すことなくCVD 法によるAl合金膜の堆積を行っ
たり、プラズマ放電によって発生した水素ラジカルを基
板に照射しながらCVD を行うことによって全面にAl膜堆
積の核を発生させ、連続してラジカル照射を用いずにCV
D 成膜を続けるなどの方法によって全面にAl合金膜を堆
積し、エッチバックによって配線溝以外のAl合金膜を除
去して上層金属配線７を形成する方法も考えられる。
【００６８】このような工程を採用することによって図
８に示した工程を採用する場合に比較して、上層金属配
線７が形成された時点で既に配線間を埋め込む絶縁膜が
形成され、かつその表面の平坦化が行われているため、
微細な配線間を埋め込み、平坦化するための複雑な工程
を用いる必要がなくなるという利点が得られる。この利
点は、特に上層金属配線７の形成後にさらに他の同様の
工程を繰り返して３層以上の配線層を形成する場合に重
要となる。
８に示した工程を採用する場合に比較して、上層金属配
線７が形成された時点で既に配線間を埋め込む絶縁膜が
形成され、かつその表面の平坦化が行われているため、
微細な配線間を埋め込み、平坦化するための複雑な工程
を用いる必要がなくなるという利点が得られる。この利
点は、特に上層金属配線７の形成後にさらに他の同様の
工程を繰り返して３層以上の配線層を形成する場合に重
要となる。
【００６９】なお、ここでは下層金属配線３として、Al
合金膜３−２の上にTiW 膜３−３を積層したものを使用
した例を示したが、例えば、図４に示されるようにTiW
膜３−１の上にAl合金膜３−２を積層したものを使用す
ることも、図10に示されたようにAl合金膜３−２の上面
および側面にＷ膜３−４を積層したものを使用すること
も可能である。
合金膜３−２の上にTiW 膜３−３を積層したものを使用
した例を示したが、例えば、図４に示されるようにTiW
膜３−１の上にAl合金膜３−２を積層したものを使用す
ることも、図10に示されたようにAl合金膜３−２の上面
および側面にＷ膜３−４を積層したものを使用すること
も可能である。
【００７０】上述した本発明による方法によって製造さ
れる多層配線構造の特性上の優位性を確認するために以
下の実験を行った。先ず、本発明に至る過程において案
出された多層配線構造の例として、図８Ａ〜８Ｅに示し
たものとほぼ同様の工程を使用して図27に示すような多
層配線構造を製造した。この多層配線構造は、上層金属
配線７をアルミニウム膜７−４で形成した以外は図７に
示した例と同様である。直径0.8 μm のヴィア孔の初期
抵抗は0.2 Ω前後と低いものであった。比較用に従来の
多層配線構造として、上述した文献４に示された方法を
用いて図28に示す多層配線構造を製造した。この多層配
線構造では、下地絶縁膜２の上にAl-Cu 合金膜３−５
と、TiN 膜３−６とよりなる下層金属配線３を形成し、
層間絶縁膜４を形成した後、Al-Cu 合金膜３−５が露出
するようにヴィア孔５を形成し、この層間絶縁膜の上お
よびヴィア孔の内壁にTi膜７−５、TiN 膜７−６を順次
に形成し、ヴィア孔内にＷプラグ８を形成し、さらにTi
N 膜７−６の上に、前記プラグの上面と接するようにAl
-Cu 合金膜７−７を形成して上層金属配線７を形成した
ものである。このようにして形成した従来の多層配線構
造の直径0.8 μm のヴィア孔の初期抵抗は0.5 Ω前後
と、上述した図２７に示す構造と比較して２倍以上も高
いものであった。
れる多層配線構造の特性上の優位性を確認するために以
下の実験を行った。先ず、本発明に至る過程において案
出された多層配線構造の例として、図８Ａ〜８Ｅに示し
たものとほぼ同様の工程を使用して図27に示すような多
層配線構造を製造した。この多層配線構造は、上層金属
配線７をアルミニウム膜７−４で形成した以外は図７に
示した例と同様である。直径0.8 μm のヴィア孔の初期
抵抗は0.2 Ω前後と低いものであった。比較用に従来の
多層配線構造として、上述した文献４に示された方法を
用いて図28に示す多層配線構造を製造した。この多層配
線構造では、下地絶縁膜２の上にAl-Cu 合金膜３−５
と、TiN 膜３−６とよりなる下層金属配線３を形成し、
層間絶縁膜４を形成した後、Al-Cu 合金膜３−５が露出
するようにヴィア孔５を形成し、この層間絶縁膜の上お
よびヴィア孔の内壁にTi膜７−５、TiN 膜７−６を順次
に形成し、ヴィア孔内にＷプラグ８を形成し、さらにTi
N 膜７−６の上に、前記プラグの上面と接するようにAl
-Cu 合金膜７−７を形成して上層金属配線７を形成した
ものである。このようにして形成した従来の多層配線構
造の直径0.8 μm のヴィア孔の初期抵抗は0.5 Ω前後
と、上述した図２７に示す構造と比較して２倍以上も高
いものであった。
【００７１】上述した２つの試料のヴィア部分に電流を
流してエレクトロマイグレーション試験を行った。その
結果を図29に示す。図29において、横軸は時間を示し、
縦軸はヴィア抵抗の変化率（初期ヴィア抵抗との比）を
示すものである。本発明の製造方法で製造される多層配
線構造と同様の多層配線構造ではカーブＡに示すように
15時間以上に亘る試験中にもヴィア抵抗の値は殆ど変化
しなかったが、従来の多層配線構造ではカーブＢに示す
ように試験開始直後から顕著な上昇が見られた。このよ
うな試験結果より、本発明の方法によって製造される多
層配線構造は従来の多層配線構造に比較して初期特定お
よび信頼性ともに優れていることが確認できた。
流してエレクトロマイグレーション試験を行った。その
結果を図29に示す。図29において、横軸は時間を示し、
縦軸はヴィア抵抗の変化率（初期ヴィア抵抗との比）を
示すものである。本発明の製造方法で製造される多層配
線構造と同様の多層配線構造ではカーブＡに示すように
15時間以上に亘る試験中にもヴィア抵抗の値は殆ど変化
しなかったが、従来の多層配線構造ではカーブＢに示す
ように試験開始直後から顕著な上昇が見られた。このよ
うな試験結果より、本発明の方法によって製造される多
層配線構造は従来の多層配線構造に比較して初期特定お
よび信頼性ともに優れていることが確認できた。
【００７２】
【発明の効果】上述したように本発明による多層配線構
造の製造方法によれば、少なくとも下層金属配線はアル
ミニウムまたはまたはその合金膜と、その上面および側
面 が高融点金属またはその合金膜によって被覆された
構造となっているとともにヴィア孔内に形成されたアル
ミニウムまたはその合金から成るプラグの側面も高融点
金属またはその合金膜によって被覆された構造が得られ
るので、特にストレスマイグレーションに対して高い信
頼性を有する多層配線構造を製造することができる。ま
た、ヴィア孔内に形成されたアルミニウムまたはその合
金から成るプラグと下層金属配線との接続およびプラグ
と上層金属配線との接続が、何れもアルミニウムもしく
はアルミニウム合金同士の接触によって成されているた
め、ヴァア部に異種金属界面が存在することはない。し
たがって、ヴィアコンタクト抵抗が低くなり、高い動作
速度が得られるとともにエレクトロマイグレーションに
よるヴィア付近でのヒロックやボイドの発生も起こら
ず、きわめて高い信頼性を有する多層配線構造を製造す
ることができる。
造の製造方法によれば、少なくとも下層金属配線はアル
ミニウムまたはまたはその合金膜と、その上面および側
面 が高融点金属またはその合金膜によって被覆された
構造となっているとともにヴィア孔内に形成されたアル
ミニウムまたはその合金から成るプラグの側面も高融点
金属またはその合金膜によって被覆された構造が得られ
るので、特にストレスマイグレーションに対して高い信
頼性を有する多層配線構造を製造することができる。ま
た、ヴィア孔内に形成されたアルミニウムまたはその合
金から成るプラグと下層金属配線との接続およびプラグ
と上層金属配線との接続が、何れもアルミニウムもしく
はアルミニウム合金同士の接触によって成されているた
め、ヴァア部に異種金属界面が存在することはない。し
たがって、ヴィアコンタクト抵抗が低くなり、高い動作
速度が得られるとともにエレクトロマイグレーションに
よるヴィア付近でのヒロックやボイドの発生も起こら
ず、きわめて高い信頼性を有する多層配線構造を製造す
ることができる。
【図１】 図１は0.6 μｍ程度以下のデザインルールの
ＬＳＩに適用される従来の多層配線構造の構成を示す断
面図である。
ＬＳＩに適用される従来の多層配線構造の構成を示す断
面図である。
【図２】 図２Ａ〜Ｅは図１に示す従来の多層配線構造
を製造する従来の方法における順次の工程での構成を示
す断面図である。
を製造する従来の方法における順次の工程での構成を示
す断面図である。
【図３】 図３は従来の多層配線構造において発生する
エレクトロマイグレーション不良の一例を示す断面図で
ある。
エレクトロマイグレーション不良の一例を示す断面図で
ある。
【図４】 図４は本発明に至る過程において案出された
多層配線構造の一例の構成を示す断面図である。
多層配線構造の一例の構成を示す断面図である。
【図５】 図５Ａ〜Ｅは図４に示した多層配線構造を製
造する方法の一例の順次工程での構成を示す断面図であ
る。
造する方法の一例の順次工程での構成を示す断面図であ
る。
【図６】 図６は本発明による製造方法を実施するため
の製造装置の構成を示す線図である。
の製造装置の構成を示す線図である。
【図７】 図７は本発明に至る過程において案出された
多層配線構造の他の例の構成を示す断面図である。
多層配線構造の他の例の構成を示す断面図である。
【図８】 図８Ａ〜Ｅは図７に示した多層配線構造を製
造する方法の一例の順次工程での構成を示す断面図であ
る。
造する方法の一例の順次工程での構成を示す断面図であ
る。
【図９】 図９Ａ〜Ｅは図７に示した多層配線構造を製
造する方法の他の例における順次工程での構成を示す断
面図である。
造する方法の他の例における順次工程での構成を示す断
面図である。
【図１０】 図１０は本発明に至る過程において案出さ
れた多層配線構造のさらに他の例の構成を示す断面図で
ある。
れた多層配線構造のさらに他の例の構成を示す断面図で
ある。
【図１１】 図１１Ａ〜Ｅは図１０に示した多層配線構
造を製造する方法の一例における順次工程での構成を示
す断面図である。
造を製造する方法の一例における順次工程での構成を示
す断面図である。
【図１２】 図１２Ａ〜Ｅは図７に示した多層配線構造
を製造する方法の順次工程での構成を示す断面図であ
る。
を製造する方法の順次工程での構成を示す断面図であ
る。
【図１３】 図１３は本発明の製造方法によって製造さ
れる多層配線構造の構成を示す断面図である。
れる多層配線構造の構成を示す断面図である。
【図１４】 図１４は図１３に示した多層配線構造を製
造する本発明による方法の一実施例における最初の工程
での構成を示す断面図である。
造する本発明による方法の一実施例における最初の工程
での構成を示す断面図である。
【図１５】 図１５は同じく次の工程での構成を示す断
面図である。
面図である。
【図１６】 図１６は同じく次の工程での構成を示す断
面図である。
面図である。
【図１７】 図１７は同じく次の工程での構成を示す断
面図である。
面図である。
【図１８】 図１８は同じく次の工程での構成を示す断
面図である。
面図である。
【図１９】 図１９は同じく次の工程での構成を示す断
面図である。
面図である。
【図２０】 図２０ＡおよびＢは本発明に至る過程にお
いて案出された多層配線構造を製造する方法の最初の工
程での構成を示す断面図である。
いて案出された多層配線構造を製造する方法の最初の工
程での構成を示す断面図である。
【図２１】 図２１ＡおよびＢは同じく次の工程での構
成を示す断面図である。
成を示す断面図である。
【図２２】 図２２ＡおよびＢは同じく次の工程での構
成を示す断面図である。
成を示す断面図である。
【図２３】 図２３ＡおよびＢは同じく次の工程での構
成を示す断面図である。
成を示す断面図である。
【図２４】 図２４ＡおよびＢは同じく次の工程での構
成を示す断面図である。
成を示す断面図である。
【図２５】 図２５ＡおよびＢは同じく次の工程での構
成を示す断面図である。
成を示す断面図である。
【図２６】 図２６ＡおよびＢは同じく次の工程での構
成を示す断面図である。
成を示す断面図である。
【図２７】 図２７はエレクトロマイグレーション試験
を行った本発明に至る過程において案出された多層配線
構造を示す断面図である。
を行った本発明に至る過程において案出された多層配線
構造を示す断面図である。
【図２８】 図２８はエレクトロマイグレーション試験
を行った従来の多層配線構造の構造を示す断面図であ
る。
を行った従来の多層配線構造の構造を示す断面図であ
る。
【図２９】 図２７および２８に示した多層配線構造を
用いて行ったエレクトロマイグレーション試験の結果を
示すグラフである。
用いて行ったエレクトロマイグレーション試験の結果を
示すグラフである。
１ シリコン基板 ２ 下地絶縁膜 ３ 下層金属配線 ３−１ TiW 膜 ３−２ Al合金膜 ３−３ TiW 膜 ３−４ Ｗ膜 ３−５ Al-Cu 合金膜 ３−６ TiN 膜 ４ 層間絶縁膜 ５ ヴィア孔 ６ Alプラグ ７ 上層金属配線 ７−１ Al合金膜 ７−２ TiW 膜 ７−３ Ｗ膜 ７−４ Al膜 ８ Ｗプラグ ９ ヒロック １０ ボイド ２０ 準備室 ２１ ＣＶＤ室 ２２ ＲＩＥ室 ２３ スパッタ室 ２４ 搬送室 ３１ 絶縁膜 ３２ 配線溝 ３３ TiW 膜 ４１ レジスト ４２ Ｗ膜 ４５ 孔
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−243551（ＪＰ，Ａ) 特開 昭63−318139（ＪＰ，Ａ) 特開 平３−203325（ＪＰ，Ａ) 特開 平３−69121（ＪＰ，Ａ) 特開 平２−80575（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768
Claims (2)
- 【請求項１】 第１のアルミニウムまたはアルミニウム
合金膜を主体とする金属膜を所要のパターンの細線に加
工する工程と、 この細線上にアルミニウムまたはアルミニウム合金から
なるプラグを形成する工程と、 この細線の上面および側面に高融点金属または高融点金
属合金膜を被覆し、下層金属配線を形成すると同時に、
前記プラグの少なくとも側面に高融点金属または高融点
金属合金膜を被覆する工程と、 この下層金属配線およびプラグ上に、前記プラグの少な
くとも上面が露出するように層間絶縁膜を形成する工程
と、 前記層間絶縁膜上に第２のアルミニウムまたはアルミニ
ウム合金膜を形成する工程とを含むことを特徴とする多
層配線構造の製造方法。 - 【請求項２】 前記プラグを、有機アルミニウム化合物
ガスを原料とするＣＶＤ法によるアルミニウムまたはア
ルミニウム合金の選択堆積によって形成することを特徴
とする請求項１に記載の多層配線構造の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28180292A JP3133842B2 (ja) | 1991-10-24 | 1992-10-20 | 多層配線構造の製造方法 |
| US08/198,788 US5627345A (en) | 1991-10-24 | 1994-02-18 | Multilevel interconnect structure |
| US08/768,557 US5946799A (en) | 1991-10-24 | 1996-12-18 | Multilevel interconnect method of manufacturing |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27780391 | 1991-10-24 | ||
| JP3-277803 | 1991-10-24 | ||
| JP28180292A JP3133842B2 (ja) | 1991-10-24 | 1992-10-20 | 多層配線構造の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05198685A JPH05198685A (ja) | 1993-08-06 |
| JP3133842B2 true JP3133842B2 (ja) | 2001-02-13 |
Family
ID=26552574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28180292A Expired - Fee Related JP3133842B2 (ja) | 1991-10-24 | 1992-10-20 | 多層配線構造の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3133842B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0778823A (ja) * | 1993-09-09 | 1995-03-20 | Nec Corp | 半導体装置 |
| KR100312379B1 (ko) * | 1994-06-15 | 2002-04-06 | 박종섭 | 반도체소자의다중금속배선형성방법 |
| JP3277098B2 (ja) * | 1994-07-26 | 2002-04-22 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4943577B2 (ja) * | 2000-11-14 | 2012-05-30 | 白土 猛英 | Ｍｉｓ電界効果トランジスタ及びその製造方法 |
| JP3920802B2 (ja) * | 2003-03-28 | 2007-05-30 | Ｊｓｒ株式会社 | 配線、電極およびそれらの形成方法 |
| KR100739252B1 (ko) * | 2005-06-01 | 2007-07-12 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP5200430B2 (ja) * | 2007-06-21 | 2013-06-05 | 富士電機株式会社 | 金属薄膜の形成方法 |
| US9305788B2 (en) | 2012-10-29 | 2016-04-05 | Sumitomo Electric Device Innovations, Inc. | Method of fabricating semiconductor device |
| JP6052977B2 (ja) * | 2012-10-29 | 2016-12-27 | 住友電工デバイス・イノベーション株式会社 | 半導体装置およびその製造方法 |
-
1992
- 1992-10-20 JP JP28180292A patent/JP3133842B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05198685A (ja) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5305519A (en) | Multilevel interconnect structure and method of manufacturing the same | |
| US7671470B2 (en) | Enhanced mechanical strength via contacts | |
| US6306732B1 (en) | Method and apparatus for simultaneously improving the electromigration reliability and resistance of damascene vias using a controlled diffusivity barrier | |
| US7241696B2 (en) | Method for depositing a metal layer on a semiconductor interconnect structure having a capping layer | |
| JP3353727B2 (ja) | 半導体装置の配線構造の形成方法 | |
| US5985751A (en) | Process for fabricating interconnection of semiconductor device | |
| JP3133842B2 (ja) | 多層配線構造の製造方法 | |
| JP3244058B2 (ja) | 半導体装置の製造方法 | |
| JPH0917785A (ja) | 半導体装置のアルミニウム系金属配線 | |
| JP3816091B1 (ja) | 半導体装置及びその製造方法 | |
| JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
| JP2573621B2 (ja) | 電気的相互接続部の製造方法 | |
| JPH07254642A (ja) | 多層配線構造およびその製造方法 | |
| JP2001053151A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH1116914A (ja) | 半導体装置用の相互接続方法及び構成体 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| KR100475529B1 (ko) | 확산방지막 형성방법 및 이를 이용한 반도체 소자의금속배선 형성방법 | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JPH08264535A (ja) | 半導体装置の製造方法 | |
| JPH11297699A (ja) | 拡散バリア層およびその製造方法 | |
| JP2003258088A (ja) | 半導体装置、その製造方法、及びその製造装置 | |
| JPH06224150A (ja) | 多層配線構造の形成方法 | |
| JPH0621236A (ja) | 半導体装置およびその製造方法 | |
| JP2005057063A (ja) | 電子デバイス及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |