JP2005057063A - 電子デバイス及びその製造方法 - Google Patents

Abstract

【課題】 多層配線構造において、上層配線と下層配線との接続抵抗を低減すると共に高いＥＭ耐性を保証して信頼性を向上させる。
【解決手段】 下層配線２２の上に、第１、第２の絶縁性バリア膜２３、２４及び層間絶縁膜２５が積層されている。第２の層間絶縁膜２５の下部及び第２、第１の絶縁性バリア膜２４、２３には、下層配線２２に達する接続孔２６が形成され、第２の層間絶縁膜２５の上部には、接続孔２６に達する配線溝２７が形成されている。接続孔２６及び配線溝２７にはバリアメタル膜２８ａ及び銅膜２８ｂが順次埋め込まれ、上層配線２８が形成されている。第１の絶縁性バリア膜２３中の接続孔２６の第１の孔径は、第２の絶縁性バリア膜２４中の接続孔２６の第２の孔径よりも大きく、接続孔２６内に「ひさし部２６ａ」が形成され、接続孔２６の底部にバリアメタル膜２８ａが不連続に形成されている。
【選択図】 図５

Description

本発明は、電子デバイス及びその製造方法に関し、特に、ダマシン法を用いた信頼性の高い銅配線構造及びその形成方法に関するものである。

従来、半導体集積回路の配線材料としてアルミニウム合金が広く用いられてきた。しかし、半導体集積回路の微細化及び高集積化に伴い、配線間隔が狭小化した結果、配線の抵抗及び容量の増加に起因するＲＣ遅延が無視できないようになってきた。また、電流密度も世代と共に増加する傾向にあるので、従来のアルミニウム合金配線よりも信頼性の高い配線の必要性が高まっている。それらの課題の解決策として、ダマシン法による銅配線を採用することによって、配線の比抵抗を従来の２／３程度まで低減できると共に、配線のマイグレーション耐性も向上させることができる。しかし、銅配線においては、シリコン酸化膜（ＳｉＯ₂ ）をはじめとする絶縁膜中への銅（Ｃｕ）原子の拡散が速いため、Ｃｕ原子がトランジスタ中へ侵入してトランジスタの破壊を引き起こす。また、Ｃｕ原子が配線間へ拡散して配線間に予期せぬ架橋構造が形成された場合には、配線間における絶縁耐圧が劣化する等の現象が発生するため、配線用の銅膜の周囲に銅の拡散を防止するバリア膜を設ける必要がある。

現在、配線用銅膜の周辺を覆うために、一般的に、銅配線の下面及び側面には、銅の拡散防止層となり且つＷＮ、ＴａＮ又はＴｉＮ等からなる導電性バリア膜（バリアメタル膜）が用いられていると共に、銅配線の上面には、銅の拡散防止層となり且つＳｉＮ又はＳｉＣ等からなる絶縁性バリア膜が用いられている。尚、アルミ配線と比べて銅配線をエッチング加工により形成することは困難であるため、ダマシン法による銅配線形成が行なわれている。すなわち、堆積した層間絶縁膜に、配線パターンを持つ溝を形成した後、その溝の壁面をバリアメタル膜によって覆い、その後、電解メッキ法によって該溝に銅膜を埋め込む。その後、ＣＭＰ（Chemical Mechanical Polishing ）法によってバリアメタル膜及び銅膜を研磨して平坦化し、それによって銅配線を完成させる。具体的には、以下に説明するような２種類の従来例が知られている。

（第１の従来例）
図９は、第１の従来例に係る銅配線、具体的には、０．１３μｍデバイス以降の多層銅配線として一般に用いられているデュアルダマシン構造を持つ銅配線の断面図である。

図９に示すように、基板（図示省略）上に形成された第１の層間絶縁膜１０１中に、バリアメタル膜１０２ａ及び銅膜１０２ｂからなる下層配線１０２が形成されている。下層配線１０２の上及び第１の層間絶縁膜１０１の上には、銅の拡散防止を目的とした絶縁性バリア膜１０３が堆積されている。絶縁性バリア膜１０３の上には第２の層間絶縁膜１０４が堆積されている。第２の層間絶縁膜１０４の下部及び絶縁性バリア膜１０３には、下層配線１０２に達する接続孔１０５が形成されていると共に、第２の層間絶縁膜１０４の上部には、接続孔１０５に達する配線溝１０６が形成されている。また、接続孔１０５及び配線溝１０６には、バリアメタル膜１０７ａ及び銅膜１０７ｂからなる上層配線１０７が形成されている。上層配線１０７は、バリアメタル膜１０７ａ及び銅膜１０７ｂからなる、接続孔１０５中のプラグ部分を有し、該プラグ部分によって下層配線１０２と上層配線１０７とが電気的に接続される。ここで、該プラグ部分と下層配線１０２との接続部分（つまり接続孔１０５の底部）には、銅／バリアメタル／銅のサンドイッチ構造が見られる。

図１０（ａ）〜（ｆ）は、第１の従来例に係る銅配線の形成方法の各工程を示す断面図である。第１の従来例においては、デュアルダマシン（Dual Damascene）法、つまり、下層配線と接続する接続孔及び上層配線溝を形成した後、両者を銅膜によって同時に埋め込み、その後、該銅膜に対して研磨を行なう方法によって銅配線を形成する。

具体的には、まず、図１０（ａ）に示すように、基板（図示省略）上に形成された、シリコン酸化膜からなる第１の層間絶縁膜１０１の上に、下層配線溝パターンを持つレジストパターンをフォトリソグラフィー法により形成した後、該レジストパターンをマスクとして第１の層間絶縁膜１０１に対してドライエッチングを行なって配線溝を形成する。その後、配線溝が途中まで埋まるように、第１の層間絶縁膜１０１の上にＴａ／ＴａＮ積層膜からなるバリアメタル膜１０２ａ及び銅シード膜（図示省略）をスパッタ法により順次堆積した後、配線溝が完全に埋まるように、銅シード膜の上に銅膜１０２ｂを電解メッキ法により堆積する。その後、配線溝の外側のバリアメタル膜１０２ａ及び銅膜１０２ｂ（銅シード膜を含む：以下同じ）をＣＭＰ法により除去して下層配線１０２を形成する。尚、下層配線１０２は、以下に説明する工程によって形成される上層配線１０７（図１０（ｆ）参照）と同様の構造を持つ。

次に、図１０（ｂ）に示すように、下層配線１０２の上及び第１の層間絶縁膜１０１の上に、銅の拡散防止を目的とした、シリコン窒化膜等からなる絶縁性バリア膜１０３を厚さ５０ｎｍ堆積する。続いて、絶縁性バリア膜１０３の上に、例えば弗素含有シリコン酸化膜等からなる第２の層間絶縁膜１０４を厚さ６００ｎｍ堆積する。

次に、図１０（ｃ）に示すように、第２の層間絶縁膜１０４の上に、ＳｉＯＮ膜等からなる反射防止膜１０８を厚さ５０ｎｍ堆積する。続いて、下層配線１０２と上層配線１０７とを接続する接続孔パターンを持つレジストパターンをフォトリソグラフィー法により形成した後、該レジストパターンをマスクとして、反射防止膜１０８及び第２の層間絶縁膜１０４に対してドライエッチングを行なって接続孔１０５を形成する。

次に、接続孔１０５の形成と同様に、フォトリソグラフィー法及びドライエッチング法を用いて、図１０（ｄ）に示すように、第２の層間絶縁膜１０４に上層配線溝１０６を形成する。その後、基板全面に対して異方性エッチングを行なうことにより、図１０（ｅ）に示すように、残存する反射防止膜１０８を除去すると共に、絶縁性バリア膜１０３における接続孔１０５に露出する部分を除去する。

次に、図１０（ｆ）に示すように、接続孔１０５及び上層配線溝１０６が途中まで埋まるように、第２の層間絶縁膜１０４の上にＴａ／ＴａＮ積層膜からなるバリアメタル膜１０７ａ及び銅シード膜（図示省略）をスパッタ法により順次堆積する。その後、接続孔１０５及び上層配線溝１０６が完全に埋まるように、銅シード膜の上に銅膜１０７ｂを電解メッキ法により堆積する。その後、上層配線溝１０６の外側のバリアメタル膜１０７ａ及び銅膜１０７ｂ（銅シード膜を含む：以下同じ）をＣＭＰ法により除去して上層配線１０７を形成する。上層配線１０７は、接続孔１０５に形成されたプラグ部分を持つ。ここで、接続孔１０５及び上層配線溝１０６に充填された銅膜１０７ｂの下面及び側面に成膜されたバリアメタル膜１０７ａは、銅の拡散防止層として機能する。

以上に説明した、第１の従来例に係る方法、つまり図１０（ａ）〜（ｆ）に示すような製造工程を繰り返し実施することにより、従来の多層銅配線を有する半導体装置が得られる。

（第２の従来例）
図１１は、第２の従来例（特許文献１参照）に係る銅配線の断面図である。

図１１に示すように、シリコン基板（図示省略）上に形成された第１の層間絶縁膜２０１中に、バリアメタル膜２０２ａ及び銅膜２０２ｂからなる下層配線２０２が形成されている。下層配線２０２の上及び第１の層間絶縁膜２０１の上には、銅の拡散防止を目的とした第１の絶縁性バリア膜２０３が堆積されている。第１の絶縁性バリア膜２０３の上には第２の層間絶縁膜２０４が堆積されている。第２の層間絶縁膜２０４の上には第２の絶縁性バリア膜２０５が堆積されている。第２の絶縁性バリア膜２０５の上には第３の層間絶縁膜２０６が堆積されている。第１の絶縁性バリア膜２０３、第２の層間絶縁膜２０４及び第２の絶縁性バリア膜２０５には、下層配線２０２に達する接続孔２０７が形成されていると共に、第３の層間絶縁膜２０６には、接続孔２０７に達する配線溝２０８が形成されている。また、接続孔２０７及び配線溝２０８には、バリアメタル膜２０９ａ及び銅膜２０９ｂからなる上層配線２０９が形成されている。上層配線２０９は、バリアメタル膜２０９ａ及び銅膜２０９ｂからなる、接続孔２０７中のプラグ部分を有し、該プラグ部分によって下層配線２０２と上層配線２０９とが電気的に接続される。尚、バリアメタル膜２０９ａは、接続孔２０７及び配線溝２０８のそれぞれの壁面を覆っているが、両者の底面には形成されていない。すなわち、プラグ部分と下層配線２０２との接続部分（つまり接続孔２０７の底部）に、銅／バリアメタル／銅のサンドイッチ構造は見られない。

図１２（ａ）〜（ｈ）は、第２の従来例に係る銅配線の形成方法の各工程を示す断面図である。

まず、図１２（ａ）に示すように、基板（図示省略）上に形成された、シリコン酸化膜からなる第１の層間絶縁膜２０１の上に、下層配線溝パターンを持つレジストパターンをフォトリソグラフィー法により形成した後、該レジストパターンをマスクとして第１の層間絶縁膜２０１に対してドライエッチングを行なって配線溝を形成する。その後、配線溝が途中まで埋まるように、第１の層間絶縁膜２０１の上にＴａ／ＴａＮ積層膜からなるバリアメタル膜２０２ａ及び銅シード膜（図示省略）をスパッタ法により順次堆積した後、配線溝が完全に埋まるように、銅シード膜の上に銅膜２０２ｂを電解メッキ法により堆積する。その後、配線溝の外側のバリアメタル膜２０２ａ及び銅膜２０２ｂ（銅シード膜を含む：以下同じ）をＣＭＰ法により除去して下層配線２０２を形成する。尚、下層配線２０２は、以下に説明する工程によって形成される上層配線２０９（図１２（ｈ）参照）と同様の構造を持つ。

次に、図１２（ｂ）に示すように、下層配線２０２の上及び第１の層間絶縁膜２０１の上に、銅の拡散防止を目的とした、シリコン窒化膜等からなる第１の絶縁性バリア膜２０３を厚さ５０ｎｍ堆積する。続いて、第１の絶縁性バリア膜２０３の上に、例えば弗素含有シリコン酸化膜等からなる第２の層間絶縁膜２０４を厚さ２５０ｎｍ堆積する。続いて、第２の層間絶縁膜２０４の上に、銅の拡散防止を目的とした、シリコン窒化膜等からなる第２の絶縁性バリア膜２０５を厚さ５０ｎｍ堆積する。続いて、第２の絶縁性バリア膜２０５の上に、例えば弗素含有シリコン酸化膜等からなる第３の層間絶縁膜２０６を厚さ３００ｎｍ堆積する。

次に、図１２（ｃ）に示すように、第３の層間絶縁膜２０６の上に、ＳｉＯＮ膜等からなる反射防止膜２１０を厚さ５０ｎｍ堆積する。続いて、下層配線２０２と上層配線２０９とを接続する接続孔パターンを持つレジストパターンをフォトリソグラフィー法により形成した後、該レジストパターンをマスクとして、反射防止膜２１０、第３の層間絶縁膜２０６、第２の絶縁性バリア膜２０５及び第２の層間絶縁膜２０４に対してドライエッチングを行なって接続孔２０７を形成する。続いて、接続孔２０７の形成と同様に、フォトリソグラフィー法及びドライエッチング法を用いて、図１２（ｄ）に示すように、第３の層間絶縁膜２０６に上層配線溝２０８を形成する。接続孔２０７及び上層配線溝２０８の具体的な形成方法としては、特許文献１に開示されている様々な方法を用いることができる。

その後、基板全面に対して異方性エッチングを行なうことにより、図１２（ｅ）に示すように、残存する反射防止膜２１０を除去すると共に、第１の絶縁性バリア膜２０３における接続孔２０７に露出する部分を除去する。

次に、図１２（ｆ）に示すように、接続孔２０７及び上層配線溝２０８が途中まで埋まるように、第３の層間絶縁膜２０６の上にＴａ／ＴａＮ積層膜からなるバリアメタル膜２０７ａをスパッタ法により順次堆積する。その後、異方性エッチングによりバリアメタル膜２０７ａを、接続孔２０７及び上層配線溝２０８のそれぞれの壁面に形成されている部分を除いて除去する。言い換えると、接続孔２０７及び上層配線溝２０８のそれぞれの底部に形成されているバリアメタル膜２０７ａと、上層配線溝２０８の外側のバリアメタル膜２０７ａとを除去する。

続いて、接続孔２０７及び上層配線溝２０８が途中まで埋まるように、第３の層間絶縁膜２０６の上に銅シード膜をスパッタ法により堆積する。その後、接続孔２０７及び上層配線溝２０８が完全に埋まるように、銅シード膜の上に銅膜２０９ｂを電解メッキ法により堆積する。その後、上層配線溝２０８の外側の銅膜２０９ｂ（銅シード膜を含む：以下同じ）をＣＭＰ法により除去して上層配線２０９を形成する。上層配線２０９は、接続孔２０７に形成されたプラグ部分を持つ。ここで、接続孔２０７及び上層配線溝２０８に充填された銅膜２０９ｂの側面のみに成膜されたバリアメタル膜２０９ａは、銅の拡散防止層として機能する。

以上に説明した、第２の従来例に係る方法、つまり図１２（ａ）〜（ｈ）に示すような製造工程を繰り返し実施することにより、従来の多層銅配線を有する半導体装置が得られる。

尚、特許文献２は、スパッタリングによるバリアメタル形成において接続孔底部に堆積されるバリアメタルに対してスパッタエッチングを行ないながら接続孔壁面にバリアメタルを堆積する方法を開示している。この製造方法によっても、第２の従来例と同様の銅配線構造を得ることができる。
特開２００２−６４１４０号公報（請求項３〜３７、第４図〜第６図） 特開２００１−２８４４４９号公報（請求項２〜７、第１図〜第６図）

しかしながら、前述の第１の従来例の配線構造（図９参照）においては、下層配線１０２と上層配線１０７との接合部、厳密に言えば下層配線１０２と接続孔１０５中のプラグ部分との接合部が、必然的に、高抵抗のバリアメタル膜１０７ａを銅膜が挟み込む構造を持つため、配線抵抗を低く抑えることは困難である。また、その接合部のバリアメタル膜１０７ａが、銅の拡散を防止するという性質を持つことに加えて高抵抗であるため、エレクトロマイグレーション（Electro Migration ：ＥＭ）に対する耐性が低くなるという問題が生じる。

このような第１の従来例の課題に対して提案されたものが第２の従来例である。前述のように、第２の従来例に係る配線構造は、接続孔底部及び上層配線溝底部のバリアメタルをエッチバックにより除去する特許文献１の方法、又は接続孔底部のバリアメタルをスパッタエッチングにより除去しながら接続孔壁面にのみバリアメタルを形成する特許文献２の方法によって形成される。これらの製造方法によると、接続孔底部にバリアメタルがない構造が得られるため、配線同士の接続部の低抵抗化を図ることができると共に、第１の従来例の配線構造よりも高いＥＭ耐性を持つ第２の従来例の配線構造を実現できる。すなわち、第２の従来例の配線構造は、下層配線と接続孔中のプラグ部分との接合部においてバリアメタルを銅が挟み込まない構造（つまりバリアメタルが存在しない構造）であるため、接続孔底部において高温又は高電流密度に起因するＥＭ耐性の劣化が起こりにくくなるので、第１の従来例の配線構造における課題を解決することができる。

ところが、配線構造の微細化に伴い、第２の従来例においても、接続孔近傍に発生するボイドを十分に抑制できず、その結果、ＥＭ寿命が劣化するという問題が生じるようになってきた。以下、その理由について説明する。

すなわち、第２の従来例においては、下層配線２０２と上層配線２０９とを接続するための接続孔２０７の底部に形成されているバリアメタル膜２０７ａを除去するために、バリアメタル膜２０７ａの全面に対して異方性エッチングを行なう（図１２（ｆ）参照）。その結果、接続孔２０７及び上層配線溝２０８のそれぞれの壁面にバリアメタル膜２０７ａを残存させながら、その他のバリアメタル膜２０７ａを除去することができる（図１２（ｇ）参照）。このとき、接続孔２０７及び上層配線溝２０８を含む基板全面にエッチングガスが供給されるため、図１３に示すように、バリアメタル膜２０７ａが除去されて露出した膜表面（例えば第２の絶縁性バリア膜２０５の表面）にエッチングダメージが生じる。また、接続孔２０７及び上層配線溝２０８のそれぞれの壁面を覆うバリアメタル膜２０７ａには、リスパッタに起因するバリアメタル汚染（Ｔａ汚染）やＣｕ汚染が生じる。具体的には、上層配線溝２０８の底部のバリアメタル膜２０７ａを除去した場合には、露出した第２の絶縁性バリア膜２０５の表面にエッチングダメージ層２１１が形成されると同時に、上層配線溝２０８の壁面を覆うバリアメタル膜２０７ａにバリアメタル汚染（又はポリマー汚染）２１２が生じる。また、接続孔２０７の底部のバリアメタル膜２０７ａを除去した場合には、露出した下層配線２０２に、エッチングガスに起因するダメージが生じると共に、エッチングガスと銅との反応生成物が形成されてしまう。また、これと同時に、接続孔２０７の壁面を覆うバリアメタル膜２０７ａにＣｕ汚染（又はポリマー汚染）２１３が生じる。その結果、第２の従来例においても、接続孔近傍に発生するボイドを十分に抑制することはできないので、ＥＭ寿命の劣化を防止することはできない。

前記に鑑み、本発明は、多層配線間の接続抵抗が低く抑えられ且つ高いＥＭ耐性を持った電子デバイス及びその製造方法を提供することを目的とする。

本発明は、前記の目的を達成するためになされたものであって、本発明の基本的な考え方は次の通りである。すなわち、エッチバックを用いることなく接続孔底部のバリアメタル膜を不連続に形成することによって、接続孔内部の銅と接続孔底部の下層配線の銅とが直接接触する箇所を設け、それにより配線間の接続抵抗を抑制すると共に接続孔底部における銅の連続的な拡散を可能にしてボイドの成長つまりＥＭ耐性の劣化を防止するものである。

具体的には、本発明に係る第１の電子デバイスは、下層配線と、下層配線上に形成された層間絶縁膜と、層間絶縁膜の下部に設けられ且つ下層配線に達する接続孔と、層間絶縁膜の上部に設けられ且つ接続孔に達する配線溝と、配線溝及び接続孔に導電性バリア膜及び配線用導電膜を順次埋め込むことにより形成された上層配線とを備え、接続孔における最下部の孔径は、接続孔におけるその他の部分の孔径よりも大きい。

また、本発明に係る第２の電子デバイスは、下層配線と、下層配線上に形成された層間絶縁膜と、層間絶縁膜の下部に設けられ且つ下層配線に達する接続孔と、層間絶縁膜の上部に設けられ且つ接続孔に達する配線溝と、配線溝及び接続孔に導電性バリア膜及び配線用導電膜を順次埋め込むことにより形成された上層配線とを備え、接続孔の底部において導電性バリア膜は不連続に形成されていると共に、接続孔に埋め込まれた配線用導電膜と下層配線とが直接接触する箇所が存在する。

本発明に係る第１の電子デバイスの製造方法は、下層配線上に層間絶縁膜を形成する工程と、層間絶縁膜に、下層配線に達する接続孔を形成する工程と、接続孔の形成領域を含む層間絶縁膜の上部に配線溝を形成する工程と、配線溝及び接続孔に導電性バリア膜及び配線用導電膜を順次埋め込むことにより上層配線を形成する工程とを備え、接続孔は、最下部の孔径がその他の部分の孔径よりも大きくなるように形成される。

また、本発明に係る第２の電子デバイスの製造方法は、下層配線上に層間絶縁膜を形成する工程と、層間絶縁膜に、下層配線に達する接続孔を形成する工程と、接続孔の形成領域を含む層間絶縁膜の上部に配線溝を形成する工程と、配線溝及び接続孔に導電性バリア膜及び配線用導電膜を順次埋め込むことにより上層配線を形成する工程とを備え、接続孔に埋め込まれた配線用導電膜と下層配線とが直接接触する箇所が存在するように、導電性バリア膜は接続孔の底部において不連続に形成される。

本発明によると、接続孔における最下部の孔径を、その他の部分の孔径よりも大きくすることによって、言い換えると、接続孔内にひさし部を設けることによって、接続孔の壁面に導電性バリア膜を形成する際に、接続孔の底部においては該導電性バリア膜を不連続に形成することができる。このため、接続孔に埋め込まれる配線用導電膜（例えば銅膜）と、下層配線を構成する導電膜（例えば銅膜）とが直接接触する箇所を持つ配線構造を実現することができるので、多層配線間の接続抵抗を低減できる。また、導電性バリア膜をエッチングにより除去することなく前述の配線構造を形成するため、導電性バリア膜と配線用導電膜との界面における密着性を保つことができると共に、導電性バリア膜のダメージ又は汚染等に起因して接続孔内にボイドが生じる事態を防止できる。従って、高いＥＭ耐性を有する多層配線構造を実現することができる。

（本発明の基本原理）
本発明の各実施形態の説明の前に、本発明の基本原理、つまり課題発生のメカニズム及びその課題を解決するための本発明の基本的な考え方について説明する。

本発明の目的は、前述のように、多層配線同士の接続部の低抵抗化を図りつつＥＭ耐性の劣化を防止できる電子デバイス及びその製造方法を提供することにある。

ここで、まず、ＥＭ（Electro Migration ）の発生メカニズムについて図１４を参照しながら説明する。

図１４に示す配線構造においては、基板（図示省略）上に形成された第１の層間絶縁膜５１中に、バリアメタル膜５２ａ及び銅膜５２ｂからなる下層配線５２が形成されている。下層配線５２の上及び第１の層間絶縁膜５１の上には、銅の拡散防止を目的とした第１の絶縁性バリア膜５３が堆積されている。第１の絶縁性バリア膜５３の上には第２の層間絶縁膜５４が堆積されている。第２の層間絶縁膜５４の下部及び第１の絶縁性バリア膜５３には、下層配線５２に達する接続孔５５が形成されていると共に、第２の層間絶縁膜５４の上部には、接続孔５５に達する配線溝５６が形成されている。接続孔５５及び配線溝５６には、バリアメタル膜５７ａ及び銅膜５７ｂからなる上層配線５７が形成されている。上層配線５７の上及び第２の層間絶縁膜５６の上には、銅の拡散防止を目的とした第２の絶縁性バリア膜５８が堆積されている。

ＥＭとは、配線に電流が流れるとき、配線を構成する原子が電子の流れに駆動されて移動拡散してしまう現象である。このとき、一般的に原子の移動度は電流密度が高いほど、また温度が高いほど大きくなる。

図１４に示す配線構造の場合、下層配線５２と接続孔５５との間に電流が流れるとき、両者の接合部となるバリアメタル膜５７ａが最も高抵抗である。また、接続孔５５をエッチングにより形成した際に接続孔５５はテーバー形状になるため、接続孔５５の底部の断面積は、上層配線５７及び下層配線５２のそれぞれにおける接続孔５５の形成面の面積と比べて小さい。従って、下層配線５２と接続孔５５との接合部となるバリアメタル膜５７ａにおける電流密度は相対的に高くなる。従って、該バリアメタル膜５７ａの近傍の銅配線部は、他の銅配線部と比べて高温で且つ高電流密度であるので、該バリアメタル膜５７ａの近傍の銅配線部において、銅のＥＭが起こりやすい。例えば、上層配線５７から下層配線５２へ電子流ｅー が流れる場合（電流は下層配線５２から上層配線５７へ流れる）、バリアメタル膜５７ａの直下の下層配線５２を構成する原子が電子流ｅー に沿って移動拡散してボイド５９が形成されるため、配線抵抗が増大すると共に、断線が生じてしまう場合がある。また、下層配線５２から上層配線５７に電子流ｅー が流れる場合（電流は上層配線５７から下層配線５２へ流れる）、逆に、バリアメタル膜５７ａの直上の接続孔５５内のプラグ部分を構成する原子が電子流ｅー に沿って移動拡散してボイド６０が形成されるため、配線抵抗が増大すると共に、断線が生じてしまう場合がある。

このＥＭを防止するため、第２の従来例では、接続孔底部のバリアメタル膜を除去する。具体的には、スパッタ法によりバリアメタル膜を形成した後、接続孔底部のバリアメタル膜をエッチングにより選択的に除去する。

しかし、第２の従来例では、バリアメタル膜の除去工程においてエッチング種が膜表面に供給されるため、接続孔壁面のバリアメタル膜の表面がダメージを受けると共に汚染されるので、接続孔に埋め込まれる銅膜中にボイドが発生しやすくなる。その結果、接続孔壁面のバリアメタル膜と、バリアメタル膜の除去後に堆積されるシード膜（銅シード膜）との間の密着性が低下してＥＭ寿命が劣化してしまう。

また、第２の従来例では、バリアメタル膜をエッチングにより選択的に除去する結果、上層配線側面はバリアメタル膜（導体膜）により覆われる一方、上層配線の底面は絶縁性バリア膜（絶縁膜）により覆われる（図１１参照）。すなわち、配線材料（銅）に接するバリア膜材料が変化するため、２種類の界面が存在することになる。このため、該２種類の界面同士が接する箇所において、配線を構成する原子（銅）の拡散速度が異なるので、銅原子の流れが不連続になってボイドが発生しやすくなる結果、ＥＭ寿命がさらに劣化する。

さらに、第２の従来例においては、接続孔底部のバリアメタル膜をエッチングにより除去する際に、上層配線底部の絶縁性バリア膜の表面がエッチング種に暴露されて酸化されたり又は表面改質層が発生したりするので、該絶縁性バリア膜と、配線材料（銅）よりなるシード層との間の密着性が劣化する。その結果、絶縁性バリア膜と配線材料（銅）との界面は、ＥＭによる銅原子の主要な拡散パスとなると共に、該界面における密着性が劣化した箇所で銅原子の拡散速度が特に速くなるので、ＥＭ寿命のさらなる劣化がもたらされる。

それに対して、本発明は、エッチングによるバリアメタル膜の除去を行なうことなく、配線接続部においてバリアメタル膜を不連続に形成することにより、配線接続部において銅膜が連続して存在する箇所を持つ配線構造を提供するものである。

（第１の実施形態）
以下、本発明の第１の実施形態に係る電子デバイス及びその製造方法について図面を参照しながら説明する。

図１は、第１の実施形態に係る電子デバイスの断面構造を示す図である。

図１に示すように、半導体基板（図示省略）上の第１の層間絶縁膜１１中に、バリアメタル膜１２ａ及び銅膜１２ｂからなる下層配線１２が形成されている。下層配線１２の上及び第１の層間絶縁膜１１の上には、銅の拡散防止を目的とした絶縁性バリア膜１３が堆積されている。絶縁性バリア膜１３の上には第２の層間絶縁膜１４が堆積されている。第２の層間絶縁膜１４の下部及び絶縁性バリア膜１３には、下層配線１２に達する接続孔１５が形成されていると共に、第２の層間絶縁膜１４の上部には、接続孔１５に達する配線溝１６が形成されている。接続孔１５及び配線溝１６には、バリアメタル膜１７ａ及び銅膜１７ｂからなる上層配線１７が形成されている。上層配線１７は、バリアメタル膜１７ａ及び銅膜１７ｂからなる、接続孔１５中のプラグ部分を有し、該プラグ部分によって下層配線１２と上層配線１７とが電気的に接続される。

本実施形態の特徴は、接続孔１５における絶縁性バリア膜１３に設けられている部分の第１の孔径が、接続孔１５における第２の層間絶縁膜１４に設けられている部分の第２の孔径よりも大きいことである。すなわち、接続孔１５における最下部の孔径が、接続孔１５におけるその他の部分の孔径よりも大きくなるように、接続孔１５には「ひさし部１５ａ」が設けられている。

これにより、本実施形態においては、接続孔１５の底部においてバリアメタル膜１７ａが不連続に形成されるため、下層配線１２中の銅膜１２ｂと接続孔１５中の銅膜１７ｂとがバリアメタル膜１７ａを挟まずに直接接続される箇所が生じる。このため、下層配線１２と上層配線１７との間の接続抵抗を低減することができる。また、接続孔１５と下層配線１２との間で銅の移動が可能となるので、高いＥＭ耐性を持つ配線構造を実現することができる。

図２（ａ）〜（ｇ）は、第１の実施形態に係る電子デバイスの製造方法の各工程を模式的に示す断面図である。

まず、図２（ａ）に示すように、シリコン基板（図示省略）上に形成された、例えばシリコン酸化膜からなる第１の層間絶縁膜１１の上に、下層配線溝パターンを持つレジストパターンをフォトリソグラフィー法により形成した後、該レジストパターンをマスクとして第１の層間絶縁膜１１に対してドライエッチングを行なって配線溝を形成する。その後、配線溝が途中まで埋まるように、第１の層間絶縁膜１１の上に例えばＴａ／ＴａＮ積層膜からなるバリアメタル膜１２ａ及び銅シード膜（図示省略）をスパッタ法により順次堆積する。その後、配線溝が完全に埋まるように、銅シード膜の上に銅膜１２ｂを電解メッキ法により堆積する。その後、配線溝の外側のバリアメタル膜１２ａ及び銅膜１２ｂ（銅シード膜を含む：以下同じ）をＣＭＰ法により除去して下層配線１２を形成する。尚、下層配線１２は、以下に説明する工程によって形成される上層配線１７（図２（ｇ）参照）と同様の構造を持つ。

次に、図２（ｂ）に示すように、下層配線１２の上及び第１の層間絶縁膜１１の上に、銅の拡散防止を目的とした、例えばシリコン窒化膜からなる絶縁性バリア膜１３を厚さ５０ｎｍ程度堆積する。続いて、絶縁性バリア膜１３の上に、例えば弗素含有シリコン酸化膜からなる第２の層間絶縁膜１４を厚さ６００ｎｍ程度堆積する。

次に、図２（ｃ）に示すように、第２の層間絶縁膜１４の上に、例えばＳｉＯＮ膜からなる反射防止膜１８を厚さ５０ｎｍ程度堆積する。続いて、下層配線１２と上層配線１７とを接続する接続孔パターンを持つレジストパターンをフォトリソグラフィー法により形成した後、該レジストパターンをマスクとして、反射防止膜１８及び第２の層間絶縁膜１４に対してドライエッチングを行なって接続孔１５を形成する。

次に、接続孔１５の形成と同様に、フォトリソグラフィー法及びドライエッチング法を用いて、図２（ｄ）に示すように、接続孔１５の形成領域を含む第２の層間絶縁膜１４の上部に上層配線溝１６を形成する。

その後、例えばＣＨＦ₃ とＯ₂ とＡｒとの混合ガスのようなフッ素含有ガスを用いたドライエッチング、又はアミン系ポリマー除去液を用いた等方性ドライエッチングによって基板全面に対してエッチバックを行ない、それにより、図２（ｅ）に示すように、残存する反射防止膜１８を除去すると共に、接続孔１５が下層配線１２に達するように絶縁性バリア膜１３を部分的に除去する。このとき、前者のドライエッチングでは、第２の層間絶縁膜１４と比べて絶縁性バリア膜１３に対するエッチング選択率が大きいため、絶縁性バリア膜１３がサイドエッチングされて接続孔１５に「ひさし部１５ａ」が形成される。また、後者のウェットエッチングでは、ＳｉＯ₂ 系酸化膜と比べてＳｉＯＮ膜又はＳｉＮ膜に対して高いウェットエッチング選択性を持つエッチング液を用いるため、接続孔１５に「ひさし部１５ａ」が形成される。

次に、図２（ｆ）に示すように、接続孔１５及び上層配線溝１６が途中まで埋まるように、第２の層間絶縁膜１４の上に例えばＴａ／ＴａＮ積層膜からなるバリアメタル膜１７ａ及び銅シード膜（図示省略）を堆積する。バリアメタル膜１７ａの形成は例えばスパッタ法を用いて行なってもよい。この場合、接続孔１５内においてバリアメタル膜１７ａは「ひさし部１５ａ」によって不連続に形成される。具体的には、接続孔底部となる下層配線１２上における「ひさし部１５ａ」の下側にはバリアメタル膜１７ａが形成されない。また、銅シード膜の形成はＭＯＣＶＤ（metal organic chemical vapor deposition ）法を用いて行なうことが好ましい。このようにすると、図３に示すように、「ひさし部１５ａ」の下側の狭い隙間にも、上層配線１７となる銅シード膜１９を埋め込むことができるので、下層配線１２及び上層配線１７のそれぞれを構成する銅膜同士がバリアメタル膜１７ａを挟まずに直接接続された箇所を持つ配線構造を確実に実現できる。

次に、図２（ｇ）に示すように、前述の銅シード膜の上に銅膜１７ｂを例えば電解メッキ法により堆積する。その後、上層配線溝１６の外側のバリアメタル膜１７ａ及び銅膜１７ｂ（銅シード膜を含む：以下同じ）を例えばＣＭＰ法により除去して上層配線１７を形成する。上層配線１７は、接続孔１５に形成されたプラグ部分を持つ。

以上に説明した製造工程、つまり図２（ａ）〜（ｇ）に示すような製造工程を繰り返し実施することにより、多層銅配線を有する電子デバイスが得られる。

第１の実施形態によると、接続孔１５における最下部（絶縁性バリア膜１３に設けられている部分）の孔径を、その他の部分（第２の層間絶縁膜１４に設けられている部分）の孔径よりも大きくすることによって、言い換えると、接続孔１５内にひさし部１５ａを設けることによって、接続孔１５の壁面にバリアメタル膜１７ａを形成する際に、接続孔１５の底部においてはバリアメタル膜１７ａを不連続に形成することができる。このため、接続孔１５に埋め込まれる銅膜１７ｂと、下層配線１２を構成する銅膜１２ｂとが直接接触する箇所を持つ配線構造を実現することができるので、多層配線間の接続抵抗を低減できる。また、バリアメタル膜１７ａをエッチングにより除去することなく前述の配線構造を形成するため、バリアメタル膜１７ａと銅膜１７ｂとの界面における密着性を保つことができると共に、バリアメタル膜１７ａのダメージ又は汚染等に起因して接続孔１５内にボイドが生じる事態を防止できる。従って、高いＥＭ耐性を有する多層配線構造を実現することができる。

以下、本実施形態の主たる特徴である「ひさし部」の形成について詳細に説明する。前述のように、接続孔内に「ひさし部」を形成することにより、接続孔底部においてバリアメタル膜が不連続に形成されるが、ここではバリアメタル膜を不連続にするための条件について説明する。

図４（ａ）は、ダマシン配線の接続孔の底部に「ひさし部」を有する、本実施形態の配線構造の断面図である。ところで、バリアメタル（例えばＴａＮ）のスパッタリングにおける平均自由工程（Mean Free Pass）は約２ｍであるため、他のイオンと衝突することはほとんどない。また、ＴａＮが接続孔壁面に衝突する際の弾性衝突係数は小さいので、該壁面でＴａＮが跳ね返らないものと仮定すると、「ひさし部」の奥側においてはバリアメタル膜が形成されない。このバリアメタル膜が形成されない「ひさし部」の奥行きを次のように定義することができる。

すなわち、接続孔１５の壁面で跳ね返るイオンがないと仮定した場合、図４（ａ）に示すように、ＴａＮスパッタリングの見込角（接続孔１５の底部におけるイオンの最大入射角度）をθ、「ひさし部１５ａ」の高さ（接続孔１５の底部に対するひさし部１５ａの下面の高さ）をｄ、「ひさし部１５ａ」の下側におけるＴａＮの回り込み量をｘ、接続孔１５のアスペクト比をｂ／ａとすると、ＴａＮの回り込み量をｘは、
ｘ＝「ひさし部１５ａ」の高さ／接続孔１５のアスペクト比＝ｄ／（ｂ／ａ）
と表される。ここで、本実施形態において接続孔１５の底部に形成されるバリアメタル膜の厚さは約数ｎｍ〜５０ｎｍ程度であるので、例えば「ひさし部１５ａ」の高さｄを３０ｎｍに、接続孔１５のアスペクト比を３に設定すると、ＴａＮの回り込み量ｘは１０ｎｍになる。よって、「ひさし部１５ａ」の奥行き、つまり接続孔１５の最下部の壁部（絶縁性バリア膜１３）のサイドエッチング量が１０ｎｍ以上になるようにエッチング条件を設定することにより、接続孔１５の底部においてバリアＴａＮ膜を不連続な状態で形成することができる。

また、以下のように接続孔１５の壁部におけるサイドエッチング量を規定することによって、最小設計の配線においても配線間ショート（又は異電位間ショート）の発生を防止しつつ、バリアメタル膜の不連続形成を行なうことができる。

図４（ｂ）は、下層配線（図中「Ｃｕ」で示す：図４（ｃ）において同じ）上に接続孔が重ね合わせずれなく形成された場合の様子を示している。図４（ｂ）に示すように、重ね合わせずれ等が発生しなければ、下層配線間距離Ｌ₀ から最小絶縁分離幅を差し引いた値が、互いに隣り合う接続孔の壁部におけるサイドエッチング量として規定できる範囲となる。すなわち、サイドエッチング量がこの範囲内にあれば、配線間ショート又は異電位間ショートは理論的には発生しない。

図４（ｃ）は、下層配線上に接続孔が重ね合わせずれを伴って形成された場合の様子を示している。すなわち、実際の接続孔形成においては、図４（ｃ）に示すように、リソグラフィーによるパターニング時の重ね合わせずれ等に起因して、接続孔が、本来の接続対象である下層配線上ではなく、それに隣接する別の下層配線に接近して形成される場合がある。すなわち、接続孔が、互いに隣り合う下層配線の間をまたぐように形成される場合がある。

よって、本実施形態における接続孔壁部のサイドエッチング量の上限値は、重ね合わせずれを考慮して前述の範囲内に設定する必要がある。これを、次のような関係式を用いて表すことができる。すなわち、下層配線アライメントバジェットＳは、
Ｓ＝下層配線間距離Ｌ₀ ー最小絶縁分離幅ーアライメントずれー寸法ばらつき
で表される。

例えば下層配線間距離が１４０ｎｍのデバイスにおいて、ＢＴＳ（Bias Temperature Stress ）における最小絶縁分離幅を５０ｎｍ、露光装置によるアライメントずれを±５０ｎｍ（＋は隣の下層配線に近づく方向のずれ、ーはその逆方向のずれ：寸法ばらつきにおいて同じ）、リソグラフィ及びエッチングによる寸法ばらつきを±２０ｎｍと仮定すると、
Ｓ＝１４０−５０−５０−２０＝２０
である。すなわち、接続孔壁部のサイドエッチング量が２０ｎｍ程度以上になると、配線間ショート又は異電位間ショートが発生する。

従って、本実施形態によると、図４（ａ）に示すバリアメタル（ＴａＮ）の回り込み量に対して接続孔壁部のサイドエッチング量を最適化することにより、接続孔底部においてバリアメタル膜が不連続に形成されており且つ異電位間ショート等のない配線構造を形成できる。具体的には、バリアメタル膜１７ａ（図１参照）の厚さが５ｎｍ以上で且つ５０ｎｍ以下である場合、接続孔１５の壁部のサイドエッチング量は３ｎｍ以上で且つ２５ｎｍ以下であることが好ましく、１０ｎｍ以上で且つ２０ｎｍ以下であることがより好ましい。言い換えると、接続孔１５における最下部（絶縁性バリア膜１３に設けられている部分）の孔径と、その他の部分（第２の層間絶縁膜１４に設けられている部分）の孔径との差は３ｎｍ以上で且つ２５ｎｍ以下であることが好ましく、１０ｎｍ以上で且つ２０ｎｍ以下であることがより好ましい。

尚、第１の実施形態において、配線（下層配線１２及び上層配線１７）材料として銅を用いたが、配線材料の種類は特に限定されるものではなく、例えば銅、銀、アルミニウム又はこれらの合金等を用いてもよい。

また、第１の実施形態において、バリアメタル膜（バリアメタル膜１２ａ及び１７ａ）としてＴａ／ＴａＮ積層膜を用いたが、バリアメタル膜の種類は特に限定されるものではなく、例えばＴａ膜、ＴａＮ膜、ＷＮ膜、ＴＩＮ膜又はこれらの積層膜等を用いてもよい。

また、第１の実施形態において、絶縁性バリア膜１３としてシリコン窒化膜（ＳｉＮ膜）を用いたが、絶縁性バリア膜１３の種類は特に限定されるものではなく、例えばシリコン炭化膜（ＳｉＣ膜）又はＢＣＢ膜（ベンゾシクロブテン膜）等を用いてもよい。

（第２の実施形態）
以下、本発明の第２の実施形態に係る電子デバイス及びその製造方法について図面を参照しながら説明する。

図５は、第２の実施形態に係る電子デバイスの断面構造を示す図である。

図５に示すように、半導体基板（図示省略）上の第１の層間絶縁膜２１中に、バリアメタル膜２２ａ及び銅膜２２ｂからなる下層配線２２が形成されている。下層配線２２の上及び第１の層間絶縁膜２１の上には、銅の拡散防止をそれぞれ目的とした第１の絶縁性バリア膜２３及び第２の絶縁性バリア膜２４が積層されている。第２の絶縁性バリア膜２４の上には第２の層間絶縁膜２５が堆積されている。第２の層間絶縁膜２５の下部、第２の絶縁性バリア膜２４及び第１の絶縁性バリア膜２３には、下層配線２２に達する接続孔２６が形成されていると共に、第２の層間絶縁膜２５の上部には、接続孔２６に達する配線溝２７が形成されている。接続孔２６及び配線溝２７には、バリアメタル膜２８ａ及び銅膜２８ｂからなる上層配線２８が形成されている。上層配線２８は、バリアメタル膜２８ａ及び銅膜２８ｂからなる、接続孔２６中のプラグ部分を有し、該プラグ部分によって下層配線２２と上層配線２８とが電気的に接続される。

本実施形態の特徴は、接続孔２６における第１の絶縁性バリア膜２３に設けられている部分の第１の孔径が、接続孔２６における第２の絶縁性バリア膜２４及び第２の層間絶縁膜２５に設けられている部分の第２の孔径よりも大きいことである。すなわち、接続孔２６における最下部の孔径が、接続孔２６におけるその他の部分の孔径よりも大きくなるように、接続孔２６には「ひさし部２６ａ」が設けられている。

これにより、本実施形態においては、接続孔２６の底部においてバリアメタル膜２８ａが不連続に形成されるため、下層配線２２中の銅膜２２ｂと接続孔２６中の銅膜２８ｂとがバリアメタル膜２８ａを挟まずに直接接続される箇所が生じる。このため、下層配線２２と上層配線２８との間の接続抵抗を低減することができる。また、接続孔２６と下層配線２２との間で銅の移動が可能となるので、高いＥＭ耐性を持つ配線構造を実現することができる。さらに、「ひさし部２６ａ」の下部に第２の絶縁性バリア膜２４を設けるため、「ひさし部２６ａ」の下側の銅膜２８ｂから「ひさし部２６ａ」の上部に向けて銅が拡散する事態を防止できるため、配線構造のＥＭ耐性をより向上させることができる。

図６（ａ）〜（ｇ）は、第２の実施形態に係る電子デバイスの製造方法の各工程を模式的に示す断面図である。

まず、図６（ａ）に示すように、シリコン基板（図示省略）上に形成された、例えばシリコン酸化膜からなる第１の層間絶縁膜２１の上に、下層配線溝パターンを持つレジストパターンをフォトリソグラフィー法により形成した後、該レジストパターンをマスクとして第１の層間絶縁膜２１に対してドライエッチングを行なって配線溝を形成する。その後、配線溝が途中まで埋まるように、第１の層間絶縁膜２１の上に例えばＴａ／ＴａＮ積層膜からなるバリアメタル膜２２ａ及び銅シード膜（図示省略）をスパッタ法により順次堆積する。その後、配線溝が完全に埋まるように、銅シード膜の上に銅膜２２ｂを電解メッキ法により堆積する。その後、配線溝の外側のバリアメタル膜２２ａ及び銅膜２２ｂ（銅シード膜を含む：以下同じ）をＣＭＰ法により除去して下層配線２２を形成する。尚、下層配線２２は、以下に説明する工程によって形成される上層配線２７（図６（ｇ）参照）と同様の構造を持つ。

次に、図６（ｂ）に示すように、下層配線２２の上及び第１の層間絶縁膜２１の上に、銅の拡散防止を目的とした、例えばシリコン窒化膜からなる第１の絶縁性バリア膜２３を厚さ３０ｎｍ程度堆積する。続いて、第１の絶縁性バリア膜２３の上に、例えばＢＣＢ膜からなる第２の絶縁性バリア膜２４を厚さ５０ｎｍ程度堆積する。尚、ここで、第１の絶縁性バリア膜２３及び第２の絶縁性バリア膜２４をそれぞれ単独で成膜してもよいし、又は両者を連続的に成膜して２層構造を形成してもよい。次に、第２の絶縁性バリア膜２４の上に、例えば弗素含有シリコン酸化膜からなる第２の層間絶縁膜２５を厚さ６００ｎｍ程度堆積する。

次に、図６（ｃ）に示すように、第２の層間絶縁膜２５の上に、例えばＳｉＯＮ膜からなる反射防止膜２９を厚さ５０ｎｍ程度堆積する。続いて、下層配線２２と上層配線２８とを接続する接続孔パターンを持つレジストパターンをフォトリソグラフィー法により形成した後、該レジストパターンをマスクとして、反射防止膜２９及び第２の層間絶縁膜２５に対してドライエッチングを行なって接続孔２６を形成する。

次に、接続孔２６の形成と同様に、フォトリソグラフィー法及びドライエッチング法を用いて、図６（ｄ）に示すように、接続孔２６の形成領域を含む第２の層間絶縁膜２５の上部に、上層配線溝２７を形成する。

その後、例えばＣＨＦ₃ とＯ₂ とＡｒとの混合ガスのようなフッ素含有ガスを用いたドライエッチング、又はアミン系ポリマー除去液を用いた等方性ドライエッチングによって基板全面に対してエッチバックを行ない、それにより、図６（ｅ）に示すように、残存する反射防止膜２９を除去すると共に、接続孔２６が下層配線２２に達するように第２の絶縁性バリア膜２４及び第１の絶縁性バリア膜２３を部分的に除去する。このとき、前者のドライエッチングでは、第２の層間絶縁膜２５及び第２の絶縁性バリア膜２４と比べて第１の絶縁性バリア膜２３に対するエッチング選択率が大きいため、第１の絶縁性バリア膜２３がサイドエッチングされて接続孔２６に「ひさし部２６ａ」が形成される。また、後者のウェットエッチングでは、ＳｉＯ₂ 系酸化膜及びＢＣＢ膜と比べてＳｉＯＮ膜又はＳｉＮ膜に対して高いウェットエッチング選択性を持つエッチング液を用いるため、接続孔２６に「ひさし部２６ａ」が形成される。

次に、図６（ｆ）に示すように、接続孔２６及び上層配線溝２７が途中まで埋まるように、第２の層間絶縁膜２５の上に例えばＴａ／ＴａＮ積層膜からなるバリアメタル膜２８ａ及び銅シード膜（図示省略）を堆積する。バリアメタル膜２８ａの形成は例えばスパッタ法を用いて行なってもよい。この場合、接続孔２６内においてバリアメタル膜２８ａは「ひさし部２６ａ」によって不連続に形成される。具体的には、接続孔底部となる下層配線２２上における「ひさし部２６ａ」の下側にはバリアメタル膜２８ａが形成されない。また、銅シード膜の形成はＭＯＣＶＤ法を用いて行なうことが好ましい。このようにすると、図７に示すように、「ひさし部２６ａ」の下側の狭い隙間にも、上層配線２８となる銅シード膜３０を埋め込むことができるので、下層配線２２及び上層配線２８のそれぞれを構成する銅膜同士がバリアメタル膜２８ａを挟まずに直接接続された箇所を持つ配線構造を確実に実現できる。

次に、図６（ｇ）に示すように、前述の銅シード膜の上に銅膜２８ｂを例えば電解メッキ法により堆積する。その後、上層配線溝２７の外側のバリアメタル膜２８ａ及び銅膜２８ｂ（銅シード膜を含む：以下同じ）を例えばＣＭＰ法により除去して上層配線２８を形成する。上層配線２８は、接続孔２６に形成されたプラグ部分を持つ。

以上に説明した製造工程、つまり図６（ａ）〜（ｇ）に示すような製造工程を繰り返し実施することにより、多層銅配線を有する電子デバイスが得られる。

第２の実施形態によると、接続孔２６における最下部（第１の絶縁性バリア膜２３に設けられている部分）の孔径を、その他の部分（第２の層間絶縁膜２５及び第２の絶縁性バリア膜２４に設けられている部分）の孔径よりも大きくすることによって、言い換えると、接続孔２６内にひさし部２６ａを設けることによって、接続孔２６の壁面にバリアメタル膜２８ａを形成する際に、接続孔２６の底部においてはバリアメタル膜２８ａを不連続に形成することができる。このため、接続孔２６に埋め込まれる銅膜２８ｂと、下層配線２２を構成する銅膜２２ｂとが直接接触する箇所を持つ配線構造を実現することができるので、多層配線間の接続抵抗を低減できる。また、バリアメタル膜２８ａをエッチングにより除去することなく前述の配線構造を形成するため、バリアメタル膜２８ａと銅膜２８ｂとの界面における密着性を保つことができると共に、バリアメタル膜２８ａのダメージ又は汚染等に起因して接続孔２６内にボイドが生じる事態を防止できる。従って、高いＥＭ耐性を有する多層配線構造を実現することができる。

また、第２の実施形態によると、「ひさし部２６ａ」の下部に第２の絶縁性バリア膜２４を設けるため、「ひさし部２６ａ」の下側の銅膜２８ｂから「ひさし部２６ａ」の上部（第２の層間絶縁膜２５）に向けて銅が拡散する事態を防止できるため、配線構造のＥＭ耐性をより向上させることができる。

以下、本発明の第１及び第２の実施形態の特徴及び効果について図面を参照しながら説明する。

図８（ａ）は、接続孔底部におけるバリアメタル膜の連続性と、接続孔のアスペクト比及び「ひさし部」の奥行き（以下、ひさし量と称する）との関係、並びに、異電位間ショートの発生と、接続孔のアスペクト比及びひさし量との関係を示している。図８（ａ）において、横軸にアスペクト比を示し、縦軸にひさし量（単位：ｎｍ）を示している。尚、図８（ａ）に示す結果は、「ひさし部」の高さ（接続孔底部に対するひさし部下面の高さ）ｄを３０ｎｍに設定することにより得られたものである。

図８（ａ）に示すように、接続孔のアスペクト比が大きいほど、不連続なバリアメタル膜を形成するために必要なひさし量が小さくなることが分かる。一方、異電位間ショートの発生とアスペクト比の大小との間には関係が見られず、ひさし量の値によって異電位間ショートの発生を一義的に抑制できることが分かる。すなわち、ひさし量の設定可能範囲の上限を異電位間ショートの発生領域を考慮して設定することができると共に、ひさし量の下限をバリアメタル連続膜の形成領域つまりアスペクト比の大小を考慮して算出することができる。

また、図８（ｂ）は、本発明（第１及び第２の実施形態）の電子デバイスにおける故障時間（故障寿命）と累積故障確率との関係を示している。尚、図８（ｂ）において、比較のため、従来の電子デバイスにおける故障時間と累積故障確率との関係も合わせて示している。また、図８（ｂ）において、横軸に故障時間（単位：時間）を示し、縦軸に累積故障確率（単位：％）を示している。ここで、累積故障確率を異電位間ショートの発生率と読み替えてもよい。

図８（ｂ）に示すように、本発明によると、従来例と比較して、異電位間ショートの発生率を大きく低減できると共に故障時間を一律に長くすることができる。すなわち、本発明によると、従来例と比較して高いＥＭ耐性を持つ配線構造を得ることができる。

尚、第２の実施形態において、配線（下層配線２２及び上層配線２８）材料として銅を用いたが、配線材料の種類は特に限定されるものではなく、例えば銅、銀、アルミニウム又はこれらの合金等を用いてもよい。

また、第２の実施形態において、バリアメタル膜（バリアメタル膜２２ａ及び２８ａ）としてＴａ／ＴａＮ積層膜を用いたが、バリアメタル膜の種類は特に限定されるものではなく、例えばＴａ膜、ＴａＮ膜、ＷＮ膜、ＴＩＮ膜又はこれらの積層膜等を用いてもよい。

また、第２の実施形態において、第１の絶縁性バリア膜２３としてシリコン窒化膜（ＳｉＮ膜）を用いたが、第１の絶縁性バリア膜２３の種類は特に限定されるものではなく、例えばシリコン炭化膜（ＳｉＣ膜）等を用いてもよい。

また、第２の実施形態において、第２の絶縁性バリア膜２４としてＢＣＢ膜を用いたが、第２の絶縁性バリア膜２４の種類は特に限定されるものではない。但し、図６（ｅ）に示すエッチング工程において、第２の絶縁性バリア膜２４と比べて第１の絶縁性バリア膜２３に対するエッチング選択率が大きくなるように、第１及び第２の絶縁性バリア膜２３及び２４をそれぞれ選択する必要がある。具体的には、２層バリア（下層：第１の絶縁性バリア膜２３、上層：第２の絶縁性バリア膜２４）の組み合わせとして、例えばＳｉＮ（下層）／ＳｉＣ（上層）、ＳｉＮ（下層）／ＢＣＢ（上層）又はＳｉＣ（下層）／ＢＣＢ（上層）等を用いてもよい。

また、第２の実施形態において、下層配線２２と第２の層間絶縁膜２５との間に、第１及び第２の絶縁性バリア膜２３及び２４の２層バリア構造を形成したが、これに代えて、下層配線２２と接する絶縁性下層バリア膜と、第２の層間絶縁膜２５と接する絶縁性上層バリア膜とを少なくとも有する３層以上のバリア構造を形成してもよい。このとき、接続孔２６における絶縁性下層バリア膜に設けられている部分の第１の孔径を、接続孔２６における絶縁性上層バリア膜に設けられている部分の第２の孔径よりも大きくする必要がある。

また、第２の実施形態において、図６（ｅ）に示す工程で第２の絶縁性バリア膜２４を除去したが、これに代えて、図６（ｃ）に示す工程（第２の層間絶縁膜２５に接続孔２６を形成する工程）で、接続孔形成領域の第２の絶縁性バリア膜２４を除去してもよい。

また、第２の実施形態において、配線間ショート（又は異電位間ショート）の発生を防止しつつバリアメタル膜２８ａを不連続にするための条件は、図４（ａ）〜（ｃ）に示す第１の実施形態の場合と同様である。すなわち、第２の実施形態において、バリアメタル膜２８ａの厚さが５ｎｍ以上で且つ５０ｎｍ以下である場合、接続孔２６の壁部のサイドエッチング量は３ｎｍ以上で且つ２５ｎｍ以下であることが好ましく、１０ｎｍ以上で且つ２０ｎｍ以下であることがより好ましい。言い換えると、接続孔２６における最下部（第１の絶縁性バリア膜２３に設けられている部分）の孔径と、その他の部分（第２の絶縁性バリア膜２４及び第２の層間絶縁膜２５に設けられている部分）の孔径との差は３ｎｍ以上で且つ２５ｎｍ以下であることが好ましく、１０ｎｍ以上で且つ２０ｎｍ以下であることがより好ましい。

以上に説明したように、本発明は、電子デバイス及びその製造方法に関し、銅配線構造等に適用する場合に特に有用である。

本発明の第１の実施形態に係る電子デバイスの断面図である。 （ａ）〜（ｇ）は、本発明の第１の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。 本発明の第１の実施形態に係る電子デバイスの製造方法の一工程を示す断面図である。 （ａ）〜（ｃ）は、本発明の第１の実施形態に係る電子デバイスの製造方法の主たる特徴である「ひさし部」の形成について説明するための図である。 本発明の第２の実施形態に係る電子デバイスの断面図である。 （ａ）〜（ｇ）は、本発明の第２の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。 本発明の第２の実施形態に係る電子デバイスの製造方法の一工程を示す断面図である。 （ａ）及び（ｂ）は、本発明の第１及び第２の実施形態の特徴及び効果について説明するための図である。 第１の従来例に係る電子デバイスの断面図である。 （ａ）〜（ｆ）は、第１の従来例に係る電子デバイスの製造方法の各工程を示す断面図である。 第２の従来例に係る電子デバイスの断面図である。 （ａ）〜（ｈ）は、第２の従来例に係る電子デバイスの製造方法の各工程を示す断面図である。 第２の従来例における問題点を説明するための図である。 ＥＭの発生メカニズムについて説明するための図である。

符号の説明

１１ 第１の層間絶縁膜
１２ 下層配線
１２ａ バリアメタル膜
１２ｂ 銅膜
１３ 絶縁性バリア膜
１４ 第２の層間絶縁膜
１５ 接続孔
１５ａ ひさし部
１６ 上層配線溝
１７ 上層配線
１７ａ バリアメタル膜
１７ｂ 銅膜
１８ 反射防止膜
１９ 銅シード膜
２１ 第１の層間絶縁膜
２２ 下層配線
２２ａ バリアメタル膜
２２ｂ 銅膜
２３ 第１の絶縁性バリア膜
２４ 第２の絶縁性バリア膜
２５ 第２の層間絶縁膜
２６ 接続孔
２６ａ ひさし部
２７ 上層配線溝
２８ 上層配線
２８ａ バリアメタル膜
２８ｂ 銅膜
２９ 反射防止膜
３０ 銅シード膜
５１ 第１の層間絶縁膜
５２ 下層配線
５２ａ バリアメタル膜
５２ｂ 銅膜
５３ 第１の絶縁性バリア膜
５４ 第２の層間絶縁膜
５５ 接続孔
５６ 上層配線溝
５７ 上層配線
５７ａ バリアメタル膜
５７ｂ 銅膜
５８ 第２の絶縁性バリア膜
５９ ボイド
６０ ボイド

Claims (14)

1. 下層配線と、
   下層配線上に形成された層間絶縁膜と、
   前記層間絶縁膜の下部に設けられ、前記下層配線に達する接続孔と、
   前記層間絶縁膜の上部に設けられ、前記接続孔に達する配線溝と、
   前記配線溝及び前記接続孔に導電性バリア膜及び配線用導電膜を順次埋め込むことにより形成された上層配線とを備え、
   前記接続孔における最下部の孔径は、前記接続孔におけるその他の部分の孔径よりも大きいことを特徴とする電子デバイス。
2. 下層配線と、
   下層配線上に形成された層間絶縁膜と、
   前記層間絶縁膜の下部に設けられ、前記下層配線に達する接続孔と、
   前記層間絶縁膜の上部に設けられ、前記接続孔に達する配線溝と、
   前記配線溝及び前記接続孔に導電性バリア膜及び配線用導電膜を順次埋め込むことにより形成された上層配線とを備え、
   前記接続孔の底部において前記導電性バリア膜は不連続に形成されていると共に、前記接続孔に埋め込まれた前記配線用導電膜と前記下層配線とが直接接触する箇所が存在することを特徴とする電子デバイス。
3. 前記下層配線と前記層間絶縁膜との間に設けられた絶縁性バリア膜をさらに備え、
   前記接続孔における前記絶縁性バリア膜に設けられている部分の第１の孔径は、前記接続孔における前記層間絶縁膜に設けられている部分の第２の孔径よりも大きいことを特徴とする請求項１又は２に記載の電子デバイス。
4. 前記下層配線と前記層間絶縁膜との間に、前記下層配線と接する絶縁性下層バリア膜と、前記層間絶縁膜と接する絶縁性上層バリア膜とを少なくとも備え、
   前記接続孔における前記絶縁性下層バリア膜に設けられている部分の第１の孔径は、前記接続孔における前記絶縁性上層バリア膜に設けられている部分の第２の孔径よりも大きいことを特徴とする請求項１又は２に記載の電子デバイス。
5. 前記第１の孔径と前記第２の孔径との差は３ｎｍ以上で且つ２５ｎｍ以下であり、
   前記導電性バリア膜の厚さは５ｎｍ以上で且つ５０ｎｍ以下であることを特徴とする請求項３又は４に記載の半導体装置。
6. 下層配線上に層間絶縁膜を形成する工程と、
   前記層間絶縁膜に、前記下層配線に達する接続孔を形成する工程と、
   前記接続孔の形成領域を含む前記層間絶縁膜の上部に配線溝を形成する工程と、
   前記配線溝及び前記接続孔に導電性バリア膜及び配線用導電膜を順次埋め込むことにより上層配線を形成する工程とを備え、
   前記接続孔は、最下部の孔径がその他の部分の孔径よりも大きくなるように形成されることを特徴とする電子デバイスの製造方法。
7. 下層配線上に層間絶縁膜を形成する工程と、
   前記層間絶縁膜に、前記下層配線に達する接続孔を形成する工程と、
   前記接続孔の形成領域を含む前記層間絶縁膜の上部に配線溝を形成する工程と、
   前記配線溝及び前記接続孔に導電性バリア膜及び配線用導電膜を順次埋め込むことにより上層配線を形成する工程とを備え、
   前記接続孔に埋め込まれた前記配線用導電膜と前記下層配線とが直接接触する箇所が存在するように、前記導電性バリア膜は前記接続孔の底部において不連続に形成されることを特徴とする電子デバイスの製造方法。
8. 前記層間絶縁膜を形成する工程よりも前に、前記下層配線上に絶縁性バリア膜を形成する工程を備え、
   前記上層配線を形成する工程よりも前に、前記接続孔が前記下層配線に達するように前記絶縁性バリア膜を部分的に除去する工程を備え、
   前記絶縁性バリア膜を除去する際に、前記接続孔における前記絶縁性バリア膜に設けられる部分の第１の孔径を、前記接続孔における前記層間絶縁膜に設けられる部分の第２の孔径よりも大きくすることを特徴とする請求項６又は７に記載の電子デバイスの製造方法。
9. 前記絶縁性バリア膜を除去する際に、前記絶縁性バリア膜が前記層間絶縁膜と比べて選択的に除去されるエッチング条件を用いることを特徴とする請求項８に記載の電子デバイスの製造方法。
10. 前記絶縁性バリア膜を除去する際に、フッ素含有ガス又はアミン系ポリマー除去液を用いることを特徴とする請求項９に記載の電子デバイスの製造方法。
11. 前記層間絶縁膜を形成する工程よりも前に、前記下層配線と接する絶縁性下層バリア膜と、前記層間絶縁膜と接する絶縁性上層バリア膜とを少なくとも形成する工程を備え、
    前記上層配線を形成する工程よりも前に、前記接続孔が前記下層配線に達するように前記絶縁性上層バリア膜及び前記絶縁性下層バリア膜を部分的に除去する工程を備え、
    前記絶縁性下層バリア膜を除去する際に、前記接続孔における前記絶縁性下層バリア膜に設けられる部分の第１の孔径を、前記接続孔における前記絶縁性上層バリア膜に設けられる部分の第２の孔径よりも大きくすることを特徴とする請求項６又は７に記載の電子デバイスの製造方法。
12. 前記絶縁性下層バリア膜を除去する際に、前記絶縁性下層バリア膜が前記絶縁性上層バリア膜と比べて選択的に除去されるエッチング条件を用いることを特徴とする請求項１１に記載の電子デバイスの製造方法。
13. 前記絶縁性下層バリア膜を除去する際に、フッ素含有ガス又はアミン系ポリマー除去液を用いることを特徴とする請求項１２に記載の電子デバイスの製造方法。
14. 前記配線用導電膜における前記下層配線と直接接触する部分は、ＭＯＣＶＤ法により形成されたシード層であることを特徴とする請求項７に記載の電子デバイスの製造方法。

Images