JPH0778823A - 半導体装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 多層の配線パターンを有する半導体集積回路
装置で、配線の膜厚に起因して生ずる絶縁膜の段差を解
消する。 【構成】 半導体装置のアルミニウムを主成分とする配
線の表面をタングステン膜６で被覆し、次いで、配線が
形成された部分を除いて選択的にシリコン酸化膜７を液
相成長技術により成長形成する。シリコン酸化膜の厚み
を配線の厚みと略同じにすることにより、その上に形成
される層間絶縁膜の表面の平坦化を可能とする。これに
より、その上層に形成されるアルミ配線の微細化を可能
とする。タングステン膜で被覆することにより、液相成
長工程の際に生ずるアルミニウムの溶解を防止する。配
線には、チタン、窒化チタン、アルミニウム−銅合金か
ら成る積層構造が採用される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置に関し、特
に半導体装置の微細な多層配線パターンにおける構造の
改良に関する。

【０００２】

【従来の技術】近年、半導体装置の微細化・高集積化が
進み、半導体装置における配線パターンは、２層以上の
多層配線パターンとして形成される例が増えている。図
３は、従来の半導体装置における第一の例の多層配線パ
ターンの構造を示すチップ断面図である。この半導体装
置の製造にあたっては、まず、シリコン基板１の主面に
図示しない半導体活性層を形成し、その全体を覆って第
一の絶縁膜を成すシリコン酸化膜２を形成する。このシ
リコン酸化膜２の上に、半導体活性層と所定位置で接続
される第一層配線を形成する。第一層配線はバリアメタ
ル層を成すチタンタングステン（ＴｉＷ）膜１３と、そ
の上に被着された導電材料を成すタングステン（Ｗ）膜
１４とから成り、フォトリソグラフィ技術により所望の
形状にパターニングされる。第一層配線１３、１４が形
成されない部分のシリコン酸化膜２の表面領域に、第一
層配線の膜厚と略同じ膜厚を有する第二のシリコン酸化
膜１５を液相成長法で形成することで、表面全体を平坦
化する。

【０００３】次いで、公知のＣＶＤ法により、第一層配
線１３、１４及び液相成長のシリコン酸化膜１５全体を
覆って、層間絶縁膜を成す第二のシリコン酸化膜１６を
形成する。次いで、フォトリソグラフィ技術により第二
のシリコン酸化膜１６をパターニングして、所望の位置
にスルーホール用の開口１６Ａを設ける。その後、開口
１６Ａに埋込みタングステン層１７を選択的に成長形成
した後に、第一層配線１３、１４と同様な構造の第二層
配線１８、１９を形成して、図３の構造を得る。この従
来の半導体装置では、液相成長法を採用してシリコン酸
化膜１５を形成するために、アルミニウムに代えて、液
相成長法によっても容易に溶解しないタングステンを導
電材料として採用する。

【０００４】図４は、従来の多層配線構造の半導体装置
の第二の例を示す。この半導体装置では、まず、シリコ
ン基板１の主面に図示しない半導体活性層を形成し、こ
れを覆って第一の絶縁膜を成すシリコン酸化膜２を形成
する。このシリコン酸化膜２の上に、半導体活性層と所
望の位置で接続される第一層配線を成す、チタンタング
ステン（ＴｉＷ）膜２３及び金（Ａｕ）膜２４をスパッ
タリング法等により被着形成する。

【０００５】次に、パターニングされた第一層配線２
３、２４の表面を覆ってタングステン（Ｗ）膜２５を被
着形成し、次いで、この配線パターンを含む全面に、層
間絶縁膜を成すＰＳＩ(Polyimide siloxane)膜２６をス
ピンコート法により塗布する。第一層配線パターン２
３、２４表面に設けたタングステン膜２５は、Ａｕ膜２
４とＰＳＩ膜２６との間の密着不足を改善するために設
けられ、配線パターンとＰＳＩ膜１６との間での剥離を
防止する。

【０００６】次いで、ＰＳＩ膜２６の所定位置にスルー
ホール用の開孔２６Ａを設け、この開孔を埋込みタング
ステン層２７で埋め込んだ後、第二のチタンタングステ
ン膜２８及び第二のＡｕ膜２９から成る第二層配線パタ
ーンを形成する。以上の技術は、特に多層の配線パター
ンを形成する技術として、ヴィ・エム・アイ・シー・コ
ンファレンス（ＶＭＩＣ Conference)Ｊｕｎｅ１２−１
３，１９８９ Ｐ３３に詳しく記述されている。

【０００７】

【発明が解決しようとする課題】上記第一の従来例の半
導体装置では、固有抵抗の高いタングステンを配線材料
として採用するため、配線抵抗が高くなり、従って半導
体装置をより高速化するためには、その大きな配線抵抗
が障害となる。また、バリアメタル層を成すＴｉＷ膜
は、液相成長工程で液中に溶解するので、パーティクル
となって残り、半導体装置完成後に障害を及ぼす。

【０００８】また、上記第二の従来例の半導体装置で
は、配線パターンの厚みに起因して生ずる層間絶縁膜表
面の段差が問題となる。この様子を図５及び図６を参照
して説明する。第一層配線パターンにおける配線間隔Ｓ
_nが狭い領域では、図５に示すように、層間絶縁膜を成
すＰＳＩ膜２６の表面は平坦になり、その表面の段差の
問題は生じない。

【０００９】しかし、図６に示すように、第一層配線パ
ターンにおける配線間隔Ｓ_Lが広い領域では、配線が存
在する位置でのＰＳＩ膜２６の表面と、配線が存在しな
い位置でのＰＳＩ膜２６表面との高さが異なってその間
に段差が形成される。このＰＳＩ膜２６表面の段差は、
その最大では第一層配線パターンの膜厚となり、第一層
配線の膜厚が厚ければより顕著になる。

【００１０】層間絶縁膜２６の表面における段差は、層
間絶縁膜２６上に第二層配線パターンを形成する際に、
フォトレジスト層の膜厚差のため各部でレジストの最適
露光量に差が生ずること、或いは、露光時の焦点位置が
異なることの双方に起因してパターン形成精度が低下す
る原因となる。また、第二層配線でのパターン形成のた
めのエッチングの際に、エッチング残りを起こす原因と
なり、微細な多層配線パターンの形成を困難にする。か
かる問題は、２層以上の多層配線パターンが形成される
半導体装置で生じ、より多層になるほど上記段差が累積
されるため、微細な配線パターンの形成を阻害する。

【００１１】本発明は、上記従来の半導体装置の問題に
鑑み、多層の配線パターンが形成される半導体装置の構
造を改良し、もって、高速化が可能であり、且つ、微細
な配線パターンが精度よく形成でき、且つそのコスト上
昇を低く抑えることが出来る半導体装置を提供すること
を目的とする。

【００１２】

【課題を解決するための手段】前記目的を達成するため
に、本発明の半導体装置は、半導体活性層を覆う第一の
絶縁膜と、前記第一の絶縁膜上に形成され前記半導体活
性層に電気的に接続された、アルミニウムを主成分とす
る第一層配線と、前記第一層配線の表面を被覆するタン
グステン膜と、前記第一層配線が形成されない位置の前
記第一の絶縁膜上に選択的に成長形成され、前記第一層
配線の厚みと略同等の膜厚を有するシリコン酸化膜と、
前記第一層配線及び前記シリコン酸化膜上に形成された
層間絶縁膜と、前記層間絶縁膜上に形成された第二層配
線とを備えることを特徴とする。第二の酸化膜は、好ま
しくは液相成長法により形成される。

【００１３】本発明においては、アルミニウムを主成分
とする配線の材料には、高純度のアルミニウムの他に、
アルミニウムと他の金属、例えば銅、クロム、マンガン
等との合金を含む。また、アルミニウムを主成分とする
配線の構造には、アルミニウム層又はアルミニウム合金
層と、チタン層或いは窒化チタン層の１以上とを含む２
層以上の多層構造をも含む。

【００１４】

【作用】本発明の半導体装置では、第一層配線が形成さ
れた部分以外の第一の絶縁膜の表面領域に、第一層配線
の膜厚とほぼ同等の膜厚を有するシリコン酸化膜を選択
的に成長形成し、次いで、この配線及び形成されたシリ
コン酸化膜の上に層間絶縁膜を形成することにより、配
線パターンにおける配線間隔の広狭にかかわらず、層間
絶縁膜表面の段差の発生を抑えることが出来るので、そ
の段差に起因して生ずるレジストの膜厚の差や露光時の
焦点位置に起因するパターン形成精度の低下を防止す
る。

【００１５】第一の従来例の半導体装置に見るごとく、
従来は、液相成長法により酸化膜の選択成長を行なう場
合には、Ａｌを主成分とする配線パターンを採用するこ
とが出来なかった。即ち、Ａｌを主成分とする材料を配
線パターンに採用する場合には、絶縁膜を液相成長法に
より形成するときに、絶縁膜の成長段階でＡｌ又はＡｌ
合金がその工程中に溶解してしまうため、液相成長法を
適用できなかった。本発明では、Ａｌ又はＡｌ合金の表
面をタングステン膜で被覆することにより、Ａｌ又はＡ
ｌ合金の溶解を防止し、シリコン酸化膜の選択的形成に
際して液相成長法の適用を可能にするものである。

【００１６】なお、上記第二の従来例の半導体装置で
は、Ａｕ膜にタングステン膜を被着する配線パターン
は、上述の如く、Ａｕ膜とＰＳＩ膜との密着性の改善を
目的とするものであり、本発明の半導体装置の構成を成
す、Ａｌ又はＡｌ合金膜の表面を被覆するタングステン
とは、その目的及び作用効果を異にする。

【００１７】

【実施例】以下、本発明について更に図面を参照して説
明する。図１（ａ）〜（ｃ）は夫々、本発明の一実施例
の半導体装置の構成を示すための、その製造段階毎のチ
ップ断面図である。半導体装置の製造にあたっては、ま
ず、基板１の主面に、酸化、拡散、フォトリソグラフィ
技術等の公知の方法により所望の半導体活性層領域を形
成した後に、シリコン基板１の表面全体を第一の絶縁膜
を成すシリコン酸化膜２で被覆し、所望の位置にコンタ
クトホール用の開孔２Ａを設ける。

【００１８】次いで、チタン膜３、窒化チタン膜４、及
びアルミニウム−銅合金膜５を、スパッタリング法によ
り順次被着した後、フォトリソグラフィ及びドライエッ
チング技術を用いてパターン化し、アルミニウムを主成
分とする第一層配線パターンを形成する。これにより、
図１（ａ）に示す構造を得る。第一層配線パターンで
は、例えば、チタン膜３を３０〜１００nm、窒化チタン
膜４を５０〜２００nm、アルミニウム−銅合金膜５を３
００〜２０００nmとする膜厚が一般的に採用される。

【００１９】次に、気相成長法により、第一層配線パタ
ーンの各配線表面にタングステン膜６を５０〜２００nm
厚みに選択的に成長形成する。その後、ケイ弗化水素酸
溶液を用いた液相成長法により、第一層配線パターンの
配線が形成されている部分以外の領域のシリコン酸化膜
２の表面に、第二の絶縁膜を成すシリコン酸化膜７を選
択的に形成する。これにより、図１（ｂ）に示す構造を
得る。

【００２０】タングステン膜６の厚みは、液相成長法に
よるシリコン酸化膜７の成長中に第一層配線パターン内
のアルミニウム−銅合金膜５が損傷を受けない程度の厚
みであれば良い。シリコン酸化膜７の膜厚は、第一層配
線パターン全体の膜厚とほぼ同一となるように選択す
る。

【００２１】次に、プラズマ気相成長法を採用して、シ
リコン酸化膜８を形成し、次いで、フォトリソグラフィ
技術によりシリコン酸化膜８の所望の位置にスルーホー
ル用開口８Ａを設ける。その後、第一層配線パターンを
形成した方法と同じ方法を用いて、チタン膜１０、窒化
チタン膜１１、及びアルミニウム−銅合金膜１２からな
る第二層配線パターンを形成することで、図１（ｃ）に
示す構造を得る。第二層配線パターンでは、例えば、チ
タン膜１０を３０〜１００nm、窒化チタン膜１１を５０
〜２００nm、アルミニウム−銅合金膜１２を３００〜２
０００nmとする膜厚が採用される。

【００２２】更に上層に配線パターンを設ける場合に
は、第二層配線パターンの配線表面にタングステン膜を
気相成長法により形成する。これにより、アルミニウム
−銅合金の表面全体をタングステン膜で被覆した後に、
上記と同様に、シリコン酸化膜の液相成長法による形成
及びプラズマ気相成長法による形成を順次行い、その上
に所望の配線層を形成する。その手順は上記と同様であ
り、詳細な説明を省略する。

【００２３】上記実施例の構成を採用すると、平坦な層
間絶縁膜８の表面に第二層以上の配線を形成するので、
フォトリソグラフィにおける配線パターンの寸法精度が
向上し、例えば、配線パターンにおける配線幅として１
μm以下が可能である。また、配線が形成されない部分
の高さをダミー配線等で調整することを要せずに、例え
ば４層以上の多層配線パターンの形成も可能となる。更
に、配線が形成されない部分においては、従来、良好な
ステップカバレッジを得るためには、配線幅に比して充
分な配線間隙を採用する必要があったが、上記のごとき
液相成長法でのシリコン酸化膜の形成によると、任意の
配線間隙で充分となる。更に、配線材料としてタングス
テンを採用する従来例の半導体装置に比較すると、配線
の抵抗が約１／３になり、半導体装置の高速化が可能で
ある。

【００２４】なお、上記実施例では、配線パターンの形
成に、チタン膜、窒化チタン膜、アルミニウム−銅合金
膜から成る積層膜を用いた例を示したが、かかる構成に
は限られず、例えば、アルミニウム−銅合金の上に更に
窒化チタン膜を積層した構成でも良く、或いは、チタン
膜や窒化チタン膜を用いることなく、単に、アルミニウ
ム−銅合金膜から成る単層膜として形成しても良い。ま
た、各層の配線パターン毎に異なる構造を採用すること
も出来る。

【００２５】図２は、本発明の第二の実施例の半導体装
置の構成を示すチップ断面図である。図１に示した第一
の実施例の半導体装置では、第一層配線と第二層配線と
の間のスルーホール用開口８Ａの部分で、第一層配線パ
ターン表面のタングステン膜６をそのままとした例を示
したが、図２の半導体装置では、この部分でタングステ
ン膜６を除去した構造としている。この構成により、配
線抵抗をより小さくすることが出来る。また、図２の実
施例では、各配線パターンがアルミニウム−銅合金の単
層膜として構成される例を示した。

【００２６】以上の如く、上記各実施例の半導体装置で
は、第一層配線が形成された部分以外の領域に、その配
線の膜厚とほぼ等しい膜厚のシリコン酸化膜を液相成長
法により形成し、次いで、層間絶縁膜を一様に形成する
構成を採用する。これにより、第一層配線の膜厚に起因
する段差を解消して平坦な表面を実現することで、第二
層配線以降の配線について、微細な配線パターンを形成
することを可能とするものである。従来は、液相成長法
を採用すると、それ以前に形成された配線層におけるＡ
ｌ又はＡｌ合金膜を損傷するために、上記液相成長法は
採用できなかったものである。

【００２７】なお、上記実施例の構成は単に例示であ
り、本発明の半導体装置は、上記実施例の構成から種々
の修正及び変更が可能である。

【００２８】

【発明の効果】以上説明したように、本発明の半導体装
置によると、配線抵抗が小さなアルミニウムを主成分と
する配線パターンからアルミニウム又はアルミニウム合
金を溶解させることなく、配線が形成されない部分の絶
縁膜の表面領域に、配線パターンと略同じ厚みのシリコ
ン酸化膜を液相成長法で選択的に形成できるので、配線
パターンの膜厚に起因する層間絶縁膜における段差を解
消できることから、多層の配線パターンを有する半導体
装置の配線における微細化と、半導体装置のコスト低減
と、その高速作動とを可能にした顕著な効果を奏する。

【図面の簡単な説明】

【図１】（ａ）〜（ｃ）は夫々、本発明の一実施例の半
導体装置を示す、製造工程段階毎のチップ断面図。

【図２】本発明の第二の実施例の半導体装置のチップ断
面図。

【図３】従来の第一の例の半導体装置のチップ断面図。

【図４】従来の第二の例の半導体装置のチップ断面図。

【図５】従来の第二の例での配線による段差を説明する
ための、半導体装置のチップ断面図。

【図６】従来の第二の例での配線による段差を説明する
ための、半導体装置のチップ断面図。

【符号の説明】

１ シリコン基板 ２ シリコン酸化膜 ２Ａ コンタクトホール用開口 ３ チタン膜 ４ 窒化チタン膜 ５ アルミニウム−銅合金膜 ６ タングステン膜 ７ 液相成長シリコン酸化膜 ８ 気相成長シリコン酸化膜 ８Ａ スルーホール用開口 １０ チタン膜 １１ 窒化チタン膜 １２ アルミニウム−銅合金膜

フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 21/90 Ｐ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体活性層を覆う第一の絶縁膜と、 前記第一の絶縁膜上に形成され前記半導体活性層に電気
   的に接続された、アルミニウムを主成分とする第一層配
   線と、 前記第一層配線の表面を被覆するタングステン膜と、 前記第一層配線が形成されない位置の前記第一の絶縁膜
   上に選択的に成長形成され、前記第一層配線の厚みと略
   同等の膜厚を有するシリコン酸化膜と、 前記第一層配線及び前記シリコン酸化膜上に形成された
   層間絶縁膜と、 少なくとも前記層間絶縁膜上に形成された第二層配線と
   を備えることを特徴とする半導体装置。
2. 【請求項２】前記シリコン酸化膜が液相成長法により形
   成されることを特徴とする請求項１に記載の半導体装
   置。
3. 【請求項３】 前記第一層配線は、窒化チタン、チタン
   タングステン、チタン、タングステンの内１種類以上を
   含む金属から形成される１以上の層と、Ａｌ又はＡｌ合
   金層とから構成されることを特徴とする請求項１又は２
   に記載の半導体装置。