JPH0621058A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0621058A JPH0621058A JP17789592A JP17789592A JPH0621058A JP H0621058 A JPH0621058 A JP H0621058A JP 17789592 A JP17789592 A JP 17789592A JP 17789592 A JP17789592 A JP 17789592A JP H0621058 A JPH0621058 A JP H0621058A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- refractory metal
- resist
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】配線層が高融点金属で形成されていても、外部
との接続を特殊な方法を用いることなく、従来と同様の
接続方法で可能とし、その密着性も十分であり、製造コ
ストの低い半導体装置を提供する。 【構成】半導体基板１０１上に、Ｗ（タングステン）１
０２をスパッタし、レジストパターンを形成し、前記Ｗ
１０２をエッチングし、レジストを除去し、配線層を形
成。次に、Ｓｉ3Ｎ4膜１０３をプラズマＣＶＤ法により
形成し、レジストパターンを形成し、Ｓｉ3Ｎ4膜１０３
をドライエッチングによりエッチングし、レジストを除
去し開孔部を形成。パッド電極としてＡｌ膜１０４を形
成し、レジストパターンを形成し、前記Ａｌ膜１０４を
エッチングし、レジストを除去し外部との接続用パッド
の形成を終了する。
との接続を特殊な方法を用いることなく、従来と同様の
接続方法で可能とし、その密着性も十分であり、製造コ
ストの低い半導体装置を提供する。 【構成】半導体基板１０１上に、Ｗ（タングステン）１
０２をスパッタし、レジストパターンを形成し、前記Ｗ
１０２をエッチングし、レジストを除去し、配線層を形
成。次に、Ｓｉ3Ｎ4膜１０３をプラズマＣＶＤ法により
形成し、レジストパターンを形成し、Ｓｉ3Ｎ4膜１０３
をドライエッチングによりエッチングし、レジストを除
去し開孔部を形成。パッド電極としてＡｌ膜１０４を形
成し、レジストパターンを形成し、前記Ａｌ膜１０４を
エッチングし、レジストを除去し外部との接続用パッド
の形成を終了する。
Description
【０００１】
【産業上の利用分野】本発明は高融点金属配線を有する
半導体装置に関し、特に外部との接続用パッドの構造及
びその製造方法に関する。
半導体装置に関し、特に外部との接続用パッドの構造及
びその製造方法に関する。
【０００２】
【従来の技術】従来、高融点金属配線を有する半導体装
置に於ては、高融点金属配線を形成し、パッシベーショ
ン膜を形成し、パッド開孔部を形成するという方法を取
っていたため、外部との接続用パッド部は図５に示すよ
うに高融点金属のみで形成されていた。
置に於ては、高融点金属配線を形成し、パッシベーショ
ン膜を形成し、パッド開孔部を形成するという方法を取
っていたため、外部との接続用パッド部は図５に示すよ
うに高融点金属のみで形成されていた。
【０００３】図５中、５０１は半導体基板、５０２は高
融点金属配線、５０３はパッシベーション膜、５０４は
パッド開孔部である。
融点金属配線、５０３はパッシベーション膜、５０４は
パッド開孔部である。
【０００４】
【発明が解決しようとする課題】しかし前述の従来の技
術では、外部との接続用パッド部が、高融点金属のみで
形成されているため、外部との接続が困難であり、通常
のＡｕを用いたワイヤーボンディングでは接続不可能
で、Ａｌワイヤーボンディング等の特殊な方法を用いる
必要があり、またＡｌワイヤーボンディングでも密着性
が不十分であり、高融点金属配線用に専用のボンディン
グ装置等が必要になり製造コストが高くなるという課題
がある。
術では、外部との接続用パッド部が、高融点金属のみで
形成されているため、外部との接続が困難であり、通常
のＡｕを用いたワイヤーボンディングでは接続不可能
で、Ａｌワイヤーボンディング等の特殊な方法を用いる
必要があり、またＡｌワイヤーボンディングでも密着性
が不十分であり、高融点金属配線用に専用のボンディン
グ装置等が必要になり製造コストが高くなるという課題
がある。
【０００５】そこで本発明は、このような課題を解決す
るもので、その目的とするところは、配線層が高融点金
属で形成されていても、外部との接続を特殊な方法を用
いることなく、従来と同様の接続方法で可能とし、その
密着性も十分であり、製造コストの低い半導体装置を提
供するところにある。
るもので、その目的とするところは、配線層が高融点金
属で形成されていても、外部との接続を特殊な方法を用
いることなく、従来と同様の接続方法で可能とし、その
密着性も十分であり、製造コストの低い半導体装置を提
供するところにある。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
内部配線が高融点金属である半導体装置に於て、外部と
の接続用パッド部が、上層からＡｌまたはＡｌ合金／高
融点金属であることを特徴とする。
内部配線が高融点金属である半導体装置に於て、外部と
の接続用パッド部が、上層からＡｌまたはＡｌ合金／高
融点金属であることを特徴とする。
【０００７】本発明の他の半導体装置は、内部配線が高
融点金属である半導体装置に於て、外部との接続用パッ
ド部が、上層からＡｌまたはＡｌ合金／バリアメタル／
高融点金属であることを特徴とする。また、バリアメタ
ルとしては、ＴｉＮとＴｉの２層構造であることが望ま
しい。
融点金属である半導体装置に於て、外部との接続用パッ
ド部が、上層からＡｌまたはＡｌ合金／バリアメタル／
高融点金属であることを特徴とする。また、バリアメタ
ルとしては、ＴｉＮとＴｉの２層構造であることが望ま
しい。
【０００８】本発明の他の半導体装置は、内部配線が高
融点金属である半導体装置に於て、外部との接続用パッ
ド部が、上層からＡｕ／Ｔｉ／高融点金属であることを
特徴とする。
融点金属である半導体装置に於て、外部との接続用パッ
ド部が、上層からＡｕ／Ｔｉ／高融点金属であることを
特徴とする。
【０００９】本発明の他の半導体装置は、内部配線が高
融点金属である半導体装置に於て、外部との接続用パッ
ド部が、上層からＡｕ／Ｐｔ／Ｔｉ／高融点金属である
ことを特徴とする。
融点金属である半導体装置に於て、外部との接続用パッ
ド部が、上層からＡｕ／Ｐｔ／Ｔｉ／高融点金属である
ことを特徴とする。
【００１０】本発明の他の半導体装置は、内部配線が高
融点金属である半導体装置に於て、外部との接続用パッ
ド部が、上層からＡｕ／Ｔｉ／ＴｉＮ／Ｔｉ／高融点金
属であることを特徴とする。
融点金属である半導体装置に於て、外部との接続用パッ
ド部が、上層からＡｕ／Ｔｉ／ＴｉＮ／Ｔｉ／高融点金
属であることを特徴とする。
【００１１】
【実施例】以下、本発明について実施例に基づき詳細に
説明する。
説明する。
【００１２】（実施例１） 図１は本発明の１実施例を
示す断面図である。まず、トランジスタ等が形成され、
さらに層間絶縁膜および接続孔が形成されている半導体
基板１０１上に、高融点金属として、Ｗ（タングステ
ン）１０２を５００ｎｍスパッタ法で形成する。Ｗのほ
かに、Ｍｏ（モリブデン）、Ｎｉ（ニッケル）、Ｃｏ
（コバルト）等の高融点金属が使用可能であり、スパッ
タ法の他にカバレージで有利なＣＶＤ法も使用可能であ
る。また配線層としては高融点金属の積層膜や、Ｔｉ＋
ＴｉＮやＴｉＷ等のバリアメタルと高融点金属との積層
膜も使用可能である。特に、ＣＶＤ法を用いて高融点金
属膜を形成する場合には、バリアメタルとの多層膜とす
ることが必要となってくる。次に、所望のレジストパタ
ーンを形成し、前記レジストパターンをマスクとして前
記Ｗ１０２をＳＦ6、ＣＦ4等を用いたドライエッチング
によりエッチングし、Ｏ2プラズマ等を用いて、レジス
トを除去し、配線層の形成を終了する。次に、パッシベ
ーション膜あるいは、層間絶縁膜として、Ｓｉ3Ｎ4膜１
０３をＳｉＨ4、ＮＨ3等を用いたプラズマＣＶＤ法によ
り１．０μｍ形成し、所望のレジストパターンを形成し
前記レジストパターンをマスクとして、Ｓｉ3Ｎ4膜１０
３をＣＦ4＋Ｏ2等を用いたドライエッチングによりエッ
チングし、Ｏ2プラズマ等を用いて、レジストを除去し
外部との接続用パッド部に相当する開孔部の形成を終了
する。また、パッシベーション膜としては、プラズマＣ
ＶＤにより形成したＳｉ3Ｎ4膜の他に熱ＣＶＤあるいは
プラズマＣＶＤにより形成したＳｉＯ2膜あるいはＳｉ3
Ｎ4膜とＳｉＯ2膜との積層膜も使用することが可能であ
る。
示す断面図である。まず、トランジスタ等が形成され、
さらに層間絶縁膜および接続孔が形成されている半導体
基板１０１上に、高融点金属として、Ｗ（タングステ
ン）１０２を５００ｎｍスパッタ法で形成する。Ｗのほ
かに、Ｍｏ（モリブデン）、Ｎｉ（ニッケル）、Ｃｏ
（コバルト）等の高融点金属が使用可能であり、スパッ
タ法の他にカバレージで有利なＣＶＤ法も使用可能であ
る。また配線層としては高融点金属の積層膜や、Ｔｉ＋
ＴｉＮやＴｉＷ等のバリアメタルと高融点金属との積層
膜も使用可能である。特に、ＣＶＤ法を用いて高融点金
属膜を形成する場合には、バリアメタルとの多層膜とす
ることが必要となってくる。次に、所望のレジストパタ
ーンを形成し、前記レジストパターンをマスクとして前
記Ｗ１０２をＳＦ6、ＣＦ4等を用いたドライエッチング
によりエッチングし、Ｏ2プラズマ等を用いて、レジス
トを除去し、配線層の形成を終了する。次に、パッシベ
ーション膜あるいは、層間絶縁膜として、Ｓｉ3Ｎ4膜１
０３をＳｉＨ4、ＮＨ3等を用いたプラズマＣＶＤ法によ
り１．０μｍ形成し、所望のレジストパターンを形成し
前記レジストパターンをマスクとして、Ｓｉ3Ｎ4膜１０
３をＣＦ4＋Ｏ2等を用いたドライエッチングによりエッ
チングし、Ｏ2プラズマ等を用いて、レジストを除去し
外部との接続用パッド部に相当する開孔部の形成を終了
する。また、パッシベーション膜としては、プラズマＣ
ＶＤにより形成したＳｉ3Ｎ4膜の他に熱ＣＶＤあるいは
プラズマＣＶＤにより形成したＳｉＯ2膜あるいはＳｉ3
Ｎ4膜とＳｉＯ2膜との積層膜も使用することが可能であ
る。
【００１３】次に、パッド電極としてＡｌ膜１０４を
１．０μｍスパッタ法により形成し、所望のレジストパ
ターンを形成し前記レジストパターンをマスクとして、
前記Ａｌ膜１０４をＣＣｌ4＋Ｃｌ2等を用いたドライエ
ッチングによりエッチングし、Ｏ2プラズマ等を用い
て、レジストを除去し外部との接続用パッドの形成を終
了する。この時のパッド電極のパターンはパッド開孔部
よりも５μｍ以上大きくする必要がある。この時のＡｌ
膜としては、純ＡｌまたはＣｕ、Ｓｉ、Ｐｄ、Ｓｃ、Ｇ
ｅの中から選んだ１つまたは２つ以上を含んだＡｌ合金
等が使用可能である。このようにして形成されたパッド
電極は、通常使用されているＡｌ合金配線を用いた場合
と同じで、外部との接続は容易に行うことが出来、低い
コストで外部との接続を行うことが可能になる。
１．０μｍスパッタ法により形成し、所望のレジストパ
ターンを形成し前記レジストパターンをマスクとして、
前記Ａｌ膜１０４をＣＣｌ4＋Ｃｌ2等を用いたドライエ
ッチングによりエッチングし、Ｏ2プラズマ等を用い
て、レジストを除去し外部との接続用パッドの形成を終
了する。この時のパッド電極のパターンはパッド開孔部
よりも５μｍ以上大きくする必要がある。この時のＡｌ
膜としては、純ＡｌまたはＣｕ、Ｓｉ、Ｐｄ、Ｓｃ、Ｇ
ｅの中から選んだ１つまたは２つ以上を含んだＡｌ合金
等が使用可能である。このようにして形成されたパッド
電極は、通常使用されているＡｌ合金配線を用いた場合
と同じで、外部との接続は容易に行うことが出来、低い
コストで外部との接続を行うことが可能になる。
【００１４】また、図２に示すようにパッド電極として
のＡｌ膜形成後に、さらに第２のパッシベーション膜と
してＳｉ3Ｎ4膜等を形成し、パッド開孔部を形成するこ
とにより、耐湿性等の信頼性が向上する。図２中、２０
１は半導体基板、２０２は高融点金属、２０３は第１の
パッシベーション膜、２０４はＡｌ膜、２０５は第２の
パッシベーション膜である。
のＡｌ膜形成後に、さらに第２のパッシベーション膜と
してＳｉ3Ｎ4膜等を形成し、パッド開孔部を形成するこ
とにより、耐湿性等の信頼性が向上する。図２中、２０
１は半導体基板、２０２は高融点金属、２０３は第１の
パッシベーション膜、２０４はＡｌ膜、２０５は第２の
パッシベーション膜である。
【００１５】パッド電極のＡｌ膜の代わりに図３に示す
ようにバリアメタルとＡｌ膜との多層構造とすること
で、高融点金属配線との密着性が向上する。バリアメタ
ルとしては、Ｔｉ、ＴｉＮ、ＴｉＷ、Ｗ、ＷＳｉx、Ｔ
ｉＳｉx、ＭｏＳｉx、ＴａＳｉx等の中から選ばれた１
層または２層以上のバリアメタルが使用可能である。特
に下層からＴｉ、ＴｉＮの２層構造のバリアメタルが密
着性に優れている。図３中、３０１は半導体基板、３０
２は高融点金属、３０３はパッシベーション膜、３０４
はバリアメタル、３０５はＡｌ膜である。
ようにバリアメタルとＡｌ膜との多層構造とすること
で、高融点金属配線との密着性が向上する。バリアメタ
ルとしては、Ｔｉ、ＴｉＮ、ＴｉＷ、Ｗ、ＷＳｉx、Ｔ
ｉＳｉx、ＭｏＳｉx、ＴａＳｉx等の中から選ばれた１
層または２層以上のバリアメタルが使用可能である。特
に下層からＴｉ、ＴｉＮの２層構造のバリアメタルが密
着性に優れている。図３中、３０１は半導体基板、３０
２は高融点金属、３０３はパッシベーション膜、３０４
はバリアメタル、３０５はＡｌ膜である。
【００１６】（実施例２） 図４は本発明の他の実施例
を示す断面図である。まず、トランジスタ等が形成さ
れ、さらに層間絶縁膜および接続孔が形成されている半
導体基板４０１上に、高融点金属として、Ｗ（タングス
テン）４０２を５００ｎｍスパッタ法で形成する。Ｗの
ほかに、Ｍｏ（モリブデン）、Ｎｉ（ニッケル）、Ｃｏ
（コバルト）等の高融点金属が使用可能であり、スパッ
タ法の他にカバレージで有利なＣＶＤ法も使用可能であ
る。また配線層としては高融点金属の積層膜や、Ｔｉ＋
ＴｉＮやＴｉＷ等のバリアメタルと高融点金属との積層
膜も使用可能である。特に、ＣＶＤ法を用いて高融点金
属膜を形成する場合には、バリアメタルとの多層膜とす
ることが必要となってくる。次に、所望のレジストパタ
ーンを形成し、前記レジストパターンをマスクとして前
記Ｗ４０２をＳＦ6、ＣＦ4等を用いたドライエッチング
によりエッチングし、Ｏ2プラズマ等を用いて、レジス
トを除去し、配線層の形成を終了する。次に、パッシベ
ーション膜あるいは、層間絶縁膜として、Ｓｉ3Ｎ4膜４
０３をＳｉＨ4、ＮＨ3等を用いたプラズマＣＶＤ法によ
り１．０μｍ形成し、所望のレジストパターンを形成し
前記レジストパターンをマスクとして、Ｓｉ3Ｎ4膜４０
３をＣＦ4＋Ｏ2等を用いたドライエッチングによりエッ
チングし、Ｏ2プラズマ等を用いて、レジストを除去し
外部との接続用パッド部に相当する開孔部の形成を終了
する。また、パッシベーション膜としては、プラズマＣ
ＶＤにより形成したＳｉ3Ｎ4膜の他に熱ＣＶＤあるいは
プラズマＣＶＤにより形成したＳｉＯ2膜あるいはＳｉ3
Ｎ4膜とＳｉＯ2膜との積層膜も使用することが可能であ
る。
を示す断面図である。まず、トランジスタ等が形成さ
れ、さらに層間絶縁膜および接続孔が形成されている半
導体基板４０１上に、高融点金属として、Ｗ（タングス
テン）４０２を５００ｎｍスパッタ法で形成する。Ｗの
ほかに、Ｍｏ（モリブデン）、Ｎｉ（ニッケル）、Ｃｏ
（コバルト）等の高融点金属が使用可能であり、スパッ
タ法の他にカバレージで有利なＣＶＤ法も使用可能であ
る。また配線層としては高融点金属の積層膜や、Ｔｉ＋
ＴｉＮやＴｉＷ等のバリアメタルと高融点金属との積層
膜も使用可能である。特に、ＣＶＤ法を用いて高融点金
属膜を形成する場合には、バリアメタルとの多層膜とす
ることが必要となってくる。次に、所望のレジストパタ
ーンを形成し、前記レジストパターンをマスクとして前
記Ｗ４０２をＳＦ6、ＣＦ4等を用いたドライエッチング
によりエッチングし、Ｏ2プラズマ等を用いて、レジス
トを除去し、配線層の形成を終了する。次に、パッシベ
ーション膜あるいは、層間絶縁膜として、Ｓｉ3Ｎ4膜４
０３をＳｉＨ4、ＮＨ3等を用いたプラズマＣＶＤ法によ
り１．０μｍ形成し、所望のレジストパターンを形成し
前記レジストパターンをマスクとして、Ｓｉ3Ｎ4膜４０
３をＣＦ4＋Ｏ2等を用いたドライエッチングによりエッ
チングし、Ｏ2プラズマ等を用いて、レジストを除去し
外部との接続用パッド部に相当する開孔部の形成を終了
する。また、パッシベーション膜としては、プラズマＣ
ＶＤにより形成したＳｉ3Ｎ4膜の他に熱ＣＶＤあるいは
プラズマＣＶＤにより形成したＳｉＯ2膜あるいはＳｉ3
Ｎ4膜とＳｉＯ2膜との積層膜も使用することが可能であ
る。
【００１７】次に、パッド電極を形成するために導電膜
としてＴｉ（チタン）４０４、第１のＡｕ（金）４０５
を各々０．１μｍスパッタ法により形成する。この時の
導電膜としてはＴｉ、Ａｕの他にＷ、Ｔａ、Ｃｒ、Ｃ
ｕ、ＴｉＮ、Ｐｔ等の中の１層または２層以上の多層膜
が使用できる。とくに下層からＴｉ、Ｐｔ、Ａｕの３層
構造あるいはＴｉ、ＴｉＮ、Ｔｉ、Ａｕの４層構造がバ
リア性に優れている。次に所望のレジストパターンを形
成し前記レジストパターンをマスクとして、電気メッキ
により第２のＡｕ４０６を１０μｍレジストの無い部分
に形成する。Ｏ2プラズマ等を用いて、レジストを除去
し前記第２のＡｕ４０６をマスクとして、前記Ｔｉ４０
４および第１のＡｕ４０５をＡｒを用いたイオンミリン
グ等によりエッチングし、外部との接続用パッド部の形
成を終了する。この時のパッド電極のパターンはパッド
開孔部よりも５μｍ以上大きくする必要がある。この時
のメッキ膜としては、Ａｕの他に、Ｃｕ、半田の中から
選んだ１層または２層以上の多層膜が使用可能である。
このようにして形成されたパッド電極は、外部との接続
は容易に行うことが出来、低いコストで外部との接続を
行うことが可能になる。
としてＴｉ（チタン）４０４、第１のＡｕ（金）４０５
を各々０．１μｍスパッタ法により形成する。この時の
導電膜としてはＴｉ、Ａｕの他にＷ、Ｔａ、Ｃｒ、Ｃ
ｕ、ＴｉＮ、Ｐｔ等の中の１層または２層以上の多層膜
が使用できる。とくに下層からＴｉ、Ｐｔ、Ａｕの３層
構造あるいはＴｉ、ＴｉＮ、Ｔｉ、Ａｕの４層構造がバ
リア性に優れている。次に所望のレジストパターンを形
成し前記レジストパターンをマスクとして、電気メッキ
により第２のＡｕ４０６を１０μｍレジストの無い部分
に形成する。Ｏ2プラズマ等を用いて、レジストを除去
し前記第２のＡｕ４０６をマスクとして、前記Ｔｉ４０
４および第１のＡｕ４０５をＡｒを用いたイオンミリン
グ等によりエッチングし、外部との接続用パッド部の形
成を終了する。この時のパッド電極のパターンはパッド
開孔部よりも５μｍ以上大きくする必要がある。この時
のメッキ膜としては、Ａｕの他に、Ｃｕ、半田の中から
選んだ１層または２層以上の多層膜が使用可能である。
このようにして形成されたパッド電極は、外部との接続
は容易に行うことが出来、低いコストで外部との接続を
行うことが可能になる。
【００１８】
【発明の効果】以上述べたように本発明によれば、配線
層が高融点金属で形成されていても、外部との接続を特
殊な方法を用いることなく、従来と同様の接続方法で可
能とし、その密着性も十分であり、製造コストの低い半
導体装置を提供できる。
層が高融点金属で形成されていても、外部との接続を特
殊な方法を用いることなく、従来と同様の接続方法で可
能とし、その密着性も十分であり、製造コストの低い半
導体装置を提供できる。
【図１】本発明の半導体装置の１実施例を示す断面図で
ある。
ある。
【図２】本発明の半導体装置の他の１実施例を示す断面
図である。
図である。
【図３】本発明の半導体装置の他の１実施例を示す断面
図である。
図である。
【図４】本発明の半導体装置の他の１実施例を示す断面
図である。
図である。
【図５】従来の半導体装置の１実施例を示す断面図であ
る。
る。
１０１、２０１、３０１、４０１、５０１・・・・・・
・・・・・・・・・・半導体基板 １０２、４０２・・・・・・・・・・・・・・・・Ｗ １０３、４０３・・・・・・・・・・・・・・・・Ｓｉ
3Ｎ4膜 １０４、２０４、３０５・・・・・・・・・・・・Ａｌ
膜 ２０２、３０２・・・・・・・・・・・・・・・・高融
点金属 ２０３・・・・・・・・・・・・・・・・・・・・第１
のパッシベーション膜 ２０５・・・・・・・・・・・・・・・・・・・・第２
のパッシベーション膜 ３０３、５０３・・・・・・・・・・・・・・・・パッ
シベーション膜 ３０４・・・・・・・・・・・・・・・・・・・・バリ
アメタル ４０４・・・・・・・・・・・・・・・・・・・・Ｔｉ ４０５・・・・・・・・・・・・・・・・・・・・第１
のＡｕ ４０６・・・・・・・・・・・・・・・・・・・・第２
のＡｕ
・・・・・・・・・・半導体基板 １０２、４０２・・・・・・・・・・・・・・・・Ｗ １０３、４０３・・・・・・・・・・・・・・・・Ｓｉ
3Ｎ4膜 １０４、２０４、３０５・・・・・・・・・・・・Ａｌ
膜 ２０２、３０２・・・・・・・・・・・・・・・・高融
点金属 ２０３・・・・・・・・・・・・・・・・・・・・第１
のパッシベーション膜 ２０５・・・・・・・・・・・・・・・・・・・・第２
のパッシベーション膜 ３０３、５０３・・・・・・・・・・・・・・・・パッ
シベーション膜 ３０４・・・・・・・・・・・・・・・・・・・・バリ
アメタル ４０４・・・・・・・・・・・・・・・・・・・・Ｔｉ ４０５・・・・・・・・・・・・・・・・・・・・第１
のＡｕ ４０６・・・・・・・・・・・・・・・・・・・・第２
のＡｕ
Claims (6)
- 【請求項１】 内部配線が高融点金属である半導体装置
に於て、外部との接続用パッド部が、上層からＡｌまた
はＡｌ合金／高融点金属であることを特徴とする半導体
装置。 - 【請求項２】 内部配線が高融点金属である半導体装置
に於て、外部との接続用パッド部が、上層からＡｌまた
はＡｌ合金／バリアメタル／高融点金属であることを特
徴とする半導体装置。 - 【請求項３】 バリアメタルがＴｉＮとＴｉであること
を特徴とする請求項２記載の半導体装置。 - 【請求項４】 内部配線が高融点金属である半導体装置
に於て、外部との接続用パッド部が、上層からＡｕ／Ｔ
ｉ／高融点金属であることを特徴とする半導体装置。 - 【請求項５】 内部配線が高融点金属である半導体装置
に於て、外部との接続用パッド部が、上層からＡｕ／Ｐ
ｔ／Ｔｉ／高融点金属であることを特徴とする半導体装
置。 - 【請求項６】 内部配線が高融点金属である半導体装置
に於て、外部との接続用パッド部が、上層からＡｕ／Ｔ
ｉ／ＴｉＮ／Ｔｉ／高融点金属であることを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17789592A JPH0621058A (ja) | 1992-07-06 | 1992-07-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17789592A JPH0621058A (ja) | 1992-07-06 | 1992-07-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621058A true JPH0621058A (ja) | 1994-01-28 |
Family
ID=16038943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17789592A Pending JPH0621058A (ja) | 1992-07-06 | 1992-07-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621058A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6042442A (en) * | 1996-02-28 | 2000-03-28 | Nec Corporation | Enhancement in bonding strength in field emission electron source |
| JP2013516058A (ja) * | 2009-12-23 | 2013-05-09 | ユナイティッド モノリスィック セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 電子デバイスの製造方法および該方法により製造された電子デバイス |
| JP2015161700A (ja) * | 2014-02-26 | 2015-09-07 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法 |
-
1992
- 1992-07-06 JP JP17789592A patent/JPH0621058A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6042442A (en) * | 1996-02-28 | 2000-03-28 | Nec Corporation | Enhancement in bonding strength in field emission electron source |
| JP2013516058A (ja) * | 2009-12-23 | 2013-05-09 | ユナイティッド モノリスィック セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 電子デバイスの製造方法および該方法により製造された電子デバイス |
| JP2015161700A (ja) * | 2014-02-26 | 2015-09-07 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2856778B2 (ja) | 半導体装置の配線構造 | |
| JP3210547B2 (ja) | 電気めっきはんだ端子およびその製造方法 | |
| JP2773578B2 (ja) | 半導体装置の製造方法 | |
| US4970574A (en) | Electromigrationproof structure for multilayer wiring on a semiconductor device | |
| JP2001274162A (ja) | 半導体装置 | |
| JPS6343349A (ja) | 多層薄膜配線及びその形成方法 | |
| JP2616227B2 (ja) | 半導体装置 | |
| JPH0621058A (ja) | 半導体装置 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JPH0354828A (ja) | 半導体装置の複合導電層、複合導電層を用いたキャパシタおよび複合導電層の穴開け方法 | |
| JP2616063B2 (ja) | バンプ電極の製造方法 | |
| KR100445409B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP2655504B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH01255249A (ja) | 半導体集積回路装置 | |
| JPH07183377A (ja) | 半導体装置 | |
| JPH05129447A (ja) | 半導体装置の製造方法 | |
| JPS5918659A (ja) | 多層配線の形成方法 | |
| JPH11186269A (ja) | 半導体集積回路およびその製造方法 | |
| JPH01125847A (ja) | 半導体装置およびその製造方法 | |
| JPS60210871A (ja) | 半導体装置およびその製造方法 | |
| JPH0629292A (ja) | 半導体装置及びその製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPS62190850A (ja) | 半導体装置 | |
| JP5273921B2 (ja) | 半導体装置およびその製造方法 | |
| JP2893800B2 (ja) | 半導体装置の製造方法 |