JPH06163705A

JPH06163705A - 導電膜積層配線構造を有する半導体装置

Info

Publication number: JPH06163705A
Application number: JP30837092A
Authority: JP
Inventors: Masaaki Maehara; 正明前原; Tatsuyuki Saito; 達之斉藤; Naoki Fukuda; 直樹福田; Kenichi Kikushima; 健一菊島
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-11-18
Filing date: 1992-11-18
Publication date: 1994-06-10

Abstract

(57)【要約】【目的】接続孔の埋め込み（または導電膜の被着性向
上）と、配線材料の信頼度（マイグレーション耐性等）
の向上とを同時に達成可能な半導体装置を得る。【構成】基体部に被着された絶縁膜を貫通して形成さ
れた接続孔上に導電膜を堆積して上下の導電層の導通を
とる構造において、スパッタリング法により形成される
接着層と、ＣＶＤ法により形成される高カバレッジ層
と、スパッタリング法により形成される低抵抗主導電層
と、スパッタリング法により形成される光反射防止層と
からなる多層膜とした構造を有する半導体装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、導電膜積層配線構造を
有する半導体装置に関し、特に、半導体装置の多層配線
構造の形成過程等における、絶縁膜に形成された微細か
つ高アスペクト比の接続孔の導電性物質による埋め込み
に適用して有効な技術に関するものである。

【０００２】

【従来の技術】半導体装置の多層配線構造の形成過程に
おいて、絶縁膜に形成されたコンタクトホールやスルー
ホールなどの接続孔部における導電膜の被着性向上等に
関する技術としては、選択Ｗプラグ技術や全面Ｗ−ＣＶ
Ｄ技術、Ａｌ溶融によるリフロー技術、Ａｌバイアスス
パッタ技術、接続孔のテーパー（ラウンド）加工技術等
が公知である。また、たとえば、半導体装置の多層配線
構造の形成過程において、配線材料の信頼度（マイグレ
ーション耐性等）確保や向上等に関する技術としては、
高融点遷移金属等とＡｌ合金（ＳｉやＣｕ等が添加され
る）との積層膜構造等が公知である。

【０００３】

【発明が解決しようとする課題】本発明者は、前記従来
の技術を検討した結果、以下の問題点を見い出した。

【０００４】半導体装置の多層配線構造が微細化するに
伴い、前記従来技術の絶縁膜に形成されたコンタクトホ
ールやスルーホールなどの接続孔部における導電膜の被
着性向上についての限界が、明確になりつつある。即
ち、従来、高融点遷移金属とＡｌ合金との積層膜構造配
線と接続孔のテーパー加工技術を用いることで、前記コ
ンタクトホールやスルーホールなどの接続孔部における
導電膜の被着性向上、配線材料の信頼度確保や向上の２
つの目的を容易に達成することができたのに対し、微細
化に伴い、まず、テーパー加工が不可能になる。従って
前記高被着性導電膜形成技術が必要となるが、選択Ｗプ
ラグ技術は選択性や埋め込み量等のＱＣ技術等周辺技術
も含めて、量産技術としては未確立である。Ａｌ溶融に
よるリフロー技術、Ａｌバイアススパッタ技術等は、接
続孔の埋め込み特性ならびに配線材料の信頼度向上の点
で、飛躍的な進歩は望めない。また、半導体装置の微細
化・高速化・配線構造の多層化に伴い、配線材料の信頼
度（マイグレーション耐性等）の向上が不可欠になって
きている。

【０００５】本発明の目的は、接続孔の埋め込み（また
は導電膜の被着性向上）と、配線材料の信頼度（マイグ
レーション耐性等）の向上とを同時に達成することが可
能な技術を提供することにある。

【０００６】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。

【０００７】すなわち、基体部に被着された絶縁膜を貫
通して形成された接続孔上に導電膜を堆積して上下の導
電層の導通をとる導電膜積層配線構造を有する半導体装
置において、金属膜をスパッタリング法により形成され
る接着層と、ＣＶＤ法により形成される高カバレッジ層
と、スパッタリング法により形成される低抵抗主導電層
と、スパッタリング法により形成される光反射防止層と
からなる導電膜積層配線構造を備えた。

【０００８】また、前記接着層と光反射防止層がそれぞ
れスパッタＷ、高カバレッジ層がＣＶＤ−Ｗ、低抵抗主
導電層がスパッタＡｌ合金からなる。

【０００９】また、前記接着層と光反射防止層がスパッ
タＷ、ＴｉＷ、ＴｉＮ、Ｔｉ、Ｍｏ等の高融点金属、又
は高融点金属珪化物、又は高融点金属窒化物、高カバレ
ッジ層がＣＶＤ−Ｗ、ＣＶＤ−ＴｉＮ、ＣＶＤ−Ａｌ、
又はＣＶＤ−Ｃｕ、低抵抗主導電層がスパッタＡｌ合
金、又はスパッタＣｕからなる。

【００１０】

【作用】前述した手段によれば、ＣＶＤ法による高カバ
レッジ層により、接続孔の埋め込み（もしくは導電膜の
被着性向上）が達成できるとともに、低抵抗主導電層お
よび光反射防止層との組み合わせによる、高信頼度積層
配線構造が達成できる。

【００１１】なお、スパッタリング法による接着層の存
在により、下の導電層との界面特性が安定するととも
に、ＣＶＤ法による高カバレッジ層の接着性を確保する
ことが可能となる。

【００１２】さらに、前記光反射防止層は、積層配線の
信頼度（マイグレーション耐性）向上に寄与するととも
に、ホトリソグラフィーを容易にし、かつ多層配線構造
において、上層接続孔加工（ドライエッチング）時に発
生する堆積物（サイドフィルム：接続孔底部に存在する
下層導電膜がスパッタリングされエッチングガスと反応
した物と考えられる。）をなくすることができる。

【００１３】

【実施例】

（実施例１）本発明に係る半導体装置の実施例１を図１
に基づいて説明する。

【００１４】図１は、本発明を適用した多層配線構造を
有する半導体装置の２層目の配線層が被着された状態に
おける配線部分の構成を示す断面図である。

【００１５】図１において、１はパッシベーション膜と
して機能する酸化シリコン（ＳｉＯ₂）膜であり、この
酸化シリコン膜１は、最終半導体領域形成工程の終了し
た半導体ウェハ（図示省略）上に形成されている。

【００１６】この酸化シリコン膜１上の一部分に下層の
積層膜配線層２〜５がパターンカットされて形成されて
いる。この下層積層膜配線層２〜５は、スパッタリング
法により形成されたタングステン（Ｗ）膜からなる接着
層２、ＣＶＤ（気相成長）法により形成されたタングス
テン（Ｗ）膜からなる穴埋め層３、スパッタリング法に
より形成されたアルミニウム（Ａｌ）合金膜からなる低
抵抗主導電層４、スパッタリング法により形成されたタ
ングステン（Ｗ）膜からなる光反射防止層５が順次積層
された構造になっている。それぞれの膜厚は、半導体装
置により異なるが、概ね接着層２が２０〜２００ｎｍ、
穴埋め層３が１００〜５００ｎｍ、低抵抗主導電層４が
２００〜２０００ｎｍ、光反射防止層５が２０〜２００
ｎｍである。

【００１７】そして、この積層膜配線層の一部が露出す
るように、層間絶縁膜たる酸化シリコン膜６の一部が開
口されている。さらに、その上に上層積層膜配線層７〜
１０が形成される。この上層積層膜配線層７〜１０は、
スパッタリング法により形成されたタングステン（Ｗ）
膜からなる接着層７、ＣＶＤ（気相成長）法により形成
されたタングステン（Ｗ）膜からなる穴埋め層８、スパ
ッタリング法により形成されたアルミニウム（Ａｌ）合
金膜からなる低抵抗主導電層９、スパッタリング法によ
り形成されたタングステン（Ｗ）膜からなる光反射防止
層１０が順次積層された構造になっている。

【００１８】前記酸化シリコン膜６の開口部、即ち、ス
ルーホール部６ａにおいて、前記上層積層膜配線層７〜
１０と下層積層膜配線層２〜５が、電気的に接触してい
る。酸化シリコン膜６の膜厚は、概ね０.５〜２μｍで
あり、スルーホール部６ａの寸法は、半導体装置により
異なるが、近年、ますます微細化しており、最新プロセ
スでは、概ね０.３〜０.８μｍである。上層積層膜配線
層７〜１０の膜厚は、下層積層膜配線層２〜５の膜厚と
ほぼ等しい。

【００１９】このように構成するにとにより、以下のよ
うな作用効果を奏する。

【００２０】（１）ＣＶＤ法により形成したタングステ
ンからなる穴埋め層８でスルーホール部（接続孔）６ａ
を埋め込む（あるいは被着性が向上する）ので、接続孔
の信頼性を向上することができる。

【００２１】（２）スパッタリング法により形成したア
ルミニウム合金膜からなる低抵抗主導電層９を用いるの
で、タングステン膜のみの場合に比べて配線抵抗を小さ
くすることができる。

【００２２】（３）アルミニウム合金膜からなる低抵抗
主導電層９上にタングステン膜からなる光反射防止層１
０を設けることにより、低抵抗主導電層９のアルミニウ
ムの粒子がタングステンに覆われることにより大きくな
り、アルミニウムの粒子が大きくなるとマイグレーショ
ン耐性を向上することができる。

【００２３】（４）アルミニウム合金膜上に形成したタ
ングステン膜は、ホトリソグラフィー時に、反射防止膜
として機能するので、形状不良等の発生に対するマージ
ンが向上する。

【００２４】（５）アルミニウム合金膜上に形成したタ
ングステン膜は、アルミニウム合金膜と比較してスパッ
タリング効率が小さいので、上層スルーホール加工（ド
ライエッチング）時に堆積物の発生を抑制でき、歩留り
が向上する。

【００２５】（６）接着層７と光反射防止層１０にタン
グステン（Ｗ）を用いるので、パターンカット（ドライ
エッチング）時に同一のエッチングガスを使用できる。

【００２６】（７）前記積層膜はいづれも既存の技術・
設備を用いれば足り、新規の製造技術・装置を導入する
ことなく、製品の信頼性向上および歩留まりの向上を図
ることができる。

【００２７】なお、本実施例１では、第１層目配線と第
２層目配線の接続部（スルーホール）例を示したが、半
導体基板中の不純物拡散層や導電膜層と第１層目配線の
接続部（コンタクトホール）の場合あるいは３層目以降
の配線層を有する場合でも、事情は同じであるので、本
発明を適用できることは勿論である。

【００２８】（実施例２）本発明に係る半導体装置の実
施例２を図２に基づいて説明する。

【００２９】図２は、本発明を適用した多層配線構造を
有する半導体装置の２層目の配線層が被着された状態に
おける配線部分の構成を示す断面図である。

【００３０】図２において、１１はパッシベーション膜
として機能する酸化シリコン（ＳｉＯ₂）膜であり、こ
の酸化シリコン膜１１は、最終半導体領域形成工程の終
了した半導体ウェハ（図示省略）上に形成されている。

【００３１】この酸化シリコン膜１１上の一部分に下層
の積層膜配線層１２〜１４がパターンカットされて形成
されている。この下層積層膜配線層１２〜１４は、スパ
ッタリング法により形成されたアルミニウム合金膜から
なる低抵抗主導電層１２、スパッタリング法により形成
されたタングステン膜からなる接着層１３、ＣＶＤ法に
より形成されたタングステン膜からなる穴埋め層（平坦
層）１４で構成されている。それぞれの膜厚は、半導体
装置により異なるが、概ね低抵抗主導電層１２が２００
〜２０００ｎｍ、接着層１３が２０〜２００ｎｍ、穴埋
め層（平坦層）１４が１００〜５００ｎｍである。

【００３２】そして、この積層膜配線層１２〜１４の一
部が露出するように、層間絶縁膜たる酸化シリコン膜１
５の一部が開口されている。さらに、その上に上層積層
膜配線層１６〜１８が形成され、酸化シリコン膜からな
る絶縁層１５の開口部、即ちスルーホール部１５ａにお
いて、上層積層膜配線層１６〜１８と下層積層膜配線層
１２〜１４が電気的に接触している。酸化シリコン膜か
らなる絶縁層１５の膜厚は、概ね０.５〜２μｍであ
り、スルーホール部１５ａの寸法は、半導体装置により
異なるが、近年ますます微細化しており、最新プロセス
では、概ね０.３〜０.８μｍである。この上層積層膜配
線層１６〜１８は、スパッタリング法により形成された
アルミニウム合金膜からなる低抵抗主導電層１6、スパ
ッタリング法により形成されたタングステン膜からなる
接着層１7、ＣＶＤ法により形成されたタングステン膜
からなる穴埋め層（平坦層）１8で構成されている。

【００３３】前記上層積層膜配線層１６〜１８の膜厚
は、下層積層膜配線層１２〜１４の膜厚とほぼ等しい。

【００３４】本実施例２では、第１層目配線と第２層目
配線の接続部（スルーホール）例を示したが、半導体基
板中の不純物拡散層や導電膜層と第１層目配線の接続部
（コンタクトホール）の場合あるいは３層目以降の配線
層を有する場合でも、事情は同じである。

【００３５】以上、本発明者によってなされた発明を実
施例に基づき説明したが、本発明は前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能なことは言うまでもない。

【００３６】たとえば、実施例１，２において、ＣＶＤ
法によるタングステン膜の代わりにＣＶＤ法による窒化
チタン膜やＣＶＤ法による銅膜を用いることができる。
スパッタタングステン膜の代わりに、スパッタ窒化チタ
ン膜やチタンタングステン膜、チタン膜、窒化タングス
テン膜、珪化タングステン膜、珪化モリブデン膜を用い
ることもできる。あるいは、スパッタアルミニウム合金
膜の代わりに、スパッタ純アルミニウム膜やシリコンな
しのスパッタアルミニウム合金膜を用いることもでき
る。

【００３７】また、たとえば、実施例１において、ＣＶ
Ｄタングステン膜からなる穴埋め層８をエッチバックし
て、接続孔内部のみに残すこともできる。

【００３８】たとえば、実施例２において、スパッタタ
ングステン膜からなる接着層１３，１７を省略すること
もできる。

【００３９】

【発明の効果】本願において開示される発明のうち代表
的な発明によって得られる効果を簡単に説明すれば、下
記の通りである。

【００４０】（１）ＣＶＤ法により形成したタングステ
ンからなる穴埋め層でスルーホール部（接続孔）を埋め
込む（あるいは被着性が向上する）ので、接続孔の信頼
性を向上することができる。

【００４１】（２）スパッタリング法により形成したア
ルミニウム合金膜からなる低抵抗主導電層を用いるの
で、タングステン膜のみの場合に比べて配線抵抗を小さ
くすることができる。

【００４２】（３）アルミニウム合金膜からなる低抵抗
主導電層上にタングステン膜からなる光反射防止層を設
けることにより、低抵抗主導電層のアルミニウムの粒子
がタングステンに覆われることにより大きくなり、アル
ミニウムの粒子が大きくなるとマイグレーション耐性特
性を向上することができる。

【００４３】（４）アルミニウム合金膜上に形成したタ
ングステン膜は、ホトリソグラフィー時に、反射防止膜
として機能するので、形状不良等の発生に対するマージ
ンが向上する。

【００４４】（５）アルミニウム合金膜上に形成したタ
ングステン膜は、アルミニウム合金膜と比較してスパッ
タリング効率が小さいので、上層スルーホール加工（ド
ライエッチング）時に堆積物の発生を抑制でき、歩留り
が向上する。

【００４５】（６）前記積層膜はいづれも既存の技術・
設備を用いれば足り、新規の製造技術・装置を導入する
ことなく、製品の信頼性向上および歩留まりの向上を図
ることができる。

【図面の簡単な説明】

【図１】本発明を適用した実施例１の多層配線構造を
有する半導体装置の２層目の配線層が被着された状態に
おける配線部分の構成を示す断面図、

【図２】本発明を適用した実施例２の多層配線構造を
有する半導体装置の２層目の配線層が被着された状態に
おける配線部分の構成を示す断面図、

【符号の説明】

１、１１…酸化シリコン膜からなるパッシベーション
膜、２、７、１３、１７…スパッタリング法で形成した
タングステン膜からなる接着層、３、８、１４、１８…
ＣＶＤ法で形成したタングステン膜からなる穴埋め層、
４、９、１２、１６…スパッタリング法で形成したアル
ミニウム合金膜からなる低抵抗主導電層、５、１０…光
反射防止層、６、１５…層間絶縁膜、６ａ、１５ａ…ス
ルーホール。

───────────────────────────────────────────────────── フロントページの続き (72)発明者菊島健一東京都青梅市今井2326番地株式会社日立製作所デバイス開発センタ内

Claims

【特許請求の範囲】

【請求項１】基体部に被着された絶縁膜を貫通して形
成された接続孔上に導電膜を堆積して上下の導電層の導
通をとる導電膜積層配線構造を有する半導体装置におい
て、金属膜をスパッタリング法により形成される接着層
と、ＣＶＤ法により形成される高カバレッジ層と、スパ
ッタリング法により形成される低抵抗主導電層と、スパ
ッタリング法により形成される光反射防止層とからなる
導電膜積層配線構造を備えたことを特徴とする半導体装
置。
【請求項２】前記接着層と光反射防止層がそれぞれス
パッタＷ、高カバレッジ層がＣＶＤ−Ｗ、低抵抗主導電
層がスパッタＡｌ合金からなることを特徴とする請求項
１に記載の半導体装置。
【請求項３】前記接着層と光反射防止層がスパッタ
Ｗ、ＴｉＷ、ＴｉＮ、Ｔｉ、Ｍｏ等の高融点金属、又は
高融点金属珪化物、又は高融点金属窒化物、高カバレッ
ジ層がＣＶＤ−Ｗ、ＣＶＤ−ＴｉＮ、ＣＶＤ−Ａｌ、又
はＣＶＤ−Ｃｕ、低抵抗主導電層がスパッタＡｌ合金、
又はスパッタＣｕからなることを特徴とする請求項１に
記載の半導体装置。