KR100403358B1 - 반도체 장치의 금속 배선 형성 방법 - Google Patents

반도체 장치의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100403358B1
KR100403358B1 KR1019970070504A KR19970070504A KR100403358B1 KR 100403358 B1 KR100403358 B1 KR 100403358B1 KR 1019970070504 A KR1019970070504 A KR 1019970070504A KR 19970070504 A KR19970070504 A KR 19970070504A KR 100403358 B1 KR100403358 B1 KR 100403358B1
Authority
KR
South Korea
Prior art keywords
film
aluminum nitride
oxide film
forming
nitride
Prior art date
Application number
KR1019970070504A
Other languages
English (en)
Other versions
KR19990051223A (ko
Inventor
박상훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970070504A priority Critical patent/KR100403358B1/ko
Publication of KR19990051223A publication Critical patent/KR19990051223A/ko
Application granted granted Critical
Publication of KR100403358B1 publication Critical patent/KR100403358B1/ko

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

하부 배선과 상부 배선을 형성하는 콘택 플러그가 형성되는 콘택홀 측벽에 알루미늄 질화막으로 구성된 스페이서를 형성하여 배선 형성 공정 이후의 열공정시 플러그내의 동공이 발생하지 않게 된다. 따라서, 동공에 의한 배선간의 접촉 불량이 개선된다.

Description

반도체 장치의 금속 배선 형성 방법
본 발명은 반도체 장치의 다층 금속 배선 형성 방법에 관한 것으로, 특히 알루미늄 질화막을 이용하는 다층 금속 배선 형성 방법에 관한 것이다.
양산성 측면에서, 텅스텐 플러그 형성 기술은 초고집적 반도체 장치의 다층 금속 배선간을 형성하는 방법으로 가장 널리 사용되고 있다. 텅스텐 플러그를 형성하기 위해서는 화학 기상 증착법에 의한 전면성 텅스텐 증착 기술외에 접착층 형성 공정이 추가되고 에치백 또는 화학 기계적 연마 공정이 필요하다. 산화막 또는 질화막에 대한 텅스텐 박막의 부착 상태가 나쁘므로 이를 보완하기 위해 하부 도전층과 직접적인 접촉을 하는 접착층을 형성한다. 그런데 이런 접착층은 하부 도전층과 직접 접촉하므로 콘택 저항 특성에 영향을 준다. 즉, 텅스텐 플러그를 이용하는 금속 배선 형성 방법에 있어서, 통상적으로 장벽 금속층이 텅스텐 플러그와 난반사 방지막 사이에 형성된다. 장벽 금속층이 약 300 내지 1000Å의 두께를 갖는 Ti막과 그 상부에 약 500 내지 1500Å의 두께를 가지는 TiN막을 순차적으로 콜리메이트 스퍼터링으로 증착시키고 급속 열처리한다. 따라서, 텅스텐 플러그의 접촉 저항이 커진다. 이로 인하여 반도체 장치의 동작 속도가 감소하고 초고속 반도체 장치의 구현이 어렵다.
도 1a 내지 도 1f는 이런 문제점을 해결하기 위한 연구 결과 중의 하나이다. 상기 기술에서는, 알루미늄 질화막을 채용하여 Ti막, TiW막, TiN막과 같은 소정 두께의 접착층인 장벽 금속층을 사용한다.
도 1a에서, 절연막(11) 상면에 배선용 도전 물질 및 TiN을 순차적으로 적층하고 패터닝하여 제 1 배선(12)과 난반사 방지막(13)을 형성한다. 난반사 방지막(13)이 형성된 절연막(11) 전면에 평탄화용 산화막(14)과 반응성 스퍼터링 또는 화학 기상 증착을 이용하여 알루미늄 질화막(15)을 순차적으로 형성한다.
도 1b에서, 소정의 감광막 패턴(도시되지 않음)을 이용한 사진 식각법으로 알루미늄 질화막(15) 및 산화막(14)을 비등방성 식각하여 콘택홀(16)을 형성한다. 콘택홀(16)에 의해 상기 난반사 방지막(13)이 노출된다.
도 1c에서, 콘택홀(16)이 형성된 기판 전면에 텅스텐막(17)을 증착한다. 텅스텐막(17)과 산화막(14)의 나쁜 접착력이 알루미늄 질화막(15)으로 인하여 개선된다.
도 1d에서, 텅스텐막(17)을 에치백하여 알루미늄 질화막(15)을 노출시킴으로써 상기 콘택홀(16) 내부에 텅스텐 플러그(18)가 형성된다.
도 1e에서, 공지의 방법으로 결과물 전면에 제 2 배선(19)을 형성한다.
그러나, 제 2 배선(19) 형성을 위한 도전층 증착 전에 약 450 내지 500℃의 온도하에서 탈기체 처리를 약 120초 정도 스퍼터링 쳄버에서 진행한다. 그런데, 도 1f에 나타난 바와 같이, 콘택홀(16)의 측벽에는 알루미늄 질화막(15)이 형성되지 않았기 때문에 텅스텐막(17)과 산화막(14)의 열팽창 계수의 차이로 인하여 계면에서 스트레스가 생기게 된다. 따라서, 난반사 방지막(13)과 텅스텐 플러그(18)의 접착력이 약해지고 동공(20)이 생긴다. 결과적으로 알루미늄 질화막을 이용한 금속 배선 형성시 접촉 불량이 발생하여 반도체 장치의 제조 수율 및 신뢰성이 저하된다.
따라서, 본 발명의 목적은 전술한 문제를 해결하여 접촉 불량이 발생하지 않는 반도체 장치의 다층 금속 배선의 형성 방법을 제공하는 것이다.
도 1a 내지 도 1f는 종래 기술에 따른 반도체 장치의 금속 배선 형성 방법을 나타내는 도면들.
도 2a 내지 도 2h는 본 발명의 일실시예에 따른 반도체 장치의 금속 배선 형성 방법을 나타내는 도면들.
도 3a 내지 도 3h는 본 발명의 다른 실시예에 따른 반도체 장치의 금속 배선 형성 방법을 나타내는 도면들.
본 발명의 목적을 달성하기 위한 반도체 장치의 다층 금속 배선 형성 방법은, 제 1 배선을 형성하는 단계, 제 1 배선 상면에 난반사 방지막, 제 1 질산화막, 산화막, 제 1 알루미늄 질화막 및 제 2 질산화막을 순차적으로 형성하는 단계, 상기 제 2 질산화막, 상기 제 1 알루미늄 질화막 및 상기 산화막의 소정 부분을 식각하여 상기 제 1 질산화막을 노출시키는 콘택홀을 형성하는 단계, 상기 콘택홀이 형성된 결과물 전면에 제 2 알루미늄 질화막을 형성하는 단계, 상기 제 2 알루미늄 질화막을 비등방성 식각하여 상기 콘택홀의 측벽에 알루미늄 질화막 스페이서를 형성하는 단계, 상기 제 2 질산화막 및 상기 제 1 질산화막을 제거하여, 상기 제 1 알루미늅 질화막 및 상기 난반사 방지막을 노출시키는 단계, 상기 콘택홀내에 텅스텐을 채워 텅스텐 플러그를 형성하는 단계, 및 상기 텅스텐 플러그가 형성된 결과물 상면에 제 2 배선을 형성하는 단계를 구비한다.
여기서, 상기 텅스텐 플러그 형성 방법은, 상기 콘택홀이 형성된 결과물 전면에 4000 내지 8000Å의 텅스텐막을 형성하는 단계, 및 상기 제 1 알루미늄 질화막, 상기 텅스텐막 및 상기 알루미늄 질화막 스페이서에 대해화학적 기계적 연마를 실시하여 상기 평탄화막을 노출시키는 단계를 구비한다. 또한, 상기 알루미늄 질화막 스페이서는 SF6/Cl2가스를 사용한 반응성 이온 식각법에 의해 형성되며, 알루미늄 질화막 스페이서 형성시 상기 제 1 질산화막 및 상기 제 2 질산화막은 식각 정지층으로 사용된다. 한편, 상기 제 2 질산화막 및 상기 제 1 질산화막의 제거는, CF4/CHF3/Ar/O2, 가스를 사용한 반응성 이온 식각법을 이용하고, 상기 제 1 및 제 2 알루미늄 질화막은 약 200 내지 500Å 두께로 형성한다.
본 발명의 다른 실시예에 따른 금속 배선 형성 방법은, 제 1 배선을 형성하는 단계, 상기 제 1 배선 상면에 난반사 방지막, 제 1 질산화막, 산화막, 제 2 질산화막, 플라즈마 보조 산화막, 제 1 알루미늄 질화막 및 제 3 질산화막을 순차적으로 형성하는 단계, 상기 제 3 질산화막, 상기 제 1 알루미늄 질화막 및 상기 플라즈마 보조 산화막의 소정 부분을 식각하여 상기 제 2 질산화막을 노출시키는 트랜치를 형성하는 단계, 상기 트랜치 내의 상기 제 2 질산화막, 상기 산화막의 소정 부분을 식각하여 상기 제 1 질산화막을 노출시키는 콘택홀을 형성하는 단계, 상기 콘택홀이 형성된 결과물 전면에 제 2 알루미늄 질화막을 형성하는 단계, 상기 제 2 알루미늄 질화막을 비등방성 식각하여 상기 제 1 질산화막 내지 상기 제 3 질산화막을 노출시키며 상기 트랜치 및 상기 콘택홀의 측벽에 알루미늄 질화막 스페이서를 형성하는 단계, 상기 제 1 질산화막 내지 상기 제 3 질산화막을 제거하여, 상기 제 1 알루미늄 질화막, 상기 산화막 및 상기 난반사 방지막을 노출시키는 단계, 상기 트랜치 및 상기 콘택홀내에 구리를 채워 구리 플러그를 형성하는 단계, 및 상기 구리 플러그가 형성된 결과물 상면에 제 2 배선을 형성하는 단계를 구비한다.
여기서, 상기 구리 플러그 형성 방법은, 상기 트랜치 및 상기 콘택홀이 형성된 결과물 전면에 약 1 내지 2㎛의 구리막을 형성하는 단계, 및 상기 구리막, 상기 제 1 알루미늄 질화막 및 상기 알루미늄 질화막 스페이서에 대해 약2.5wt%의 알루미나 및 0.3wt%의 NH4OH 수용액으로 구성된 슬러리를 사용한 화학적 기계적 연마를 실시하여 상기 플라즈마 보조 산화막을 노출시키는 단계를 포함한다. 또한, 상기 알루미늄 질화막 스페이서는 SF6/Cl2가스를 사용한 반응성 이온 식각법에 의해 형성되고 상기 알루미늄 질화막 스페이서 형성시 상기 제 1 질산화막 내지 상기 제 3 질산화막이 식각 정지층으로 사용된다. 한편, 제 1 질산화막 내지 제 3 질산화막의 제거는, CF4/CHF3/Ar/O2, 가스를 사용한 반응성 이온 식각법을 이용하고, 제 1 및 제 2 알루미늄 질화막은 약 200 내지 500Å의 두께로 형성한다.
첨부한 도면을 참고로 본 발명을 설명한다.
(실시예 1)
도 2a에 도시된 바와 같이, 절연막(21) 상부에 제 1 배선(22), 난반사 방지막(23) 및 제 1 질산화막(24)이 순차적으로 적층된다. 다음,결과물 전면을 평탄화하기 위해 산화막(25)을 형성한다. 상기 산화막(25)은 저압 화학 기상 증착 TEOS막, BPSG막, 오존-BPSG막, 오존-TEOS막, 플라즈마 보조 TEOS막, PSG막, SOG막, 과잉 실리콘 산화막 중에서 2 개 이상의 박막이 조합된 것으로, 실리카 슬러리를 사용한 화학적 기계적 연마법으로 평탄화된다. 또는 CF4/CHF3가스를 사용한 반응성 이온 식각법으로 에치백하여 평탄화된다. 다음, 질소 분위기에서 알루미늄을 타겟으로 반응성 스퍼터링하거나 AlH(CH3)2인 DMAH(di-methyl-aluminumhydride)를 상온에서 증기화시키고 반응기에 질소 가스를 운반 가스로 하는 화학 기상 증착법을 사용하여 제 1 알루미늄 질화막(26)을 형성한다. 제 1 알루미늄 질화막(26)의 두께는 약 200 내지 500Å이다. 다음, 상기 제 1 알루미늄 질화막(26) 상면에 제 1 질산화막(27)을 증착한다.
도 2b에서, 공지의 사진 식각법으로 제 2 질산화막(27), 제 1 알루미늄 질화막(26) 및 산화막(25)을 비등방성 식각하여 제 1 질산화막(24)을 노출시키는 콘택홀(28)을 형성한다.
도 2c에서, 결과물 전면에 제 1 알루미늄 질화막(26)과 동일한 조건하에서 제 2 알루미늄 질화막(29)을 형성한다, 제 2 알루미늄 질화막(29)의 두께도 약 200 내지 500Å이다.
도 2d에서, SF6/Cl2가스를 사용한 반응성 이온 식각법으로 제 2 알루미늄 질화막(29)을 비등방성 식각하여 콘택홀(28)의 측벽에 알루미늄 질화막으로 구성된 스페이서(30)를 형성한다. 이때 상기 제 2 질산화막(27) 및 제 1 질산화막(24)은 식각 정지층으로 사용된다.
도 2e에서, CF4/CHF3/Ar/O2가스를 사용한 반응성 이온 식각법으로 제 2 질산화막(27) 및 제 1 질산화막(24)을 제거한다. 이에 제 1 알루미늄 질화막(26) 및 난반사 방지막(23)이 노출된다.
도 2f에서, WF6및 SiH4가스를 이용하여 약 450 내지 500℃의 온도하에서 약 4000 내지 8000Å의 텅스텐막(31)을 결과물 전면에 형성한다.
도 2g에서, 소정의 슬러리를 사용한 화학적 기계적 연마법으로 상기 텅스텐 막(31), 제 1 알루미늄 질화막(26) 및 알루미늄 질화막으로 구성된 스페이서(30)를 연마하여 산화막(25)을 노출시킨다. 이에 콘택 플러그(32)가 형성된다.
도 2h에서, 결과물 전면에 Ti와 도전 물질을 순차적으로 증착하고 패터닝하여 Ti막(33) 및 제 2 배선(34)을 형성한다. Ti막(33)은 약 500Å이다.
(실시예 2)
도 3a에서, 절연막(41) 상부에 제 1 배선(42), Ti로 구성된 난반사 방지막(43) 및 제 1 질산화막(44)이 순차적으로 적층된다. 상기 제 1 질산화막은 약 300 내지 1000Å의 두께를 가진다. 다음 결과물을 평탄화하기 위한 산화막(45)을 형성한다. 산화막(45)의 형성 조건은 실시예 1의 산화막(25)의 형성 조건과 동일하다. 상기 산화막(45) 상면에 약 300 내지 1000Å의 제 2 질산화막(46), 소정 두께를 가지는 플라즈마 보조 산화막(47), 약 200 내지 500Å의 제 1 알루미늄 질화막(48) 및 제 3 질산화막(49)을 순차차적으로 형성한다. 상기 제 1 알루미늄 질화막(48)의 형성 조건은 실시예 1의 제 1 알루미늄 질화막(26)의 것과 동일하다.
도 3b에서, 공지의 사진 식각법으로 제 3 질산화막(49), 제 1 알루미늄 질화막(48) 및 플라즈마 보조 산화막(47)을 비등방성 식각하여 제 2 질산화막(46)을 노출시키는 트렌치(50)를 형성한다.
도 3c에서, 공지의 사진 식각법으로 트랜치 내의 제 2 질산화막 및 산화막(45)을 식각하여, 제 1 질산화막(44)을 노출시키는 콘택홀(51)을 형성한다.
도 3d에서, 실시예 1의 제 2 알루미늄 질화막(29)의 형성 조건과 동일한 조건으로 약 200 내지 500Å의 두께를 가지는 제 2 알루미늄 질화막(52)을 결과물 전면에 형성한다.
도 3e에서, SF6/Cl2가스를 사용한 반응성 이온 식각법으로 제 2 알루미늄 질화막(52)을 비등방성 식각하여 트렌치(50) 및 콘택홀(51)의 측벽에 알루미늄 질화막으로 구성된 스페이서(53)를 형성한다. 이때 상기 제 3 질산화막(49), 제 2 질산화막(46) 및 제 1 질산화막(44)은 식각 정지층으로 사용된다.
도 3f에서, CF4/CHF3/Ar/O2가스를 사용한 반응성 이온 식각법으로 제 3 질산화막(49), 제 2 질산화막(46) 및 제 1 질산화막(44)을 제거한다. 이에 제 1 알루미늄 질화막(48), 산화막(45) 및 난반사 방지막(43)이 노출된다.
도 3g에서, 약 1 내지 2㎛의 두께를 갖는 구리막(54)을 스퍼터링 방법으로 결과물 전면에 증착한다.
도 3h에서, 약 2.5wt%의 알루미나 및 약 0.3wt%의 NH4OH 수용액으로 구성된 슬러리를 사용한 화학적 기계적 연마법으로 상기 구리막(54), 제 1 알루미늄 질화막(48) 및 알루미늄 질화막으로 구성된 스페이서(53)를 연마하여 플라즈마 보조 산화막(47)을 노출시킨다. 이에 콘택 플러그(55)가 완성된다. 이후에 결과물 상면에 제 1 배선(42)과 형성되는 제 2 배선(도시되지 않음)을 형성한다.
실시예 1에서는, 콘택 플러그(32)가 형성되는 콘택홀(28)의 측벽에 콘택 플러그(55)가 알루미늄 질화막으로 구성된 스페이서(30)가 배치되어 있다. 유사하게, 실시예 2 에서는 콘택 플러그(55)가 형성된 트랜치(50) 및 콘택홀(51)의 측벽에 알루미늄 질화막으로 구성된 스페이서(53)가 배치되어 있다. 따라서, 이후의 열공정시 플러그내의 동공이 발생에 의한 접촉 불량이 개선된다. 또한 이중 상감(damascene)공정시 구리막의 접착력을 증대시킴으로써, 반도체 장치의 제조 수율 및 신뢰성을 향상시킬 수 있다.

Claims (12)

  1. 제 1 배선을 형성하는 단계,
    제 1 배선 상면에 난반사 방지막, 제 1 질산화막, 산화막, 제 1 알루미늄 질화막 및 제 2 질산화막을 순차적으로 형성하는 단계,
    상기 제 2 질산화막, 상기 제 1 알루미늄 질화막 및 상기 산화막의 소정 부분을 식각하여 상기 제 1 질산화막을 노출시키는 콘택홀을 형성하는 단계,
    상기 콘택홀이 형성된 결과물 전면에 제 2 알루미늄 질화막을 형성하는 단계,
    상기 제 2 알루미늄 질화막을 비등방성 식각하여 상기 콘택홀의 측벽에 알루미늄 질화막 스페이서를 형성하는 단계,
    상기 제 2 질산화막 및 상기 제 1 질산화막을 제거하여, 상기 제 1 알류미늄 질화막 및 상기 난반사 방지막을 노출시키는 단계,
    상기 콘택홀내에 텅스텐을 채워 텅스텐 플러그를 형성하는 단계, 및
    상기 텅스텐 플러그가 형성된 결과물 상면에 제 2 배선을 형성하는 단계를 구비하는 금속 배선의 형성 방법.
  2. 제 1 항에 있어서, 상기 텅스텐 플러그 형성 방법은, 상기 콘택홀이 형성된 결과물 전면에 4000 내지 8000Å의 텅스텐막을 형성하는 단계, 및 상기 제 1 알루미늄 질화막, 상기 텅스텐막 및 상기 알루미늄 질화막 스페이서에 대해화학적 기계적 연마를 실시하여 상기 평탄화막을 노출시키는 단계를 구비하는 금속 배선의 형성 방법.
  3. 제 1 항에 있어서, 상기 알루미늄 질화막 스페이서는 SF6/Cl2가스를 사용한 반응성 이온 식각법에 의해 형성되는 금속 배선의 형성 방법.
  4. 제 3 항에 있어서, 상기 알루미늄 질화막 스페이서 형성시 상기 제 1 질산화막 및 상기 제 2 질산화막은 식각 정지층으로 사용되는 금속 배선의 형성 방법.
  5. 제 1 항에 있어서, 상기 제 2 질산화막 및 상기 제 1 질산화막의 제거는, CF4/CHF3/Ar/O2, 가스를 사용한 반응성 이온 식각법을 이용하는 금속 배선의 형성 방법.
  6. 제 1 항에 있어서, 상기 제 1 및 제 2 알루미늄 질화막은 약 200 내지 500Å인 금속 배선의 형성 방법.
  7. 제 1 배선을 형성하는 단계,
    제 1 배선 상면에 난반사 방지막, 제 1 질산화막, 산화막, 제 2 질산화막, 플라즈마 보조 산화막, 제 1 알루미늄 질화막 및 제 3 질산화막을 순차적으로 형성하는 단계,
    상기 제 3 질산화막, 상기 제 1 알루미늄 질화막 및 상기 플라즈마 보조 산화막의 소정 부분을 식각하여 상기 제 2 질산화막을 노출시키는 트랜치를 형성하는 단계,
    상기 트랜치 내의 상기 제 2 질산화막, 상기 산화막의 소정 부분을 식각하여 상기 제 1 질산화막을 노출시키는 콘택홀을 형성하는 단계,
    상기 콘택홀이 형성된 결과물 전면에 제 2 알루미늄 질화막을 형성하는 단계,
    상기 제 2 알루미늄 질화막을 비등방성 식각하여 상기 제 1 질산화막 내지 상기 제 3 질산화막을 노출시키며 상기 트랜치 및 상기 콘택홀의 측벽에 알루미늄 질화막 스페이서를 형성하는 단계,
    상기 제 1 질산화막 내지 상기 제 3 질산화막을 제거하여, 상기 제 1 알루미늄 질화막, 상기 산화막 및 상기 난반사 방지막을 노출시키는 단계,
    상기 트랜치 및 상기 콘택홀내에 구리를 채워 구리 플러그를 형성하는 단계, 및
    상기 구리 플러그가 형성된 결과물 상면에 제 2 배선을 형성하는 단계를 구비하는 금속 배선의 형성 방법.
  8. 제 7 항에 있어서, 상기 구리 플러그 형성 방법은, 상기 트랜치 및 상기 콘택홀이 형성된 결과물 전면에 약 1 내지 2㎛의 구리막을 형성하는 단계, 및 상기 구리막, 상기 제 1 알루미늄 질화막 및 상기 알루미늄 질화막 스페이서에 대해 약2.5wt%의 알루미나 및 0.3wt%의 NH4OH 수용액으로 구성된 슬러리를 사용한 화학적 기계적 연마를 실시하여 상기 플라즈마 보조 산화막을 노출시키는 단계를 구비하는 금속 배선의 형성 방법.
  9. 제 7 항에 있어서, 상기 알루미늄 질화막 스페이서는 SF6/Cl2가스를 사용한 반응성 이온 식각법에 의해 형성되는 금속 배선의 형성 방법.
  10. 제 9 항에 있어서, 상기 알루미늄 질화막 스페이서 형성시 상기 제 1 질산화막 내지 상기 제 3 질산화막이 식각 정지층으로 사용되는 금속 배선의 형성 방법.
  11. 제 7 항에 있어서, 상기 제 1 질산화막 내지 제 3 질산화막의 제거는, CF4/CHF3/Ar/O2, 가스를 사용한 반응성 이온 식각법을 이용하는 금속 배선의 형성 방법.
  12. 제 7 항에 있어서, 상기 제 1 및 제 2 알루미늄 질화막은 약 200 내지 500Å인 금속 배선의 형성 방법.
KR1019970070504A 1997-12-19 1997-12-19 반도체 장치의 금속 배선 형성 방법 KR100403358B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970070504A KR100403358B1 (ko) 1997-12-19 1997-12-19 반도체 장치의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970070504A KR100403358B1 (ko) 1997-12-19 1997-12-19 반도체 장치의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR19990051223A KR19990051223A (ko) 1999-07-05
KR100403358B1 true KR100403358B1 (ko) 2003-12-18

Family

ID=37422536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970070504A KR100403358B1 (ko) 1997-12-19 1997-12-19 반도체 장치의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100403358B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100643853B1 (ko) * 2005-06-04 2006-11-14 삼성전자주식회사 반도체 소자의 다마신 배선 형성 방법 및 이에 의해 제조된반도체 소자

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0344931A (ja) * 1989-07-12 1991-02-26 Matsushita Electric Ind Co Ltd 半導体集積回路装置の製造方法
JPH06163705A (ja) * 1992-11-18 1994-06-10 Hitachi Ltd 導電膜積層配線構造を有する半導体装置
KR960032612A (ko) * 1995-02-02 1996-09-17 모리시다 요이치 반도체장치 및 그 제조방법
KR970052896A (ko) * 1995-12-28 1997-07-29 김광호 반도체 장치의 제조 방법
KR0168163B1 (ko) * 1995-12-04 1999-02-01 김주용 반도체 소자의 금속배선 형성방법
KR100364349B1 (ko) * 1995-06-30 2003-03-03 소니 가부시끼 가이샤 반도체장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0344931A (ja) * 1989-07-12 1991-02-26 Matsushita Electric Ind Co Ltd 半導体集積回路装置の製造方法
JPH06163705A (ja) * 1992-11-18 1994-06-10 Hitachi Ltd 導電膜積層配線構造を有する半導体装置
KR960032612A (ko) * 1995-02-02 1996-09-17 모리시다 요이치 반도체장치 및 그 제조방법
KR100364349B1 (ko) * 1995-06-30 2003-03-03 소니 가부시끼 가이샤 반도체장치
KR0168163B1 (ko) * 1995-12-04 1999-02-01 김주용 반도체 소자의 금속배선 형성방법
KR970052896A (ko) * 1995-12-28 1997-07-29 김광호 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
KR19990051223A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
US5795823A (en) Self aligned via dual damascene
US6074942A (en) Method for forming a dual damascene contact and interconnect
US6083824A (en) Borderless contact
KR0179292B1 (ko) 반도체소자의 다층배선 형성방법
JP2002026122A (ja) 半導体装置の製造方法
JPH11135626A (ja) 半導体装置の製造方法
US6027994A (en) Method to fabricate a dual metal-damascene structure in a substrate
US6812133B2 (en) Fabrication method of semiconductor device
KR100342639B1 (ko) 반도체 구조물의 제조 방법
US6812113B1 (en) Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained
US6780778B2 (en) Method for fabricating semiconductor device
KR100780680B1 (ko) 반도체 소자의 금속배선 형성방법
KR100403358B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR20040070879A (ko) 반도체 소자의 금속배선 형성방법
JPH10116904A (ja) 半導体装置の製造方法
KR100876532B1 (ko) 반도체 소자의 제조 방법
JPH08181146A (ja) 半導体装置の製造方法
US6340638B1 (en) Method for forming a passivation layer on copper conductive elements
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100284139B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
KR100399602B1 (ko) 반도체 디바이스용 금속 배선 제조 방법
KR20020058430A (ko) 반도체소자의 배선 형성방법
JP2000133711A (ja) 半導体装置およびその製造方法
KR100369483B1 (ko) 반도체소자의금속배선형성방법
KR100269662B1 (ko) 반도체 장치의 도전체 플러그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee