KR960032612A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR960032612A
KR960032612A KR1019960001779A KR19960001779A KR960032612A KR 960032612 A KR960032612 A KR 960032612A KR 1019960001779 A KR1019960001779 A KR 1019960001779A KR 19960001779 A KR19960001779 A KR 19960001779A KR 960032612 A KR960032612 A KR 960032612A
Authority
KR
South Korea
Prior art keywords
metal
film
wiring
flag
forming
Prior art date
Application number
KR1019960001779A
Other languages
English (en)
Other versions
KR100193100B1 (ko
Inventor
도모야스 무라카미
고우사쿠 야노
Original Assignee
모리시다 요이치
마쯔시다 덴키 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시다 요이치, 마쯔시다 덴키 산교 가부시키가이샤 filed Critical 모리시다 요이치
Publication of KR960032612A publication Critical patent/KR960032612A/ko
Application granted granted Critical
Publication of KR100193100B1 publication Critical patent/KR100193100B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

금속플래그와 상층금속배선과의 반응에 의한 전기저항값이 높은 합금의 형성을 방지하고, 얼라인먼트 마진이 없는 제조공정에 의한 집적도가 높으면서 신뢰성이 높은 반도체장치를 제공한다.
하층금속배선(2)의 상방의 층간절연막(3)에 접속구멍(4)을 형성하는 공정과, 접속구멍(4)내에 W플래그(6)를 형성하는 공정과, 층간절연막(3)과 W플래그(6)위에 제1금속막(9b) 및 제2금속막(7a)을 형성하는 공정과, 얼라인먼트 마진이 없는 포토레지스트마스크(8)를 이용하여 배선하부받침막(7)을 형성하는 공정과, 노출한 제1금속막(9b)을 에칭에 의해 제거하면서 W플래그(6) 위에 티탄의 불화물 등으로 구성되는 확산방지막(10)을 형성하는 공정을 설치한다. 티탄의 불화물에 의해 텅스텐과 알루미늄의 확산을 방지하고 전기저항값이 높은 합금의 형성을 방지한다.

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 제1실시예에 관한 반도체장치의 제조공정을 도시하는 단면도.

Claims (32)

  1. 도전층을 갖는 반도체기판상에 절연막을 형성하는 제1공정과, 상기 절연막을 관통하여 상기 도전층에 도달하는 접속구멍을 개구하는 제2공정과, 상기 접속구멍내에 텅스텐 등의 내화금속으로 구성되는 금속플래그를 형성하는 제3공정과, 상기 절연막 및 상기 금속플래그의 위에 배선하부받침막용 제1금속막을 퇴적하는 제4공정과, 상기 제1금속막의 위에 상기 금속플래그중의 상기 내화금속과 반응하여 고저항화합물을 형성하는 금속으로 구성되는 제2금속막을 퇴적하는 제5공정과, 상기 제2금속막의 위에 상기 금속플래그의 상방이 되는 영역의 적어도 일부를 포함하는 영역에 남겨진 포토레지스트마스크를 형성하는 제6공정과, 상기 포토레지스트마스크를 이용한 에칭에 의해 상기 제2금속막을 선택적으로 제거하여 상기 금속플래그에 접속되는 금속배선을 패터닝하는 제7공정과, 상기 제1금속막중 상기 제7공정에서 표면이 노출된 부분을 에칭에 의해 제거하는 제8공정과, 상기 금속플래그의 상면중 상기 금속배선 바로아래의 상기 제1금속막으로 덮여있지 않은 부분의 위에 상기 금속배선과 상기 금속플래그의 사이에 있어서, 구성원자의 상호확산을 방해하기 위한 확산방지막을 형성하는 제9공정을 구비하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 제3공정에서는 상기 금속플래그를 텅스텐으로 구성하고, 상기 제4공정에서는 상기 제1금속막을 티탄을 포함하는 금속으로 구성하고, 상기 제5공정에서는 상기 제2금속막을 알루미늄을 포함하는 금속으로 구성하고, 상기 제9공정에서는 상기 확산방지막을 티탄을 포함하는 화합물로 구성하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제2항에 있어서, 상기 제7공정과 상기 제8공정은 드라이에칭에 의해 실행하고, 상기 제1금속막의 에칭시에 유리하는 티탄원자와 상기 에칭가스의 분해물과의 반응에 의해 생긴 티탄의 화합물을 상기 금속플래그의 노출된 면위에 퇴적함으로써 상기 확산방지막을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제3항에 있어서, 상기 제9공정에서 형성되는 상기 확산방지막의 두께는 5~20nm인 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제2항 또는 제3항에 있어서, 상기 제9공정에서는 불소를 포함하는 가스를 이용하여 드라이에칭을 실행하고 상기 확산방지막을 티탄의 불화물로 구성하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제5항에 있어서, 상기 불소를 포함하는 가스는 SF6가스, CF4가스, CHF3가스 및 NF3가스중 적어도 어느 하나인 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제1항에 있어서, 상기 제9공정에서는 상기 포토레지스트마스크를 제거한 후, 상기 금속배선, 상기 금속플래그의 노출된 부분 및 상기 절연막의 위에 상기 금속배선과 상기 금속플래그와의 사이에서 구성원자의 상호확산을 방해하는 기능을 갖는 재료로 구성되는 막을 퇴적하고, 상기 막을 에치백하여 상기 금속배선 및 상기 제1금속막의 측면 및 상기 금속플래그의 상면의 일부에 걸치는 측벽을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제7항에 있어서, 상기 제9공정에서 퇴적되는 상기 측벽을 형성하기 위한 상기 막은 실리콘 질화막인 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제7항에 있어서, 상기 제5공정후 상기 제6공정전에 상기 제2금속막의 위에 보호용절연막을 퇴적하는 공정을 더 구비하고 상기 제9공정에서는 상기 막을 티탄막으로 구성하고, 상기 측벽을 상기 제1, 제2금속막의 측면과 상기 금속플래그의 상면의 일부에 걸치도록 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 반도체층을 갖는 반도체기판상에 절연막을 형성하는 제1공정과, 상기 절연막을 관통하여 상기 도전층에 도달하는 접속구멍을 개구하는 제2공정과, 상기 접속구멍내에 텅스텐 등의 내화금속으로 구성되는 금속플래그를 형성하는 제3공정과, 상기 절연막 및 상기 금속플래그의 위에 배선하부받침막용 제1금속막을 퇴적하는 제4공정과, 상기 제1금속막의 위에 상기 금속플래그중의 상기 내화금속과 반응하여 고저항화합물을 형성하는 금속으로 구성되는 제2금속막을 퇴적하는 제5공정과, 상기 제2금속막의 위에 상기 금속플래그의 상방이 되는 영역의 적어도 일부를 포함하는 영역에 남겨진 포토레지스트마스크를 형성하는 제6공정과, 상기 포토레지스트마스크를 이용한 에칭에 의해 상기 제2금속막을 선택적으로 제거하여 상기 금속플래그에 접속되는 금속배선을 패터닝하는 제7공정과, 상기 제1금속막중 상기 제7공정에서 표면이 노출된 부분을 에칭에 의해 제거하는 제8공정과, 에칭에 의해 상기 금속플래그중 상기 금속배선 바로 아래의 상기 제1금속막으로 덮여있지 않은 부분을 상면부터 소정 깊이까지 파들어가서 이루어지는 홈부를 형성하는 제9공정을 구비하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제10항에 있어서, 상기 제9공정에서 형성되는 상기 홈부의 깊이는 100nm부근인 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제1항 또는 제10항에 있어서, 상기 제3공정은 상기 금속플래그에 하부받침막을 부설하도록 실행되는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 도전층을 갖는 반도체기판상에 절연막을 형성하는 제1공정과, 상기 절연막을 관통하여 상기 도전층에 도달하는 접속구멍을 개구하는 제2공정과 상기 접속구멍내 및 상기 절연막의 위에 배선하부받침막용 제1금속막을 퇴적하는 제3공정과, 상기 접속구멍내의 상기 제1금속막의 위에 텅스텐 등의 내화금속으로 구성되는 금속플래그를 형성하는 제4공정과, 상기 제1금속 및 상기 금속플래그의 위에 배선하부받침막용 제2금속막을 퇴적하는 제5공정과, 상기 제2금속막의 위에 상기 금속플래그중의 상기 내화금속과 반응하여 고저항화합물을 형성하는 금속으로 구성되는 제3금속막을 퇴적하는 제6공정과, 상기 제3금속막상에 상기 금속플래그의 상방이 되는 영역의 적어도 일부를 포함하는 영역에 남겨진 포토레지스트마스크를 형성하는 제7공정과, 상기 포토레지스트마스크를 이용한 에칭에 의해 상기 제1금속막을 남긴 상태에서 상기 제2 및 제3금속막을 선택적으로 제거하여 상기 금속플래그에 접속되는 금속배선을 패터닝하는 제8공정과, 상기 제1금속막중 상기 제8공정에서 표면이 노출된 부분을 에칭에 의해 제거하면서 상기 금속플래그의 상면중 상기 금속배선 바로 아래의 상기 제2금속막으로 덮여있지 않은 부분 위에 상기 금속배선과 상기 금속플래그의 사이에 있어서 구성원자의 상호확산을 방해하기 위한 확산방지막을 형성하는 제9공정을 구비하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 도전층을 갖는 반도체기판상에 절연막을 형성하는 제1공정과, 상기 절연막 위에 배선하부받침막용 제1금속막을 퇴적하는 제2공정과, 상기 제1금속막 및 상기 절연막을 관통하여 상기 도전층에 도달하는 접속구멍을 개구하는 제3공정과, 상기 접속구멍내에 텅스텐 등의 내화금속으로 구성되는 금속플래그를 형성하는 제4공정과, 상기 제1금속막 및 상기 금속플래그의 위에 배선하부받침막용 제2금속막을 퇴적하는 제5공정과, 상기 제2금속막의 위에 상기 금속플래그중의 상기 내화금속과 반응하여 고저항화합물을 형성하는 금속으로 구성되는 제3금속막을 퇴적하는 제6공정과, 상기 제3금속막 위에 상기 금속플래그의 상방 이되는 영역의 적어도 일부를 포함하는 영역에 남겨진 포토레지스트마스크를 형성하는 제7공정과, 상기 포토레지스트마스크를 이용한 에칭에 의해 상기 제1금속막을 남긴 상태에서 상기 제2 및 제3금속막을 선택적으로 제거하여 상기 금속플래그에 접속되는 금속배선을 패터닝하는 제8공정과, 상기 제1금속막중 상기 제8공정에서 표면이 노출된 부분을 에칭에 의해 제거하면서 상기 금속플래그의 상면중 상기 금속배선 바로 아래의 상기 제2금속막으로 덮여있지 않은부분 위에 상기 금속배선과 상기 금속플래그의 사이에 있어서 구성원자의 상호확산을 방해하기 위한 확산방지 막을 형성하는 제9공정을 구비하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 도전층을 갖는 반도체기판상에 절연막을 형성하는 제1공정과, 상기 절연막을 관통하여 상기 도전층에 도달하는 접속구멍을 개구하는 제2공정과, 상기 접속구멍내에 적어도 텅스텐을 포함하는 금속으로 구성되는 금속플래그를 형성하는 제3공정과, 상기 절연막 및 상기 금속플래그 위에 티탄을 포함하는 제1금속막을 퇴적하는 제4공정과, 상기 제1금속막 위에 알루미늄을 포함하는 금속으로 구성되는 제2금속막을 퇴적하는 제5공정과, 350~430℃의 가열처리에 의해 상기 제1금속막과 상기 제2금속막의 사이에 티탄과 알루미늄 화합물로 구성되는 반응층을 형성하는 제6공정과, 상기 제2금속막 위에 상기 금속플래그의 상방이 되는 영역의 적어도 일부를 포함하는 영역에 남겨진 포토레지스트마스크를 형성하는 제7공정과, 상기 포토레지스트마스크를 이용한 에칭에 의해 상기 제2금속막을 선택적으로 제거하여 상기 금속플래그에 접속되는 금속배선을 패터닝하는 제8공정과, 상기 제1금속막중 상기 제8공정에서 표면이 노출된 부분을 에칭에 의해 제거하는 제9공정을 구비하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제15항에 있어서, 상기 제9공정후에 상기 금속플래그의 상면중 상기 금속배선 바로 아래의 상기 제1금속막으로 덮여있지 않은 부분 위에 상기 금속배선과 상기 금속플래그와의 사이에서 구성원자의 상호확산을 방해하기 위한 확산방지막을 형성하는 제10공정을 더 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  17. 제16항에 있어서, 상기 제9공정과 상기 제10공정은 드라이에칭에 의해 실행하고, 상기 제1금속막의 에칭시에 유리하는 티탄원자와 상기 에칭가스의 분해물과의 반응에 의해 생긴 티탄의 화합물을 상기 금속플래그의 노출된 면위에 퇴적함으로써 상기 확산방지막을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  18. 제16항에 있어서, 상기 제10공정에서는 상기 포토레지스트마스크를 제거한 후, 상기 금속배선, 상기 금속플래그의 노출된 부분 및 상기 절연막의 위에 상기 금속배선과 상기 금속플래그 사이에서 구성원자의 상호확산을 방해하는 기능을 갖는 재료로 구성되는 막을 퇴적하고, 상기 막을 에치백하여 상기 금속배선 및 상기 제1금속막의 측면 및 상기 금속플래그의 상면의 일부에 걸치는 측벽을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  19. 제15항에 있어서, 상기 제9공정후에 에칭에 의해 상기 금속플래그중 상기 금속배선 바로 아래의 상기 제1금속막으로 덮여있지 않은 부분을 상면부터 소정 깊이까지 파들어가서 구성되는 홈부를 형성하는 제10공정을 더 구비하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  20. 반도체기판과, 상기 반도체기판의 일부에 설치된 도전층과, 상기 반도체기판 및 상기 도전층의 위에 형성된 절연막과, 상기 절연막을 관통하여 상기 도전층에 도달하는 접속구멍내에 매립되어 텅스텐 등의 내화금속으로 구성되는 금속플래그와, 상기 절연막의 일부 및 상기 금속플래그의 적어도 일부에 걸쳐서 형성된 배선하부받침막과, 상기 배선하부받침막의 위에 형성되고 상기 금속플래그중의 상기 내화금속과 반응하여 고저항화합물을 형성하는 금속으로 구성되는 금속배선과, 상기 금속플래그의 상면중 상기 배선하부받침막으로 덮여있지 않은 부분 위에 형성되고, 상기 금속배선과 상기 금속플래그와의 사이에 있어서 구성원자의 상호확산을 방해하기 위한 확산방지막을 구비하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  21. 제20항에 있어서, 상기 금속플래그는 텅스텐을 포함하는 금속으로 구성되고, 상기 금속배선은 알루미늄을 포함하는 금속으로 구성되고, 상기 배헌하부받침막은 티탄을 포함하는 금속으로 구성되고, 상기 확산방지막은 티탄불화물로 구성되어 있는 것을 특징으로 하는 반도체장치.
  22. 제21항에 있어서, 상기 티탄을 포함하는 재료로 구성되는 막은 두께가 5~20nm인 것을 특징으로 하는 반도체장치.
  23. 제20항에 있어서, 상기 확산방지막은 상기 금속배선 및 상기 배선하부받침막의 측면과 상기 금속플래그의 상면의 일부에 걸쳐서 형성된 측벽인 것을 특징으로 하는 반도체장치.
  24. 제23항에 있어서, 상기 측벽은 실리콘 질화막으로 구성되어 있는 것을 특징으로 하는 반도체장치.
  25. 제23항에 있어서, 상기 금속배선의 위에 보호용 절연막을 더 구비하고, 상기 측벽은 티탄막으로 구성되어 있는 것을 특징으로 하는 반도체장치.
  26. 반도체기판과, 상기 반도체기판의 일부에 설치된 도전층과, 상기 반도체기판 및 상기 도전층의 위에 형성된 절연막과, 상기 절연막을 관통하여 상기 도전층에 도달하는 접속구멍내에 매립되어 텅스텐 등의 내화금속으로 구성되는 금속플래그와, 상기 절연막의 일부 및 상기 금속플래그의 적어도 일부에 걸쳐서 형성된 배선하부받침막과, 상기 배선하부받침막의 위에 형성되고 상기 금속플래그중의 상기 내화금속과 반응하여 고저항화합물을 형성하는 금속으로 구성되는 금속배선과, 상기 금속플래그중 상기 배선하부받침막으로 덮여있지 않은 부분이 상면부터 소정 깊이까지 파들어가서 구성되는 홈부를 구비하고 있는 것을 특징으로 하는 반도체장치.
  27. 제26항에 있어서, 상기 금속플래그의 홈부의 깊이는 100nm 부근인 것을 특징으로 하는 반도체장치.
  28. 반도체기판과, 상기 반도체기판의 일부에 설치된 도전층과, 상기 반도체기판 및 상기 도전층의 위에 형성된 절연막과, 상기 절연막을 관통하여 상기 도전층에 도달하는 접속구멍내에 매립되어 텅스텐을 포함하는 금속으로 구성되는 금속플래그와, 상기 절연막의 일부 및 상기 금속플래그의 적어도 일부에 걸쳐서 형성되고 티탄을 포함하는 금속으로 구성되는 배선하부받침막과 상기 배선하부받침막의 위에 형성되고 알루미늄을 포함하는 금속으로 구성되는 금속배선과, 상기 배선하부받침막과 상기 금속배선 사이에 형성되고 티탄과 알루미늄의 화합물로 구성되는 반응층을 구비하고 있는 것을 특징으로 하는 반도체장치.
  29. 제28항에 있어서, 상기 금속플래그의 상면중 상기 배선하부받침막으로 덮여있지 않은 부분의 위에 형성되고 상기 금속배선과 상기 금속플래그와의 사이에서 구성원자의 상호확산을 방해하기 위한 확산방지막을 더 구비하고 있는 것을 특징으로 하는 반도체장치.
  30. 제29항에 있어서, 상기 확산방지막은 티탄불화물로 구성되어 있는 것을 특징으로 하는 반도체장치.
  31. 제29항에 있어서, 상기 확산방지막은 상기 금속배선 및 상기 배선하부받침막의 측면과 상기 금속플래그의 상면의 일부에 걸쳐서 형성된 측벽인 것을 특징으로 하는 반도체장치.
  32. 제28항에 있어서, 상기 금속플래그중 상기 배선하부받침막으로 덮여있지 않은 부분이 상면부터 소정깊이까지 파들어가서 구성되는 홈부를 더 구비하고 있는 것을 특징으로 하는 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960001779A 1995-02-02 1996-01-27 반도체장치 및 그 제조방법 KR100193100B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-015768 1995-02-02
JP1576895 1995-02-02

Publications (2)

Publication Number Publication Date
KR960032612A true KR960032612A (ko) 1996-09-17
KR100193100B1 KR100193100B1 (ko) 1999-06-15

Family

ID=11897988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960001779A KR100193100B1 (ko) 1995-02-02 1996-01-27 반도체장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US5834369A (ko)
KR (1) KR100193100B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403358B1 (ko) * 1997-12-19 2003-12-18 주식회사 하이닉스반도체 반도체 장치의 금속 배선 형성 방법
KR20140112370A (ko) * 2013-03-13 2014-09-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스에 대한 상호접속 구조물 및 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3607424B2 (ja) * 1996-07-12 2005-01-05 株式会社東芝 半導体装置及びその製造方法
US6395629B1 (en) * 1997-04-16 2002-05-28 Stmicroelectronics, Inc. Interconnect method and structure for semiconductor devices
TW408433B (en) * 1997-06-30 2000-10-11 Hitachi Ltd Method for fabricating semiconductor integrated circuit
JP3686248B2 (ja) * 1998-01-26 2005-08-24 株式会社日立製作所 半導体集積回路装置およびその製造方法
DE19855924B4 (de) * 1998-11-19 2006-02-16 Mosel Vitelic Inc. Herstellungsverfahren für eine Verbindung
JP3652145B2 (ja) * 1998-11-17 2005-05-25 茂徳科技股▲フン▼有限公司 プラグの腐蝕を防止する内部配線の製造方法
EP1014434B1 (de) * 1998-12-24 2008-03-26 ATMEL Germany GmbH Verfahren zum anisotropen plasmachemischen Trockenätzen von Siliziumnitrid-Schichten mittels eines Fluor-enthaltenden Gasgemisches
US6342733B1 (en) * 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
US6245675B1 (en) 2000-01-24 2001-06-12 Taiwan Semiconductor Manufacturing Company 3D reservoir to improve electromigration resistance of tungsten plug
US6245657B1 (en) * 2000-04-03 2001-06-12 Taiwan Semiconductor Manufacturing Company Self-aligned, low contact resistance, via fabrication process
US6583460B1 (en) * 2000-08-29 2003-06-24 Micron Technology, Inc. Method of forming a metal to polysilicon contact in oxygen environment
JP4309608B2 (ja) * 2001-09-12 2009-08-05 株式会社東芝 半導体装置及びその製造方法
KR100935188B1 (ko) * 2002-11-11 2010-01-06 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
KR100705397B1 (ko) * 2005-07-13 2007-04-10 삼성전자주식회사 저 저항의 텅스텐막 형성 방법
KR100720529B1 (ko) 2005-12-29 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 및 그의 형성방법
KR100773351B1 (ko) * 2006-09-20 2007-11-05 삼성전자주식회사 반도체 집적 회로배선들 및 그의 형성방법들
JP2010092987A (ja) * 2008-10-06 2010-04-22 Toshiba Corp 半導体装置
CN103811412A (zh) * 2012-11-13 2014-05-21 无锡华润上华科技有限公司 一种钨插塞与金属布线的制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2566181B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
JPH047825A (ja) * 1990-04-25 1992-01-13 Sony Corp 半導体装置の製造方法
JP2626927B2 (ja) * 1990-10-17 1997-07-02 三菱電機株式会社 半導体装置
JP3068223B2 (ja) * 1991-02-12 2000-07-24 三菱電機株式会社 半導体装置の製造方
KR940003566B1 (ko) * 1991-04-15 1994-04-23 삼성전자 주식회사 반도체 장치의 다층배선의 형성방법
US5372971A (en) * 1991-10-02 1994-12-13 Hyundai Electronics Industries Co. Ltd. Method for forming via hole in multiple metal layers of semiconductor device
JP2655213B2 (ja) * 1991-10-14 1997-09-17 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
JPH05283362A (ja) * 1992-04-03 1993-10-29 Sony Corp 多層配線の形成方法
US5256597A (en) * 1992-09-04 1993-10-26 International Business Machines Corporation Self-aligned conducting etch stop for interconnect patterning
US5470790A (en) * 1994-10-17 1995-11-28 Intel Corporation Via hole profile and method of fabrication

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403358B1 (ko) * 1997-12-19 2003-12-18 주식회사 하이닉스반도체 반도체 장치의 금속 배선 형성 방법
KR20140112370A (ko) * 2013-03-13 2014-09-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스에 대한 상호접속 구조물 및 방법
US9287212B2 (en) 2013-03-13 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device interconnection structure having dielectric-filled notches

Also Published As

Publication number Publication date
KR100193100B1 (ko) 1999-06-15
US5834369A (en) 1998-11-10

Similar Documents

Publication Publication Date Title
KR960032612A (ko) 반도체장치 및 그 제조방법
US5141897A (en) Method of making integrated circuit interconnection
US6309955B1 (en) Method for using a CVD organic barc as a hard mask during via etch
JP3179212B2 (ja) 半導体装置の製造方法
US5289035A (en) Tri-layer titanium coating for an aluminum layer of a semiconductor device
JPH05251575A (ja) 半導体ダイの保護壁を形成する方法及び半導体ダイ
KR20010023696A (ko) Ｃｖｄ 장벽층을 갖는 보더리스 비아들
US5866947A (en) Post tungsten etch bank anneal, to improve aluminum step coverage
US5747383A (en) Method for forming conductive lines and stacked vias
US6309958B1 (en) Semiconductor device and method of manufacturing the same
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
CA1264379A (en) Process for fabricating multilevel metal integrated circuits and structures produced thereby
EP0448276B1 (en) Integrated circuit interconnection
US5607878A (en) Contact plug forming method
JP2822430B2 (ja) 層間絶縁膜の形成方法
KR19980070785A (ko) 반도체 장치 및 그 제조 방법
US20040232547A1 (en) High aspect ratio contact surfaces having reduced contaminants
KR20040059982A (ko) 반도체소자의 전도 패턴 형성 방법
KR980005571A (ko) 반도체 소자의 플러그(Plug) 형성 방법
JP2626927B2 (ja) 半導体装置
KR0168120B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR0139599B1 (ko) 반도체 장치의 금속배선 형성방법
KR100457408B1 (ko) 반도체소자의텅스텐플러그형성방법
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR100193889B1 (ko) 반도체 소자의 비아홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20040120

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee