JP3068223B2 - 半導体装置の製造方 - Google Patents
半導体装置の製造方Info
- Publication number
- JP3068223B2 JP3068223B2 JP3042702A JP4270291A JP3068223B2 JP 3068223 B2 JP3068223 B2 JP 3068223B2 JP 3042702 A JP3042702 A JP 3042702A JP 4270291 A JP4270291 A JP 4270291A JP 3068223 B2 JP3068223 B2 JP 3068223B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- etching
- barrier metal
- wiring
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
に関し、特に高アスペクト比を有するコンタクト孔(ま
たは層間接続孔等)の埋め込み技術に関するものであ
る。
方法の内、特にコンタクト孔の埋め込み方法を示した断
面フロー図である。
16MbitクラスのRAM,DRAMともなると、コ
ンタクト孔はその開口径が 0.6μmφ〜 1.0μmφで深
さ約1.0μm以上の高アスペクト比(アスペクト比=深
さ/開口径であり、これが1以上を通常高アスペクト比
と呼ぶ)となり、Al−SiまたはAl−Si−Cu等
のAl配線は直接スパッタリングしてもコンタクト孔の
下部で切れてしまい、カバレージしないことは自明であ
り、その対策として金属(特に高融点金属が多く、タン
グステンが最も多く使用される)をコンタクト孔に埋め
込み、エッチバック等を行い、表面平坦化をしてから上
述のAl系金属をスパッタリングする方法が行われてい
る。この技術を一般にW−Plug(タングステンプラ
グ)と呼んでいる。また、選択W−CVDの場合はコン
タクト孔のみにタングステン(以下Wと記す)を堆積す
るもので、後からエッチバックを行う必要はないが、選
択的に堆積させることが難しく、実用化には今一歩とい
うところである。一方、Wを厚く全面に堆積してエッチ
バックすることにより平坦化する方法は現状の技術で十
分可能である。
図である。図において、1はシリコン(Si)基板、2
はスムースコート膜であり、通常BPSGとSiO
2 (CVDやスピンオングラス法等にて形成される)等
から形成された多層膜であり、膜厚は約1.6 μmであ
る、3はこのスムースコート膜2に異方性ドライエッチ
ングにより開口されたコンタクト孔であり、4はそのコ
ンタクト孔の直径であり、これを約 0.8μmとするとこ
のコンタクト孔のアスペクト比は2ということになる。
む基板上面に、例えばチタン・ナイトライド(以下Ti
Nと記す。この他にはチタン・タングステン〔TiW〕
やモリブデン・シリサイド〔MoSi2 〕等が多用され
る)を1000オングストローム程度スパッタリングす
ることによりバリアメタル5を形成する。このバリアメ
タルTiN5は周知のように、特にPchのコンタクト
部へのSiの析出を防止し、安定な微細オーミックコン
タクトを形成するために必要である。そのバリアメタル
5の上にさらにスパッタリングまたはCVDにより膜厚
約1.0μmのタングステン(W)6を堆積する。
することにより図8のような形状を得る。エッチバック
のエッチング条件としては、例えばアノードカップル方
式のプラズマエッチャにて、ガスは例えばSF6 (また
はNF3 ,CF4 /O2 等も使用可能)を100SCCM、
ガス圧0.2Torr、RF出力約200Wの条件にてタ
ングステンのエッチレートが4000オングストローム
/m、TiNのエッチレートが約1000オングストロ
ーム/m程度である。この場合、エッチングは等方性で
ある。通常このエッチバックにてスムースコート膜2上
のTiNは除去するようにするので、タングステンとT
iNのエッチレート比によりコンタクト孔内のタングス
テン6’は4000オングストローム程度エッチングさ
れ、該タングステン6’はコンタクト孔3の上端面より
約4000オングストロームへこむことになる。
スパッタリングされた例えばAl−SiまたはAl−S
i−CuまたはAl−Cu等で膜厚は10000オング
ストロームのAl配線層であり、図10の7’はさらに
そのAl配線層を写真製版と異方性エッチングとにより
加工して形成されたAl配線である。
造方法は以上のような方法であったので、コンタクト孔
3のW−Plug上面がスムースコート膜2の表面より
低くなり段差が生じるので、後で堆積するAl配線層
が、その段差部にて薄くなったり、著しい場合は断線
し、得られたAl配線の配線断面積の縮小とそれによる
電流密度の増大が配線寿命を著しく低下させる、いわゆ
るエレクトロマイグレーションによる信頼性の低下等の
問題点があった。
消するためになされたもので、スムースコート膜とコン
タクト孔部、または層間絶縁膜と層間接続孔部を平坦化
することのできる半導体装置の製造方法を提供すること
を目的とする。
置の製造方法は、コンタクト孔または多層配線の層間接
続孔内、及び基板上面上にバリアメタルを堆積し、上記
堆積したバリアメタル上方に上記コンタクト孔または多
層配線の層間接続孔を埋めるよう高融点金属を堆積し、
上記バリアメタルをコンタクト孔または多層配線の層間
接続孔周辺の基板上に残すよう上記高融点金属を等方性
エッチングでエッチバックし、上記高融点金属上方に配
線層を形成し、該配線層上にレジストパターンを形成
し、上記レジストパターンをマスクとして、上記配線層
を塩素系のガスを含む異方性エッチングで上記配線層と
上記バリアメタルの界面までエッチング除去し、フッ素
系のガスを含むプラズマエッチングで上記コンタクト孔
または多層配線の層間接続孔周辺のバリアメタル上の高
融点金属残渣をエッチング除去し、塩素系のガスを含む
異方性エッチングにて上記レジストパターンと上記コン
タクト孔または多層配線の層間接続孔周辺のバリアメタ
ルとをエッチング除去するようにしたものである。
い、上記コンタクト孔または多層配線の層間接続孔内、
及び基板上面上に堆積するバリアメタルとしてチタンナ
イトライドを用い、上記バリアメタル上方に上記コンタ
クト孔または多層配線の層間接続孔を埋めるよう堆積す
る高融点金属としてタングステンを用いるものである。
ンタクト孔または多層配線の層間接続孔内、及び基板上
面上にバリアメタルを堆積し、上記堆積したバリアメタ
ル上方に上記コンタクト孔または多層配線の層間接続孔
を埋めるよう高融点金属を堆積し、上記バリアメタルを
コンタクト孔または多層配線の層間接続孔周辺の基板上
に残すよう上記高融点金属をエッチバックし、上記高融
点金属上方に配線パターンを形成するようにしたので、
上記コンタクト孔または多層配線の層間接続孔を埋める
よう堆積した高融点金属の上面がスムースコート膜上面
と同一平面になり平坦化され、後から堆積される配線層
のカバレージが改善される。そして、上記高融点金属上
方に配線パターンを形成する際に、該配線層上にレジス
トパターンを形成し、上記レジストパターンをマスクと
して、上記配線層を塩素系のガスを含む異方性エッチン
グで上記配線層と上記バリアメタルの界面までエッチン
グ除去し、フッ素系のガスを含むプラズマエッチングで
上記コンタクト孔または多層配線の層間接続孔周辺のバ
リアメタル上の高融点金属残渣をエッチング除去し、塩
素系のガスを含む異方性エッチングにて上記レジストパ
ターンと上記コンタクト孔または多層配線の層間接続孔
周辺のバリアメタルとをエッチング除去するようにした
ので、上記高融点金属のエッチバックによりバリアメタ
ル上に残った高融点金属残渣を、上記形成した配線パタ
ーンの上端面がへこむことなく除去することができる。
体装置の製造方法を示すフロー図であり、図1において
6”はタングステン、8はタングステン残渣、また図2
において9はAl配線層、10はレジストパターン、ま
た図3,図4において10’はレジストパターン、9’
はこのAl配線層9にパターニング及びエッチング加工
等を施した後のAl配線である。また図5はタングステ
ン6のエッチング時の終点検知法を示すために用いた発
光レベルの経時変化のグラフである。
シリコン基板1にスムースコート膜2を形成し、異方性
ドライエッチングによりコンタクト孔3を形成し、バリ
アメタル5をスパッタリングし、タングステン6をスパ
ッタリングする方法は従来例と同様である(図6,図7
参照)。
エッチバックしていくが、今回はTiNをスパッタリン
グして形成したバリアメタル5を残すためタングステン
6とバリアメタル5の界面でエッチングを終了する。こ
の場合、どうしてもW残差8が残ってしまう。このエッ
チングの終点検知は発光分光法により行い、例えば反応
種であるF* (703.8nmの波長光)を使用すれば、図5
に示すように、発光強度の上昇点(Aの時点)を検出で
きるのでその時点でエッチングを終了すれば図1のよう
な状態が実現できる。図5Bまでエッチングすると、コ
ンタクト孔内のタングステン6”は完全に除去されるの
で、本発明ではここまでエッチングを行わない。しか
し、この場合どうしても図1に示すようにW残渣8が残
ってしまう。
態でAl配線層9を堆積し、パターニングを完了し、レ
ジストパターン10を得る。次にAl配線層9の異方性
エッチングを行う。このときのエッチング条件として
は、例えばBCl3 /Cl2 をそれぞれ50SCCM/50
SCCM流し、エッチング圧力を約0.1Torr、RF出力
を約500W程度の条件で平行平板型の枝葉型RIE
(リアクティブ・イオン・エッチング)装置でエッチン
グを行い、Al配線層9とバリアメタル5(TiN)の
界面でエッチングを終了し、次にFを含むガスで従来技
術の項でタングステン6をエッチバックしたと同様のエ
ッチング条件にてバリアメタル5上に残っているタング
ステン残渣8を除去する。タングステンのエッチレート
は前述のように4000オングストローム/m、またT
iNのエッチレートは1000オングストローム/mで
あるので、20秒〜30秒のエッチングタイムを選べば
W残渣は高々1000オングストローム程度であるの
で、バリアメタル5(TiN)を残しつつW残渣8は完
全に除去される。またこの場合、Al配線の側壁はF系
のガスでは全くエッチングされず、図3のような断面形
状を得る。
のエッチングでバリアメタル5(TiN)をエッチング
するが、下地残渣が残らなくなるまで適当なオーバーエ
ッチングをすることにより、図4のような形状を得る。
この場合、Al配線材を例えばAl−Si−Cuとする
とBCl3 ,Cl2 系のエッチングのエッチングレート
は前述の条件にて約8000オングストローム/m程度
であり、TiNのエッチングレートは約4000オング
ストローム/m程度である。
3にバリアメタル5(TiN)を堆積し、上記堆積した
バリアメタル5上方に上記コンタクト孔3を埋めるよう
タングステン6を堆積し、上記バリアメタル5を上記タ
ングステン6と上記バリアメタル5との界面でエッチバ
ックを終了し、タングステン6上方にAl配線パターン
9を形成するようにしたので、平坦なタングステンプラ
グとAl配線層を形成することができ、信頼性を向上で
きる効果がある。
上方にAl配線パターン9’を形成する際に、上記Al
配線層9上にレジストパターン10を形成し、該レジス
トパターン10をマスクとして、上記アルミ配線層9を
BCl3 ,Cl2 を含む異方性エッチングで上記アルミ
配線層9と上記バリアメタル5の界面までエッチング除
去し、SF6 を含むプラズマエッチングで上記コンタク
ト孔3周辺のバリアメタル5上のタングステン6をエッ
チング除去し、BCl3 ,Cl2 を含む異方性エッチン
グにて上記レジストパターン10と上記コンタクト孔3
周辺のバリアメタル5とをエッチング除去するようにし
たので、上記タングステン6のエッチバックによりバリ
アメタル5上に残ったW残渣8を、上記形成したAl配
線パターン9’の上端面がへこむことなく除去すること
ができる。
ろうが複数処理室であろうが真空中で連続して行われる
のがよいことはいうまでもない。また当然のことなが
ら、アフターコロージョン防止のための後処理は、バリ
アメタル5(TiN)のエッチングの後に、できうるな
ら異なる処理室にて真空中を連続して行われるべきであ
る。例えばアノード・カップル型の平行平板を有するプ
ラズマ処理室にてCF4 /O2 をそれぞれ100SCCM/
10SCCM流し、ガス圧力は0.4Torr、RF出力は約
150W程度で20秒〜40秒程度の処理で完全にアフ
ターコロージョンは防止できる。
めにF系ガスプラズマ処理を行うが、これはAl配線層
9のエッチング時にエッチング側面に付着したCl系の
付着物をF系に置換する作用があり、上述の後処理を助
ける副次的効果もある。
リアメタル5(TiN)のエッチングに際し、平行平板
型のエッチング装置で説明したが、例えばマイクロ波プ
ラズマ型のエッチャ(例えばRFバイアス印加型マイク
ロ波プラズマエッチャ:日立製M−308AT等)を使
用しても上記実施例と同様の効果がある。
ル型の平行平板を有するプラズマ処理室を想定したが、
マイクロ波アッシャ型の後処理装置を用いても同様の効
果を奏する。この場合ガスとしてはO2 /CF4 ,CH
F3 のうち1種または2種の混合ガスを用いれば十分に
効果がある。
ついて述べたが、他の多層配線の層間接続孔について応
用しても同様の効果がある。
ト孔または多層配線の層間接続孔内、及び基板上面上に
バリアメタルを堆積し、上記堆積したバリアメタル上方
に上記コンタクト孔または多層配線の層間接続孔を埋め
るよう高融点金属を堆積し、上記バリアメタルをコンタ
クト孔または多層配線の層間接続孔周辺の基板上に残す
よう上記高融点金属をエッチバックし、上記高融点金属
上方に配線パターンを形成するようにしたので、コンタ
クトまたは多層配線の層間接続孔を埋めるよう堆積した
高融点金属の上面がスムースコート膜または層間絶縁膜
上面と同一平面になり平坦化され、後から堆積される配
線層のコンタクト孔または層間接続孔の上端,下端での
カバレージの悪化がなくなり、配線を平坦化できるの
で、エレクトロマイグレーションによる配線の配線寿命
の低下が軽減され、得られた半導体デバイスの信頼性を
向上できるという効果がある。そして、上記配線パター
ンを形成する際に、該配線層上にレジストパターンを形
成し、上記レジストパターンをマスクとして、上記配線
層を塩素系のガスを含む異方性エッチングで上記配線層
と上記バリアメタルの界面までエッチング除去し、フッ
素系のガスを含むプラズマエッチングで上記コンタクト
孔または多層配線の層間接続孔周辺のバリアメタル上の
高融点金属残渣をエッチング除去し、塩素系のガスを含
む異方性エッチングにて上記レジストパターンと上記コ
ンタクト孔または多層配線の層間接続孔周辺のバリアメ
タルとをエッチング除去するようにしたので、上記高融
点金属のエッチバックによりバリアメタル上に残った高
融点金属残渣を、上記形成した配線パターンの上端面が
へこむことなく除去することができる。
法の図6,図7に続く一工程を示す断面構造図である。
図である。
図である。
図である。
終点検出方法を示すグラフである。
面構造図である。
である。
る。
る。
ある。
Claims (2)
- 【請求項1】 コンタクト孔または多層配線の層間接続
孔に高融点金属を埋め込み、その上に配線層を形成して
なる半導体装置の製造方法において、 上記コンタクト孔または多層配線の層間接続孔内、及び
基板上面上にバリアメタルを堆積する工程と、 上記堆積したバリアメタル上方に上記コンタクト孔また
は多層配線の層間接続孔を埋めるよう高融点金属を堆積
する工程と、 上記バリアメタルをコンタクト孔または多層配線の層間
接続孔周辺の基板上に残すよう上記高融点金属を等方性
エッチングでエッチバックする工程と、 上記高融点金属上方に配線層を形成し、該配線層上にレ
ジストパターンを形成する工程と、 上記レジストパターンをマスクとして、上記配線層を塩
素系のガスを含む異方性エッチングで上記配線層と上記
バリアメタルの界面までエッチング除去する工程と、 フッ素系のガスを含むプラズマエッチングで上記コンタ
クト孔または多層配線の層間接続孔周辺のバリアメタル
上の高融点金属残渣をエッチング除去する工程と、 塩素系のガスを含む異方性エッチングにて上記レジスト
パターンと上記コンタクト孔または多層配線の層間接続
孔周辺のバリアメタルとをエッチング除去する工程とを
備えたことを特徴とする半導体装置の製造方法。 - 【請求項2】 上記配線層としてアルミニウムを用い、 上記コンタクト孔または多層配線の層間接続孔内、及び
基板上面上に堆積するバリアメタルとしてチタンナイト
ライドを用い、 上記バリアメタル上方に上記コンタクト孔または多層配
線の層間接続孔を埋めるよう堆積する高融点金属として
タングステンを用いることを特徴とする請求項1記載の
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3042702A JP3068223B2 (ja) | 1991-02-12 | 1991-02-12 | 半導体装置の製造方 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3042702A JP3068223B2 (ja) | 1991-02-12 | 1991-02-12 | 半導体装置の製造方 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04258153A JPH04258153A (ja) | 1992-09-14 |
JP3068223B2 true JP3068223B2 (ja) | 2000-07-24 |
Family
ID=12643391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3042702A Expired - Lifetime JP3068223B2 (ja) | 1991-02-12 | 1991-02-12 | 半導体装置の製造方 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3068223B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100193100B1 (ko) * | 1995-02-02 | 1999-06-15 | 모리시다 요이치 | 반도체장치 및 그 제조방법 |
JP6406361B2 (ja) * | 2015-02-03 | 2018-10-17 | 富士電機株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5852324B2 (ja) * | 1979-10-11 | 1983-11-22 | 富士通株式会社 | 半導体装置の製造方法 |
FR2566181B1 (fr) * | 1984-06-14 | 1986-08-22 | Commissariat Energie Atomique | Procede d'autopositionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre |
JPH01196821A (ja) * | 1988-02-01 | 1989-08-08 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1991
- 1991-02-12 JP JP3042702A patent/JP3068223B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04258153A (ja) | 1992-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5786272A (en) | Metallization over tungsten plugs | |
US5726100A (en) | Method of forming contact vias and interconnect channels in a dielectric layer stack with a single mask | |
US6177347B1 (en) | In-situ cleaning process for Cu metallization | |
KR100242865B1 (ko) | 메탈 플러그의 형성 방법 | |
KR100815186B1 (ko) | 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법 | |
US5767015A (en) | Metal plug with adhesion layer | |
US6001734A (en) | Formation method of contact/ through hole | |
US6268287B1 (en) | Polymerless metal hard mask etching | |
US6191025B1 (en) | Method of fabricating a damascene structure for copper medullization | |
JP2004214659A (ja) | 半導体素子のコンタクト形成方法 | |
US5407862A (en) | Method for manufacturing fine-structured stacked connection layer | |
JP2003526944A (ja) | 半導体装置を製造する方法 | |
US5874357A (en) | Method of forming wiring structure of semiconductor device | |
US5904561A (en) | Method for forming a barrier metal film with conformal step coverage in a semiconductor intergrated circuit | |
KR100410981B1 (ko) | 저저항을 갖는 반도체 소자의 금속배선구조 및 그의형성방법 | |
JP3068223B2 (ja) | 半導体装置の製造方 | |
JP3651112B2 (ja) | 配線形成方法 | |
JPH07169835A (ja) | 半導体素子のメタルプラグの形成方法 | |
JPH05299397A (ja) | 金属プラグの形成方法 | |
JP3317279B2 (ja) | 半導体装置の製造方法 | |
JP3424210B2 (ja) | 半導体装置およびその製造方法 | |
JP2746077B2 (ja) | 半導体装置の製造方法 | |
US7119014B2 (en) | Method for fabricating a semiconductor device having a tapered-mesa side-wall film | |
JP2891195B2 (ja) | 半導体装置の製造方法 | |
JPH07297280A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080519 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 11 |