JP2003526944A - 半導体装置を製造する方法 - Google Patents

半導体装置を製造する方法

Info

Publication number
JP2003526944A
JP2003526944A JP2001567035A JP2001567035A JP2003526944A JP 2003526944 A JP2003526944 A JP 2003526944A JP 2001567035 A JP2001567035 A JP 2001567035A JP 2001567035 A JP2001567035 A JP 2001567035A JP 2003526944 A JP2003526944 A JP 2003526944A
Authority
JP
Japan
Prior art keywords
conductor
layer
stop layer
etching
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001567035A
Other languages
English (en)
Inventor
マーセル、イー．アイ．ブローカート
ジョセフス、エフ．エイ．エム．グエレン
エリック、ゲリッツェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003526944A publication Critical patent/JP2003526944A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 電子装置、特に、（しかし限定はしないが）半導体装置を製造するこの方法は、表面２に導体３、４、５が設けられた半導体基板１であって、導体３、４、５は上面部６および側壁部７を有し、炭化シリコンを含むエッチングストップ層１２が少なくとも上面部６に設けられているところの半導体基板１を用意するステップと、誘電体層１３を設けるステップと、導体３、４、５の上方の誘電体層１３にビア１４、１５、１６をエッチングして形成し、エッチングストップ層１２に露出部を設けるためにエッチングストップ層１２上でエッチングを停止させるステップと、導体３、４、５の少なくとも上面部６からビア１４、１５、１６の内側にあるエッチングストップ層１２の露出部分を除去するステップと、導電材料１８でビア１４、１５、１６を充填するステップとを具備する。

Description

【発明の詳細な説明】
【０００１】 本発明は、電子装置を、特に、（しかし限定はしないが）半導体装置を製造す
る方法に関するものであり、その方法は、 ・ 表面に導体が設けられた半導体基板であって、導体は上面部および側壁部を
有し、エッチングストップ層が少なくともその上面部に設けられているところの
半導体基板を用意するステップと、 ・ 誘電体層を設けるステップと、 ・ 導体をの上方の誘電体層にビアをエッチングして形成し、エッチングス
トップ層に露出部を設けるためにエッチングストップ層上でエッチングを停止さ
せるステップと、 ・ 導体の少なくとも上面部からビアの内側にあるエッチングストップ層の
露出部分を除去するステップと、 ・ 導電材料でビアを充填するステップと、 を具備する。
【０００２】 このような方法は、ＵＳ-Ａ-5,451,543により公知であり、ここでは、誘電体
材料、即ち、窒化シリコンまたは酸化アルミニウム、若しくは、導電材料、即ち
、タングステン、窒化チタンまたは窒化タンタルがエッチングストップ層として
用いられる。
【０００３】 エッチングストップ層にタングステン、窒化チタンまたは窒化タンタルを使用
することの欠点は、誘電体層内にビアをエッチングしている間に、エッチング剤
がエッチングストップ層の導電材料と相互に作用した瞬間に、金属ポリマが生成
されることである。誘電体層に同時にエッチングされるビアの深さにおける相違
が大きいほど、上述した金属ポリマの生成がより顕著に起きる。これらの金属ポ
リマはビアの電気抵抗を悪化させる（degrade）からであり、それらを除去する
のに、最も効果的なウェット剤を使用したエッチングによっても、多大な労力を
費やさなければならないからである。しかしながら、それらの多孔質性や他の不
安定な性質によって、ほとんどの低誘電率材料は、そのようなウェットエッチン
グ剤と相性が悪い（incompatible）ようであり、即ち、それらの低誘電率（low-
k）という特性が悪化してしまう（degrade）。エッチングストップ層として窒化
シリコンや酸化アルミニウムを使用することの欠点は、両材料ともに酸化シリコ
ンなどの低誘電率材料と比較して高い誘電率を有し、それが半導体装置の寄生容
量に悪影響を与えることである。
【０００４】 本発明の目的は、特に、本発明の詳細な説明の最初の段落に記載した半導体装
置を製造する方法であって、ビアのエッチングの間にエッチングストップ層に到
達したときに金属ポリマの生成を防止し、結果として形成された半導体装置の寄
生容量を低減する方法を提供することである。
【０００５】 本発明によれば、この目的は、炭化シリコン（silicon carbide）を含む層が
エッチングストップ層として適用されることによって達成される。炭化シリコン
は、窒化シリコンや酸化アルミニウムよりも小さな誘電率を有し、従って、寄生
容量の低い半導体装置をもたらす。さらに、適用されたエッチング剤によって炭
化シリコンが受けるダメージの度合いは、タングステン、窒化チタン(titanium
nitride)および窒化タンタル(tantalum nitride)が受けるダメージの度合いより
も小さいので、ビアのエッチングの間における金属ポリマの生成は明確に低下す
る。
【０００６】 上面部および側面部を有し、少なくともその上面部にエッチングストップ層が
設けられている導体は、その上面の上にエッチングストップ層を含む導体層の積
層を堆積させ、続いて、その積層をパターニングすることによって形成される。
しかしながら、導体層を堆積し、それをパターニングすることによって、まず導
体を形成し、続いて、エッチングストップ層をその導体の上面部および側面部に
設けることが好ましい。この方法によれば、導体はエッチングストップ層によっ
て封止されているので、ビアのエッチングの際にビアが到達しない（unland）、
即ち、ビアが導体の上面部上に完全には到達せずに、導体から万が一（potentia
lly）外れてしまった場合に有利である。導体の側壁部におけるエッチングスト
ップ層の存在は、到達しないビアのエッチングの際に供給されるエッチング剤と
導体との間の相互作用を防止し、従って、金属ポリマの生成を防止する。
【０００７】 本発明による方法のさらに有利な実施の形態が、従属請求項に記述されている
。
【０００８】 本発明のこれらの、および他の特徴は、異化に記述され、図面に示されている
実施の形態を参照することによって明らかにされ解明されるであろう。
【０００９】 図１は、本発明による方法を記述するために適した開始状態として提供される
半導体装置の一部分を示す。半導体装置は、表面２に導体３、４、５が設けられ
た半導体基板１を備え、導体３、４、５はそれぞれ上面部６および側壁部７を有
する。本発明は、文脈上、３つの導体および３つのビアが記載されているが、１
つの導体および１つのビアにも適用できる。実際には、半導体装置はそのような
導体およびビアを多数有する。１要素として図示しているものの、半導体基板１
は、実際には、例えば、シリコンから成る、例えば、半導体本体上に形成された
複数層を含むようである。簡単化のために、本体とともに積層（これらの層は本
体の上に形成される）は、単一層として、即ち、半導体基板１として合成して図
示されている。機能的には、導体３、４、５は、例えば、金属酸化物半導体電界
効果トランジスタ（ＭＯＳＦＥＴ）若しくは薄膜トランジスタ（ＴＦＴ）のゲー
ト、バイポーラ若しくはＢＩＣＭＯＳデバイスのベースやエミッタになり、また
は、例えば、多層相互接続配線構造（multi-level interconnect structure）の
金属層の部分になり得る。導体３、４、５はベース金属部１１の上にあるキャッ
プ層８から成り、それによって、キャップ層８は導体３、４、５の上面部６をも
たらす。本実施の形態において、ベース金属部１１はアルミニウムを含む。しか
しながら、例えば、銅やタングステン等のような他の金属も使用することができ
る。本実施の形態において、チタン層９とその上にある窒化チタン層１０とから
成る二重層はキャップ層８として用いられる。ベース金属部１１のパターニング
の間に非反射コーティングとして作用させるために通常適用されているキャップ
層８は、導体３、４、５の追加的な部分であることに注意されたい。窒化チタン
に代えて、チタニウム・タングステン（titanium tungsten）、窒化タングステ
ンおよび窒化タンタル等の他の適切な材料を用いてもよい。代替的に、キャップ
層８は、例えば、窒化チタン、チタニウム・タングステン、窒化タングステンま
たは窒化タンタルの単一層から形成されていてもよい。その場合には、ビアの電
気的抵抗に悪影響を与える高抵抗物質がベース金属部１１とキャップ層８との間
の相互作用によって形成され得るので、キャップ層８は、導電材料でビアを充填
する前にそのビアの内側において除去されることが有効である。
【００１０】 導体３、４、５は、従来の方法により形成される。例えば、アルミニウム層、
チタニウム層および窒化チタニウム層から成る積層が半導体基板１の表面２上に
堆積され、次に、その積層は図１の導体３、４、５を形成するためにパターニン
グされる。
【００１１】 導体３、４、５の形成後、エッチングストップ層１２が、導体３、４、５の上
面部６および側壁部７に、並びに、導体３、４、５によって被覆されていない半
導体基板１の領域に設けられる。本発明によれば、エッチングストップ層１２は
炭化シリコンから形成され、その層は、例えば、化学的気相成長法（ＣＶＤ法）
等の手段によって堆積され得る。エッチングストップ層１２の厚みは、例えば、
約10nmから100nmの間の範囲でよい。また、それに代えて、アルミニウム層、チ
タニウム層、窒化チタニウム層および炭化シリコン層から成る積層が堆積され、
続いて、パターニングされてもよい。この場合には、炭化シリコンのエッチング
ストップ層１２は導体３、４、５の上面部６にのみ存在し、従って、導体３、４
、５の側壁部７はエッチングストップ層１２によって被覆されていない。
【００１２】 炭化シリコンから成るエッチングストップ層１２の堆積後、誘電体層１３がエ
ッチングストップ層１２上に堆積される（図２）。誘電体層１３は、酸化シリコ
ンから形成されていてよい。しかしながら、酸化シリコンの誘電率よりも低い誘
電率を有する材料、例えば、水素化シルセスキオキサン（hydrogen silsesquiox
ane）、パリレン（parylene）、フッ化ポリイミド、または、米国ミシガン州ミ
ッドランドからDow Chemical社によって販売されている“SILK（商標名）”等か
ら形成されていることが好ましい。そのような誘電体層は、従来の堆積技術、例
えば、スピンコーティング等によって堆積させることができる。
【００１３】 堆積後、誘電体層１３（本実施の形態においては水素化シルセスキオキサンか
ら成る）は、導体３、４、５の上にあるビア１４、１５、１６を形成するために
パターニングされる。パターニングは従来のフォトリソグラフィック技術を用い
て達成される。ここでは、フォトレジスト層（図示せず）は、誘電体層１３上に
堆積され、そのレジスト層は選択的に露光され、かつ、形成されるべきビア１４
、１５、１６の領域内の誘電体層１３を露出するための開口が設けられたレジス
トマスク（図示せず）を形成するために現像される。続いて、ビア１４、１５、
１６は、誘電体層１３のうちマスクされていない領域を除去するためにエッチン
グされる。
【００１４】 ビア１４、１５、１６のエッチングは、導体３、４、５の上から、マスクされ
ていないビア領域において誘電体層１３が総て除去されるまで続行される。誘電
体層１３の厚みが異なる場合（半導体装置に亘って典型的に起こることではある
が）には、あるビアは、期間を延長してエッチング剤に晒され、それによって、
オーバーエッチングが起きる。そのようなオーバーエッチングの間に、供給され
るエッチング剤とこれらのビアの内側において露出された導体の材料との間の相
互作用によって、金属ポリマが形成され得る。さらに、もし、ビアが僅かにミス
アラインメントされていた場合、導体４の上にあるビア１５のような場合（図２
）には、オーバーエッチングは、導体４の側壁部７のうち少なくとも１つに沿っ
て、トレンチ１７を形成する結果となる。そのような、ミスアラインメントされ
たビアは、到達していないビア（unlanded via）とも呼ばれるが、導体の上面部
の上に完全には到達せずに、導体を外れてしまう可能性がある。このような到達
していないビアの場合においてオーバーエッチングが過度（severe）であるとき
には、トレンチ１７は、部分的に導電材料から形成され得る半導体基板１にも到
達してしまう可能性がある。ビアエッチングの間の、そのような半導体基板１へ
の作用（attack）もまた、金属ポリマを形成してしまう結果となる。しかしなが
ら、上述した問題を克服するために、ビアエッチングは炭化シリコンから成るエ
ッチングストップ層１２へ選択的に実行される。そのエッチングストップ層１２
は、導体３、４、５の上面部６および側壁部７、並びに、導体３、４、５によっ
て被覆されていない半導体基板１の部分の上にある。従って、オーバーエッチン
グによっても、半導体基板１は露出されず、導体３、４、５の上面部や側壁部の
いずれの部分も露出されない。ビアエッチングの間において用いられるエッチン
グ剤と導体３、４、５または半導体基板１との間の相互作用による金属ポリマの
形成はこのようにして防止される。
【００１５】 上述したビアエッチングの選択性を達成するために、炭化シリコンから成るエ
ッチングストップ層１２よりも非常に速く誘電体層１３（本実施の形態において
は、水素化シルセスキオキサンから成る）をエッチングするようなエッチング剤
が使用される。好ましいエッチング剤としては、ビア１４、１５、１６を形成す
るために使用され、一方でエッチングストップ層１２上において停止し得るエッ
チング剤、例えば、フッ化炭素のドライエッチング剤である。このようにして、
炭化シリコンから形成されるエッチングストップ層１２はビア１４、１５、１６
の内側において露出される。
【００１６】 導体３、４、５へのコンタクトを形成するために、炭化シリコンから成るエッ
チングストップ層１２の露出部分は、ビア１４、１５、１６の内側において除去
される必要がある（図３）。ビア１４、１５、１６の内側で露出されているエッ
チングストップ層１２は、導体３、４、５の上面部６から除去され、同様に、導
体４（到達しないビア１５がその上にある）の側壁部７のうち少なくとも1つか
らも除去される。しかしながら、好ましくは、炭化シリコンから成るエッチング
ストップ層１２は導体３、４、５の上面部６のみから除去される。その除去は、
好ましくは、例えば、フッ化炭素のドライエッチング剤を使用して、異方的に実
行される。図３において図示されているように、異方性エッチングは、導体３、
４、５の上面部６からはエッチングストップ層１２の露出部分を除去し、一方で
、導体４の側壁部７においては、その少なくとも１つに沿ってエッチングストッ
プ層１２の露出部分を後退させる（recessing）だけである。炭化シリコンから
成るエッチングストップ層１２の厚さは、約10nmから100nmの間にあればよく、
比較的薄くかつ半導体基板に亘って比較的平坦であるので、それは、供給された
エッチング剤と導体３、４、５の材料との間における激しい（severe）相互作用
を引き起こすことなく、非常に良く制御された状態で除去され得る。従って、金
属ポリマが過度に（severe）形成されることがない。
【００１７】 本実施の形態によれば、チタン層９とその上にある窒化チタン層１０とから成
るキャップ層８は、導体３、４、５の上面部６からエッチングストップ層１２を
除去した後、ビア１４、１５、１６の内側の適当な位置に残存している。しかし
ながら、例えば、窒化チタン、チタニウム・タングステン、窒化タングステンま
たは窒化タンタルの単一層から成るキャップ層８の場合には、ベース金属部１１
とキャップ層８との間の相互作用によって、ビアの電気的抵抗に悪影響を与える
高抵抗材料が形成され得るので、ビア１４、１５、１６を導電材料で充填する前
に、キャップ層８はビア１４、１５、１６の内側から除去されることが好ましい
。
【００１８】 次のステップ（図４）において、ビア１４、１５、１６は、例えば、アルミニ
ウム、銅またはタングステンの層を、例えば、堆積するという手法によって、導
電材料１８で充填される。導電材料層は、接着層および／またはバリア層として
作用する層の上部に、例えば、アルミニウム、銅またはタングステン等の金属を
含む層を形成した二重層として設けられることが好ましいことに注意されたい。
この観点において、チタンは接着層として設けられ、窒化チタンまたはチタニウ
ム・タングステンはバリア層として設けてもよい。過度に大きいマスクを用いて
いるが、次に導電材料の堆積層はエッチングされ得る。しかしながら、本実施の
形態においては、図４に示されているように、導電材料の堆積された層は、誘電
体層１３が露出されるまでマスクなしに除去される。導電材料層をマスクなしに
除去することは、例えば、化学的機械的研磨（ＣＭＰ）、例えば、市場において
流通しているスラリを使用することによって達成され得る。
【００１９】 本実施の形態は、上述した実施の形態に限定されず、しかし、本発明の属する
技術分野における当業者にとって多くの変形が本発明の範囲内において可能であ
ることは明白である。
【図面の簡単な説明】
【図１】 本発明による方法を使用した半導体装置の製造において連続した工程の概略断
面図。
【図２】 本発明による方法を使用した半導体装置の製造において連続した工程の概略断
面図。
【図３】 本発明による方法を使用した半導体装置の製造において連続した工程の概略断
面図。
【図４】 本発明による方法を使用した半導体装置の製造において連続した工程の概略断
面図。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＪＰ，Ｋ Ｒ (72)発明者 ジョセフス、エフ．エイ．エム．グエレン オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ (72)発明者 エリック、ゲリッツェン オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ Ｆターム(参考） 5F033 HH08 HH11 HH19 JJ08 JJ11 JJ18 JJ19 JJ23 JJ33 KK01 KK08 KK11 KK18 KK19 KK21 KK32 KK33 KK34 MM05 MM08 MM13 NN06 NN07 QQ03 QQ08 QQ09 QQ10 QQ11 QQ25 QQ37 QQ48 RR01 RR04 RR09 RR22 RR24 RR25 SS11 SS21 VV06 VV15 XX09 XX15 XX24

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 電子装置、限定はしないが特に、半導体装置を製造する方法であって、 表面に導体が設けられた半導体基板であって、前記導体は上面部および側壁部
    を有し、少なくとも前記上面部にはエッチングストップ層が設けられているとこ
    ろの半導体基板を用意するステップと、 誘電体層を設けるステップと、 前記導体の上方の前記誘電体層内にビアをエッチングして形成し、前記エッチ
    ングストップ層に露出部を設けるために該エッチングストップ層上でエッチング
    を停止させるステップと、 前記導体の少なくとも前記上面部から前記ビアの内側にある前記エッチングス
    トップ層の露出部分を除去するステップと、 前記ビアを導電材料で充填するステップとを具備し、 炭化シリコンが前記エッチングストップ層として用いられていることを特徴と
    する方法。
  2. 【請求項２】 前記エッチングストップ層は、前記半導体基板の表面に前記導体を設けた後、
    前記導体の前記上面部および前記側壁部に設けられることを特徴とする請求項１
    に記載の方法。
  3. 【請求項３】 前記導体の前記側壁部の少なくとも１つにオーバーハングしており、前記エッ
    チングストップ層の少なくとも一部分を露出しているときに前記ビアがエッチン
    グされ、 前記エッチングストップ層は前記導体の前記上面部と前記側壁部のうち少なく
    とも１つとを被覆していることを特徴とする請求項２に記載の方法。
  4. 【請求項４】 前記エッチングストップ層は、前記導体の前記上面部のみから前記ビアの内側
    から除去されることを特徴とする請求項３に記載の方法。
  5. 【請求項５】 前記エッチングストップ層は、前記導体によって被覆されていない前記半導体
    基板の部分と同様に、前記導体の前記上面部および前記側壁部へも設けられるこ
    とを特徴とする請求項２から請求項４のいずれかに記載の方法。
  6. 【請求項６】 前記導体は、アルミニウム、銅およびタングステンを含む群から選択された材
    料を少なくとも部分的に含んで設けられていることを特徴とする請求項１から請
    求項５のいずれかに記載の方法。
  7. 【請求項７】 前記導体は、前記導体の前記上面部を成すキャップ層を含んで設けられている
    ことを特徴とする請求項１から請求項６のいずれかに記載の方法。
  8. 【請求項８】 前記キャップ層は、窒化チタン、チタニウム・タングステンおよび窒化タンタ
    ルを含む群から選択された材料を有することを特徴とする請求項７に記載の方法
    。
  9. 【請求項９】 前記誘電体層は、酸化シリコンの誘電率よりも低い誘電率である誘電材料を堆
    積することによって設けられることを特徴とする請求項１から請求項８のいずれ
    かに記載の方法。
  10. 【請求項１０】 前記誘電体層は、水素化シルセスキオキサン、パリレン、フッ化ポリイミドを
    含む群から選択された材料を堆積することによって設けられることを特徴とする
    請求項９に記載の方法。
  11. 【請求項１１】 前記ビアは、導体層を堆積することによって充填され、該導体層は、アルミニ
    ウム、銅およびタングステンを含む群から選択された金属を含むことを特徴とす
    る請求項１から請求項１０のいずれかに記載の方法。
JP2001567035A 2000-03-13 2001-03-05 半導体装置を製造する方法 Withdrawn JP2003526944A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP00201166 2000-03-13
EP00201166.6 2000-03-13
EP00201928.9 2000-05-31
EP00201928 2000-05-31
PCT/EP2001/002431 WO2001069672A1 (en) 2000-03-13 2001-03-05 A method of manufacturing a semiconductor device

Publications (1)

Publication Number Publication Date
JP2003526944A true JP2003526944A (ja) 2003-09-09

Family

ID=26072070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001567035A Withdrawn JP2003526944A (ja) 2000-03-13 2001-03-05 半導体装置を製造する方法

Country Status (6)

Country Link
US (1) US6939812B2 (ja)
EP (1) EP1183724A1 (ja)
JP (1) JP2003526944A (ja)
KR (1) KR100772736B1 (ja)
TW (1) TWI278034B (ja)
WO (1) WO2001069672A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228584A (ja) * 2003-01-24 2004-08-12 Texas Instruments Inc 集積回路のコンタクトを形成する方法
KR101786222B1 (ko) 2015-06-26 2017-10-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전도성 라인 위의 에칭 중단 층을 갖는 상호 접속 구조체

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465761B1 (ko) * 2002-06-17 2005-01-13 삼성전자주식회사 탄탈륨 질화막을 포함하는 반도체 배선 구조 및 그 형성방법
JP2003324201A (ja) * 2002-02-26 2003-11-14 Hitachi Ltd 薄膜トランジスタ及びそれを用いた表示装置
DE10305365B4 (de) * 2003-02-10 2005-02-10 Infineon Technologies Ag Verfahren und Anordnung zum Kontaktieren von Anschlüssen eines Bipolartransistors
US7100216B2 (en) * 2003-10-15 2006-09-05 Impact Innovative Products, Llc Garment with energy dissipating conformable padding
US7329953B2 (en) * 2003-10-29 2008-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for reducing leakage currents and high contact resistance for embedded memory and method for making same
KR100514166B1 (ko) * 2004-01-20 2005-09-13 삼성전자주식회사 상보형 반도체 소자 형성방법
US7132299B2 (en) * 2004-02-27 2006-11-07 Micron Technology, Inc. Method of forming a magnetic random access memory structure
JP4447419B2 (ja) * 2004-09-29 2010-04-07 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7655973B2 (en) 2005-10-31 2010-02-02 Micron Technology, Inc. Recessed channel negative differential resistance-based memory cell
KR20090048178A (ko) * 2007-11-09 2009-05-13 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
KR20100112669A (ko) * 2009-04-10 2010-10-20 삼성전자주식회사 반도체 소자 및 이의 제조방법
US11189662B2 (en) 2018-08-13 2021-11-30 Micron Technology Memory cell stack and via formation for a memory device
US11373695B2 (en) * 2019-12-18 2022-06-28 Micron Technology, Inc. Memory accessing with auto-precharge
US11430950B2 (en) 2020-03-27 2022-08-30 Micron Technology, Inc. Low resistance via contacts in a memory device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451543A (en) * 1994-04-25 1995-09-19 Motorola, Inc. Straight sidewall profile contact opening to underlying interconnect and method for making the same
US5818071A (en) * 1995-02-02 1998-10-06 Dow Corning Corporation Silicon carbide metal diffusion barrier layer
US5641712A (en) * 1995-08-07 1997-06-24 Motorola, Inc. Method and structure for reducing capacitance between interconnect lines
TW308719B (ja) * 1995-10-23 1997-06-21 Dow Corning
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
US6190966B1 (en) * 1997-03-25 2001-02-20 Vantis Corporation Process for fabricating semiconductor memory device with high data retention including silicon nitride etch stop layer formed at high temperature with low hydrogen ion concentration
JP3383807B2 (ja) * 1997-05-16 2003-03-10 松下電器産業株式会社 半導体装置の製造方法
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US20030089992A1 (en) * 1998-10-01 2003-05-15 Sudha Rathi Silicon carbide deposition for use as a barrier layer and an etch stop
US6713346B2 (en) * 1999-03-01 2004-03-30 Micron Technology, Inc. Methods of forming a line of flash memory cells
US6821571B2 (en) * 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
US6593632B1 (en) * 1999-08-17 2003-07-15 Advanced Micro Devices, Inc. Interconnect methodology employing a low dielectric constant etch stop layer
US6413854B1 (en) * 1999-08-24 2002-07-02 International Business Machines Corp. Method to build multi level structure
US6159845A (en) * 1999-09-11 2000-12-12 United Microelectronics Corp. Method for manufacturing dielectric layer
US6348379B1 (en) * 2000-02-11 2002-02-19 Advanced Micro Devices, Inc. Method of forming self-aligned contacts using consumable spacers
US6426249B1 (en) * 2000-03-16 2002-07-30 International Business Machines Corporation Buried metal dual damascene plate capacitor
US6362094B1 (en) * 2000-08-16 2002-03-26 Agere Systems Guardian Corp. Hydrogenated silicon carbide as a liner for self-aligning contact vias

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228584A (ja) * 2003-01-24 2004-08-12 Texas Instruments Inc 集積回路のコンタクトを形成する方法
KR101786222B1 (ko) 2015-06-26 2017-10-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전도성 라인 위의 에칭 중단 층을 갖는 상호 접속 구조체

Also Published As

Publication number Publication date
WO2001069672A1 (en) 2001-09-20
EP1183724A1 (en) 2002-03-06
TWI278034B (en) 2007-04-01
KR20020010650A (ko) 2002-02-04
KR100772736B1 (ko) 2007-11-01
US20010046784A1 (en) 2001-11-29
US6939812B2 (en) 2005-09-06

Similar Documents

Publication Publication Date Title
JP3870031B2 (ja) キャパシタ構造およびその製造方法
US5055423A (en) Planarized selective tungsten metallization system
US5529953A (en) Method of forming studs and interconnects in a multi-layered semiconductor device
JP4903345B2 (ja) 半導体素子の金属配線層形成方法
US6309955B1 (en) Method for using a CVD organic barc as a hard mask during via etch
US20010014525A1 (en) Process for forming trenches and contacts during the formation of a semiconductor memory device
JP2003526944A (ja) 半導体装置を製造する方法
JP5334616B2 (ja) 相互接続を作製するための方法
US5155064A (en) Fabrication method of a semiconductor device having a planarized surface
EP1064674A2 (en) A method of manufacturing an electronic device comprising two layers of organic-containing material
JPH0754809B2 (ja) 集積回路の接点孔への相互接続線の自動位置決め方法
JPH11168105A (ja) 半導体集積回路の製造方法
JP2009135518A (ja) 相互接続の製造方法
JPH05283362A (ja) 多層配線の形成方法
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
US7659196B2 (en) Soluble hard mask for interlayer dielectric patterning
US6350682B1 (en) Method of fabricating dual damascene structure using a hard mask
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
US6528428B1 (en) Method of forming dual damascene structure
JP2003179139A (ja) ポリマー内でのビア形成
JPH10116904A (ja) 半導体装置の製造方法
US5633207A (en) Method of forming a wiring layer for a semiconductor device
KR100909174B1 (ko) 듀얼 다마신 패턴 형성 방법
JP3282607B2 (ja) 半導体装置の製造方法
JPH10116903A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080303

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080612

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090911