JP2003324201A - 薄膜トランジスタ及びそれを用いた表示装置 - Google Patents
薄膜トランジスタ及びそれを用いた表示装置Info
- Publication number
- JP2003324201A JP2003324201A JP2002139411A JP2002139411A JP2003324201A JP 2003324201 A JP2003324201 A JP 2003324201A JP 2002139411 A JP2002139411 A JP 2002139411A JP 2002139411 A JP2002139411 A JP 2002139411A JP 2003324201 A JP2003324201 A JP 2003324201A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- thin film
- display device
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 73
- 239000010408 film Substances 0.000 claims abstract description 211
- 150000001875 compounds Chemical class 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims abstract description 19
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims abstract description 7
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 43
- 239000010410 layer Substances 0.000 claims description 24
- 239000011229 interlayer Substances 0.000 claims description 20
- 239000011148 porous material Substances 0.000 claims description 18
- 239000004973 liquid crystal related substance Substances 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 239000007769 metal material Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 3
- 239000011521 glass Substances 0.000 description 20
- 238000000034 method Methods 0.000 description 20
- 239000002585 base Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 8
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 239000012299 nitrogen atmosphere Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- NTIZESTWPVYFNL-UHFFFAOYSA-N Methyl isobutyl ketone Chemical compound CC(C)CC(C)=O NTIZESTWPVYFNL-UHFFFAOYSA-N 0.000 description 6
- UIHCLUNTQKBZGK-UHFFFAOYSA-N Methyl isobutyl ketone Natural products CCC(C)C(C)=O UIHCLUNTQKBZGK-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229940043265 methyl isobutyl ketone Drugs 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910002808 Si–O–Si Inorganic materials 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007715 excimer laser crystallization Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101150072233 RR29 gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】多結晶シリコンを主体とする薄膜トランジスタ
の動作速度向上及びそれを備えた表示装置を提供する。 【解決手段】薄膜トランジスタを構成する絶縁膜が、Hy
drogen Silsesquioxane化合物、あるいは、Methyl Si
lsesquioxane化合物を主成分とする塗布膜を加熱して得
られた絶縁膜であって、その絶縁膜中に主たる径が４ｎ
ｍ以下の空孔を有するようにすることによって、絶縁膜
の比誘電率を低下させることができ、その結果として、
薄膜トランジスタの動作速度の向上を図ることを可能に
する。
の動作速度向上及びそれを備えた表示装置を提供する。 【解決手段】薄膜トランジスタを構成する絶縁膜が、Hy
drogen Silsesquioxane化合物、あるいは、Methyl Si
lsesquioxane化合物を主成分とする塗布膜を加熱して得
られた絶縁膜であって、その絶縁膜中に主たる径が４ｎ
ｍ以下の空孔を有するようにすることによって、絶縁膜
の比誘電率を低下させることができ、その結果として、
薄膜トランジスタの動作速度の向上を図ることを可能に
する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
に係り、特にガラス基板やシリコン基板等の絶縁性基板
上に画素のスイッチング素子や駆動回路を構成するため
の薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓ
ｉｓｔｏｒ：以下ＴＦＴと称す）と、その薄膜トランジ
スタを備えた液晶表示装置及び自発光型表示装置に関す
る。
に係り、特にガラス基板やシリコン基板等の絶縁性基板
上に画素のスイッチング素子や駆動回路を構成するため
の薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓ
ｉｓｔｏｒ：以下ＴＦＴと称す）と、その薄膜トランジ
スタを備えた液晶表示装置及び自発光型表示装置に関す
る。
【０００２】
【従来の技術】ＴＦＴは、アクティブマトリックス方式
の液晶表示装置において、画素のスイッチング素子や駆
動回路などのトランジスタとして用いられている。ま
た、最近、自発光表示装置として注目されている有機Ｅ
Ｌ素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎ
ｇ Ｄｉｏｄｅ（ＯＬＥＤ）Ｄｉｓｐｌａｙ）において
も、画素のスイッチング素子や駆動回路などのトランジ
スタとして用いられている。従来のＴＦＴでは、非晶質
シリコン（Ａｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ：以下
ａ−Ｓｉと称す）をトランジスタ用材料として用いる場
合が多く、この場合はキャリア移動度が小さいためにス
イッチング速度が低く、画素の駆動用ＬＳＩを別途基板
周辺に実装する必要があった。
の液晶表示装置において、画素のスイッチング素子や駆
動回路などのトランジスタとして用いられている。ま
た、最近、自発光表示装置として注目されている有機Ｅ
Ｌ素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎ
ｇ Ｄｉｏｄｅ（ＯＬＥＤ）Ｄｉｓｐｌａｙ）において
も、画素のスイッチング素子や駆動回路などのトランジ
スタとして用いられている。従来のＴＦＴでは、非晶質
シリコン（Ａｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ：以下
ａ−Ｓｉと称す）をトランジスタ用材料として用いる場
合が多く、この場合はキャリア移動度が小さいためにス
イッチング速度が低く、画素の駆動用ＬＳＩを別途基板
周辺に実装する必要があった。
【０００３】これに対して、特開平５−１４５０７４号
公報に記載のように、キャリア移動度が大きい多結晶シ
リコン（Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃ
ｏｎ：以下ｐ−Ｓｉと称す）をトランジスタ用材料とし
て用いるＴＦＴ素子の開発が進んでいる。この場合、ス
イッチング速度が大きいために、トランジスタ素子の微
細化が可能であり、また、駆動回路もＴＦＴ素子と同一
の基板上に一体形成することが可能となり、製造工程の
低減、部品点数の低減等による製造コストの削減が図
れ、高精細で低コストのＴＦＴ基板を製造することが可
能となる。
公報に記載のように、キャリア移動度が大きい多結晶シ
リコン（Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃ
ｏｎ：以下ｐ−Ｓｉと称す）をトランジスタ用材料とし
て用いるＴＦＴ素子の開発が進んでいる。この場合、ス
イッチング速度が大きいために、トランジスタ素子の微
細化が可能であり、また、駆動回路もＴＦＴ素子と同一
の基板上に一体形成することが可能となり、製造工程の
低減、部品点数の低減等による製造コストの削減が図
れ、高精細で低コストのＴＦＴ基板を製造することが可
能となる。
【０００４】また、ｐ−ＳｉのＴＦＴ製造方法では、低
温ｐｏｌｙ−ＳｉＴＦＴと称して、エキシマーレーザー
を用いて結晶化を行うことでプロセス温度を４５０℃以
下で実現し、石英と比べて耐熱性の低いガラス基板上に
もｐ−ＳｉのＴＦＴ素子を形成する低温プロセスのエキ
シマレーザー結晶化技術が主流となっている。そして更
に、レーザーを用いた結晶化においてキャリア移動度を
大きくするための開発も行われている。
温ｐｏｌｙ−ＳｉＴＦＴと称して、エキシマーレーザー
を用いて結晶化を行うことでプロセス温度を４５０℃以
下で実現し、石英と比べて耐熱性の低いガラス基板上に
もｐ−ＳｉのＴＦＴ素子を形成する低温プロセスのエキ
シマレーザー結晶化技術が主流となっている。そして更
に、レーザーを用いた結晶化においてキャリア移動度を
大きくするための開発も行われている。
【０００５】低温ｐｏｌｙ−Ｓｉ ＴＦＴでは、画素駆
動用のトランジスタや駆動回路を同一の基板上に一体形
成するだけでなく、ＤＡＣ（Ｄｉｇｉｔａｌ Ａｎａｌ
ｏｇｕｅ Ｃｏｎｖｅｒｔｅｒ）回路を基板上に内蔵す
ることや、画素情報を記憶するメモリ回路を画素領域に
内蔵することで、より高機能で、高性能の表示装置の開
発が進められている（Kanzaki, K. : Poly-Si TFT Tech
nology for System onGlass: AM-LCD 01 Digest techni
cal papers, p.p.71-74(2001)）。
動用のトランジスタや駆動回路を同一の基板上に一体形
成するだけでなく、ＤＡＣ（Ｄｉｇｉｔａｌ Ａｎａｌ
ｏｇｕｅ Ｃｏｎｖｅｒｔｅｒ）回路を基板上に内蔵す
ることや、画素情報を記憶するメモリ回路を画素領域に
内蔵することで、より高機能で、高性能の表示装置の開
発が進められている（Kanzaki, K. : Poly-Si TFT Tech
nology for System onGlass: AM-LCD 01 Digest techni
cal papers, p.p.71-74(2001)）。
【０００６】
【発明が解決しようとする課題】従来の低温ｐｏｌｙ−
Ｓｉ薄膜トランジスタにおいて、以下の問題がある。即
ち、アクティブマトリックス方式の表示装置として性能
を高めるには、ｐ−Ｓｉ結晶化の改善によるスイッチン
グ速度の向上だけでなく、内蔵した駆動回路等を含めた
ＴＦＴ回路そのものの動作速度向上も必要となる。
Ｓｉ薄膜トランジスタにおいて、以下の問題がある。即
ち、アクティブマトリックス方式の表示装置として性能
を高めるには、ｐ−Ｓｉ結晶化の改善によるスイッチン
グ速度の向上だけでなく、内蔵した駆動回路等を含めた
ＴＦＴ回路そのものの動作速度向上も必要となる。
【０００７】ＴＦＴ回路の動作速度を向上させる方法の
ひとつとして、ＴＦＴ素子構造の最適化及びその結晶性
の改善、ＴＦＴ回路を構成する配線抵抗の低減や配線間
の寄生容量の低減が挙げられる。何れにしても、ＴＦＴ
回路を構成する部材、例えば配線や絶縁膜の形成方法も
改善しながら、性能向上を達成する必要が生じる。
ひとつとして、ＴＦＴ素子構造の最適化及びその結晶性
の改善、ＴＦＴ回路を構成する配線抵抗の低減や配線間
の寄生容量の低減が挙げられる。何れにしても、ＴＦＴ
回路を構成する部材、例えば配線や絶縁膜の形成方法も
改善しながら、性能向上を達成する必要が生じる。
【０００８】本発明は、上記した諸問題を解決し、ガラ
ス基板やシリコン基板等の絶縁基板上に、高性能な画素
駆動用素子や駆動回路を構成する薄膜トランジスタと、
それを備えた高性能な液晶表示装置や自発光型表示装置
を提供することである。
ス基板やシリコン基板等の絶縁基板上に、高性能な画素
駆動用素子や駆動回路を構成する薄膜トランジスタと、
それを備えた高性能な液晶表示装置や自発光型表示装置
を提供することである。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、薄膜トランジスタを構成する絶縁膜材
料の比誘電率を下げることで、配線間容量を低減し、薄
膜トランジスタの駆動速度向上を図ることを検討した。
本発明では、薄膜トランジスタを形成する絶縁膜として
は、ｐｏｌｙ−Ｓｉ膜の下層に形成される下地絶縁膜、
ゲート絶縁膜、配線層間絶縁膜、表面保護膜（Ｐａｓｓ
ｉｖａｔｉｏｎ膜）がある。１例として、図１にｐ−Ｍ
ＯＳ型のＴＦＴを示すが、図１中の下地絶縁膜２、ゲー
ト絶縁膜６、層間絶縁膜８、表面保護膜１１等の絶縁膜
層が該当する。
に、本発明では、薄膜トランジスタを構成する絶縁膜材
料の比誘電率を下げることで、配線間容量を低減し、薄
膜トランジスタの駆動速度向上を図ることを検討した。
本発明では、薄膜トランジスタを形成する絶縁膜として
は、ｐｏｌｙ−Ｓｉ膜の下層に形成される下地絶縁膜、
ゲート絶縁膜、配線層間絶縁膜、表面保護膜（Ｐａｓｓ
ｉｖａｔｉｏｎ膜）がある。１例として、図１にｐ−Ｍ
ＯＳ型のＴＦＴを示すが、図１中の下地絶縁膜２、ゲー
ト絶縁膜６、層間絶縁膜８、表面保護膜１１等の絶縁膜
層が該当する。
【００１０】従来、これらの絶縁膜としてＣＶＤ法で形
成されるシリコン酸化膜やシリコン窒化膜が用いられて
いるが、これら材料の比誘電率は最低でもシリコン酸化
膜の４という値である。ＣＶＤ法による成膜条件を変え
ることで形成される絶縁膜の比誘電率を下げることも可
能である。しかしながら、ＣＶＤ法による薄膜形成では
プラズマを用いる場合が主流であり、成膜時にプラズマ
が半導体層や配線層の極表層にダメージを与え、それが
トランジスタの性能に影響を及ぼすこともある。
成されるシリコン酸化膜やシリコン窒化膜が用いられて
いるが、これら材料の比誘電率は最低でもシリコン酸化
膜の４という値である。ＣＶＤ法による成膜条件を変え
ることで形成される絶縁膜の比誘電率を下げることも可
能である。しかしながら、ＣＶＤ法による薄膜形成では
プラズマを用いる場合が主流であり、成膜時にプラズマ
が半導体層や配線層の極表層にダメージを与え、それが
トランジスタの性能に影響を及ぼすこともある。
【００１１】一方、絶縁膜の比誘電率を下げる手段とし
て、ポリイミドなどの絶縁性有機ポリマを用いることが
ある。有機ポリマはその比誘電率が４未満であるので好
都合であるが、無機膜に比べて物理的に機械的強度が低
く、また吸湿性や透湿性が高いという欠点がある。ま
た、層間絶縁膜として利用する場合、素子構造の機械的
強度の低下及び吸湿水分による配線の腐食等、素子の信
頼性に問題が生じる。
て、ポリイミドなどの絶縁性有機ポリマを用いることが
ある。有機ポリマはその比誘電率が４未満であるので好
都合であるが、無機膜に比べて物理的に機械的強度が低
く、また吸湿性や透湿性が高いという欠点がある。ま
た、層間絶縁膜として利用する場合、素子構造の機械的
強度の低下及び吸湿水分による配線の腐食等、素子の信
頼性に問題が生じる。
【００１２】そこで、半導体層や配線層へのダメージを
防ぎながら、特に、絶縁膜を用いて絶縁膜の誘電率を下
げる方法を検討した。その結果、本発明では、基板上に
形成された半導体薄膜を備えた薄膜トランジスタを形成
する絶縁膜が比誘電率３．４以下の特性からなり、その
絶縁膜中に微小空孔を有し、ＳｉＯを主成分とする絶縁
膜を形成することにより、上述の課題を解決した。ここ
で言う絶縁膜とはガラス基板上の下地絶縁膜、ゲート絶
縁膜、層間絶縁膜、表面保護膜等である。また、絶縁膜
中に存在する空孔の径は０．０５ｎｍ以上４ｎｍ以下を
主とし、好ましくは０．０５ｎｍ以上１ｎｍ以下なるよ
うにした。
防ぎながら、特に、絶縁膜を用いて絶縁膜の誘電率を下
げる方法を検討した。その結果、本発明では、基板上に
形成された半導体薄膜を備えた薄膜トランジスタを形成
する絶縁膜が比誘電率３．４以下の特性からなり、その
絶縁膜中に微小空孔を有し、ＳｉＯを主成分とする絶縁
膜を形成することにより、上述の課題を解決した。ここ
で言う絶縁膜とはガラス基板上の下地絶縁膜、ゲート絶
縁膜、層間絶縁膜、表面保護膜等である。また、絶縁膜
中に存在する空孔の径は０．０５ｎｍ以上４ｎｍ以下を
主とし、好ましくは０．０５ｎｍ以上１ｎｍ以下なるよ
うにした。
【００１３】そして、上記した絶縁膜は、Hydrogen Si
lsesquioxane化合物、あるいは、Methyl Silsesquioxa
ne化合物を主成分とする塗布膜を加熱して形成されたＳ
ｉＯを主成分とする絶縁膜とした。Hydrogen Silsesqu
ioxane化合物を主成分とする塗布溶液は、一般式（ＨＳ
ｉＯ３／２）ｎで表される化合物をメチルイソブチルケ
トンなどの溶媒に溶解させたものである。この溶液を基
板に塗布し、１００〜２５０℃程度の温度で中間加熱し
たのち、窒素雰囲気中などの不活性雰囲気内にて３５０
〜４５０℃の温度で加熱することにより、Ｓｉ−Ｏ−Ｓ
ｉの結合がラダー構造的に形成され、最終的にＳｉＯを
主成分とする絶縁膜が形成される。
lsesquioxane化合物、あるいは、Methyl Silsesquioxa
ne化合物を主成分とする塗布膜を加熱して形成されたＳ
ｉＯを主成分とする絶縁膜とした。Hydrogen Silsesqu
ioxane化合物を主成分とする塗布溶液は、一般式（ＨＳ
ｉＯ３／２）ｎで表される化合物をメチルイソブチルケ
トンなどの溶媒に溶解させたものである。この溶液を基
板に塗布し、１００〜２５０℃程度の温度で中間加熱し
たのち、窒素雰囲気中などの不活性雰囲気内にて３５０
〜４５０℃の温度で加熱することにより、Ｓｉ−Ｏ−Ｓ
ｉの結合がラダー構造的に形成され、最終的にＳｉＯを
主成分とする絶縁膜が形成される。
【００１４】Methyl Silsesquioxane化合物を主成分と
する塗布溶液は、一般式（ＣＨ３ＳｉＯ３／２）ｎで表
される化合物をメチルイソブチルケトンなどの溶媒に溶
解させたものである。この溶液を基板に塗布し、１００
〜２５０℃程度の温度で中間加熱したのち、窒素雰囲気
中などの不活性雰囲気内にて３５０〜４５０℃の温度で
加熱することにより、Ｓｉ−Ｏ−Ｓｉの結合がラダー構
造的に形成され、最終的にＳｉＯを主成分とする絶縁膜
が形成される。
する塗布溶液は、一般式（ＣＨ３ＳｉＯ３／２）ｎで表
される化合物をメチルイソブチルケトンなどの溶媒に溶
解させたものである。この溶液を基板に塗布し、１００
〜２５０℃程度の温度で中間加熱したのち、窒素雰囲気
中などの不活性雰囲気内にて３５０〜４５０℃の温度で
加熱することにより、Ｓｉ−Ｏ−Ｓｉの結合がラダー構
造的に形成され、最終的にＳｉＯを主成分とする絶縁膜
が形成される。
【００１５】Hydrogen Silsesquioxane化合物、あるい
は、Methyl Silsesquioxane化合物を主成分とする塗布
膜を加熱して形成されたＳｉＯを主成分とする絶縁膜に
おいて、絶縁膜中に存在する空孔の径を制御する手法と
して、例えば、Silsesquioxane化合物溶液にメチルイソ
ブチルケトンなどの溶媒の他に、これら溶媒より熱分解
温度の高い成分を含有させ、膜中で本成分が分解した跡
が空孔として形成される手法が挙げられる。このような
手法では、熱分解温度の高い成分を種々選択すること
で、成膜温度により分解挙動が変化させることが可能
で、これにより空孔形成を制御することで、空孔径範囲
を選択的な範囲に収めることを可能とする。
は、Methyl Silsesquioxane化合物を主成分とする塗布
膜を加熱して形成されたＳｉＯを主成分とする絶縁膜に
おいて、絶縁膜中に存在する空孔の径を制御する手法と
して、例えば、Silsesquioxane化合物溶液にメチルイソ
ブチルケトンなどの溶媒の他に、これら溶媒より熱分解
温度の高い成分を含有させ、膜中で本成分が分解した跡
が空孔として形成される手法が挙げられる。このような
手法では、熱分解温度の高い成分を種々選択すること
で、成膜温度により分解挙動が変化させることが可能
で、これにより空孔形成を制御することで、空孔径範囲
を選択的な範囲に収めることを可能とする。
【００１６】薄膜トランジスタを形成する場合、絶縁膜
に開口を形成しなければならないが、上記した絶縁膜は
ＳｉＯを主成分とする膜であるため、従来のシリコン酸
化膜等の場合と同様に、エッチングガスを用いて開口を
形成することができる。従って、従来のシリコン酸化膜
エッチング装置をそのまま使うことができるという利点
もある。
に開口を形成しなければならないが、上記した絶縁膜は
ＳｉＯを主成分とする膜であるため、従来のシリコン酸
化膜等の場合と同様に、エッチングガスを用いて開口を
形成することができる。従って、従来のシリコン酸化膜
エッチング装置をそのまま使うことができるという利点
もある。
【００１７】絶縁膜形成用の溶液を塗布する方法として
は、回転塗布やスリット塗布、あるいは印刷方式が挙げ
られる。そして、絶縁膜はこの塗布膜を加熱して形成さ
れるため、高密度に微細な配線を形成した場合であって
もＣＶＤ法による絶縁膜と比較して、段差の被覆性が良
好であって、表面段差を解消できるという点で優位とな
る。
は、回転塗布やスリット塗布、あるいは印刷方式が挙げ
られる。そして、絶縁膜はこの塗布膜を加熱して形成さ
れるため、高密度に微細な配線を形成した場合であって
もＣＶＤ法による絶縁膜と比較して、段差の被覆性が良
好であって、表面段差を解消できるという点で優位とな
る。
【００１８】また、ＴＦＴの製造ラインにおいて、最近
では大形のガラス基板、例えば７３０×９３０ｍｍや１
０００×１２００ｍｍの基板を用いることが主流になり
つつある。これらの大形基板に対して、ＣＶＤ法を用い
て絶縁膜を形成する場合には大型の成膜装置を必要と
し、設備コストが素子コストに大きな影響を齎すことに
なる。これに対して、本発明では塗布・加熱方式で絶縁
膜を形成するため、設備コストの大幅な低減が可能であ
って、製造ラインの投資コスト、更には素子コストを抑
えると言う大きな効果が期待できる。
では大形のガラス基板、例えば７３０×９３０ｍｍや１
０００×１２００ｍｍの基板を用いることが主流になり
つつある。これらの大形基板に対して、ＣＶＤ法を用い
て絶縁膜を形成する場合には大型の成膜装置を必要と
し、設備コストが素子コストに大きな影響を齎すことに
なる。これに対して、本発明では塗布・加熱方式で絶縁
膜を形成するため、設備コストの大幅な低減が可能であ
って、製造ラインの投資コスト、更には素子コストを抑
えると言う大きな効果が期待できる。
【００１９】更に、本発明では、絶縁膜材料の加熱・形
成工程において、加熱温度の上限は３５０〜４００℃の
範囲が好ましく、通常のガラス基板上に多結晶シリコン
を主体とする薄膜トランジスタを４５０℃以下の低温度
で形成するというプロセスとの整合をとることが出来
る。
成工程において、加熱温度の上限は３５０〜４００℃の
範囲が好ましく、通常のガラス基板上に多結晶シリコン
を主体とする薄膜トランジスタを４５０℃以下の低温度
で形成するというプロセスとの整合をとることが出来
る。
【００２０】この時、絶縁膜中に微少な空孔を形成して
密度を低下させ、真空の比誘電率に近づけるという方法
を用いることによって、絶縁膜の比誘電率をシリコン酸
化膜の比誘電率より低下させることができる。特に、こ
の微小空孔の寸法や密度を制御することによって、任意
の比誘電率を有する絶縁膜を形成することが出来る。し
かしながら、微小空孔の径が大きくなると絶縁膜自身の
構造体としての機械的強度が低下する、あるいは絶縁膜
を流れるリーク電流が大きくなって絶縁膜としての特徴
である絶縁耐圧が低下する等の問題も新たに生じること
となり、絶縁膜中に含有させる空孔の大きさには、細心
の注意が必要である。
密度を低下させ、真空の比誘電率に近づけるという方法
を用いることによって、絶縁膜の比誘電率をシリコン酸
化膜の比誘電率より低下させることができる。特に、こ
の微小空孔の寸法や密度を制御することによって、任意
の比誘電率を有する絶縁膜を形成することが出来る。し
かしながら、微小空孔の径が大きくなると絶縁膜自身の
構造体としての機械的強度が低下する、あるいは絶縁膜
を流れるリーク電流が大きくなって絶縁膜としての特徴
である絶縁耐圧が低下する等の問題も新たに生じること
となり、絶縁膜中に含有させる空孔の大きさには、細心
の注意が必要である。
【００２１】そこで、本発明では、空孔径の範囲を制御
することで、絶縁膜の機械的強度や絶縁耐圧の低下を抑
制するようにした。空孔の径の範囲としては、主たる径
が５．０ｎｍ以下の範囲にあることが好ましい。このと
き、空孔の主たる径が１．０ｎｍ以下の範囲にある場
合、絶縁膜の比誘電率は４を大きく下回り、また、空孔
の主たる径が２．０ｎｍ以下の範囲にある場合や空孔の
密度が多くなると更に絶縁膜の比誘電率が低下し、その
値は３を大きく下回ることになる。
することで、絶縁膜の機械的強度や絶縁耐圧の低下を抑
制するようにした。空孔の径の範囲としては、主たる径
が５．０ｎｍ以下の範囲にあることが好ましい。このと
き、空孔の主たる径が１．０ｎｍ以下の範囲にある場
合、絶縁膜の比誘電率は４を大きく下回り、また、空孔
の主たる径が２．０ｎｍ以下の範囲にある場合や空孔の
密度が多くなると更に絶縁膜の比誘電率が低下し、その
値は３を大きく下回ることになる。
【００２２】更に、本発明では、配線抵抗を低減するた
め、配線材料がアルミニウムを主成分とする材料、また
はアルミニウムの抵抗率よりも小さい抵抗率を有する金
属材料を用いて薄膜トランジスタを形成した。アルミニ
ウムを主成分とする配線材料の例として、ＡＬ、Ａｌ−
１％Ｓｉ、Ａｌ−４％Ｃｕなどが挙げられる。絶縁膜の
形成温度が３５０〜４００℃の範囲において、上記した
配線を形成するときに問題となるヒロックスの発生を抑
えることができるので、高性能な特性を有する薄膜トラ
ンジスタを実現することが可能である。
め、配線材料がアルミニウムを主成分とする材料、また
はアルミニウムの抵抗率よりも小さい抵抗率を有する金
属材料を用いて薄膜トランジスタを形成した。アルミニ
ウムを主成分とする配線材料の例として、ＡＬ、Ａｌ−
１％Ｓｉ、Ａｌ−４％Ｃｕなどが挙げられる。絶縁膜の
形成温度が３５０〜４００℃の範囲において、上記した
配線を形成するときに問題となるヒロックスの発生を抑
えることができるので、高性能な特性を有する薄膜トラ
ンジスタを実現することが可能である。
【００２３】また、アルミニウム配線よりも配線抵抗の
低減が可能な材料として銅が挙げられる。本材料による
配線と上述の絶縁膜とを組み合わせることによって、よ
り高性能な特性を有する薄膜トランジスタを形成するこ
とができる。
低減が可能な材料として銅が挙げられる。本材料による
配線と上述の絶縁膜とを組み合わせることによって、よ
り高性能な特性を有する薄膜トランジスタを形成するこ
とができる。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。 （実施例１）図１は、本発明の実施例を説明するための
ｐ−ＭＯＳ型薄膜トランジスタの概略断面図である。先
ず、ｐ−ＭＯＳ型薄膜トランジスタの製造方法を説明す
る。無アルカリガラス基板１の上に、下地絶縁膜２と、
ａ−Ｓｉ膜を成膜した後、良く知られたエキシマーレー
ザー結晶化技術を用いてａ−Ｓｉ膜の必要な領域をポリ
シリコン膜とした後にパターン形成を行い、良く知られ
たイオンドーピングによる不純物注入技術を用いてソー
ス領域３、チャネル領域４、ドレイン領域５としたｐ型
半導体薄膜層を形成した。その後、ゲート絶縁膜６、ゲ
ート電極７、それらを被覆する層間絶縁膜８とをそれぞ
れ順次積層した後、ソース領域に設けられた開口を介し
て接続したソース電極９、ドレイン領域に設けた開口を
介して接続したドレイン電極１０、上記の素子表面を被
覆するPassivation膜１１を形成してｐ−ＭＯＳ型薄膜
トランジスタが完成する。
て図面を参照して説明する。 （実施例１）図１は、本発明の実施例を説明するための
ｐ−ＭＯＳ型薄膜トランジスタの概略断面図である。先
ず、ｐ−ＭＯＳ型薄膜トランジスタの製造方法を説明す
る。無アルカリガラス基板１の上に、下地絶縁膜２と、
ａ−Ｓｉ膜を成膜した後、良く知られたエキシマーレー
ザー結晶化技術を用いてａ−Ｓｉ膜の必要な領域をポリ
シリコン膜とした後にパターン形成を行い、良く知られ
たイオンドーピングによる不純物注入技術を用いてソー
ス領域３、チャネル領域４、ドレイン領域５としたｐ型
半導体薄膜層を形成した。その後、ゲート絶縁膜６、ゲ
ート電極７、それらを被覆する層間絶縁膜８とをそれぞ
れ順次積層した後、ソース領域に設けられた開口を介し
て接続したソース電極９、ドレイン領域に設けた開口を
介して接続したドレイン電極１０、上記の素子表面を被
覆するPassivation膜１１を形成してｐ−ＭＯＳ型薄膜
トランジスタが完成する。
【００２５】このとき、下地絶縁膜２、ゲート絶縁膜
６、層間絶縁膜８、Passivation膜１１の少なくとも一
層の形成は次の方法で行った。ここでは一例として、層
間絶縁膜の場合について説明する。即ち、Hydrogen Si
lsesquioxane化合物を主成分とするメチルイソブチルケ
トン溶液を、良く知られた塗布方法を用いて半導体薄膜
の上に形成した後、窒素雰囲気中２００℃で３０分間の
加熱を行った。そして更に、窒素雰囲気中４００℃で３
０分間加熱することによって、Ｓｉ−Ｏ−Ｓｉ結合がラ
ダー構造的に形成され、最終的にはＳｉＯを主成分とす
る絶縁膜になるようにした。
６、層間絶縁膜８、Passivation膜１１の少なくとも一
層の形成は次の方法で行った。ここでは一例として、層
間絶縁膜の場合について説明する。即ち、Hydrogen Si
lsesquioxane化合物を主成分とするメチルイソブチルケ
トン溶液を、良く知られた塗布方法を用いて半導体薄膜
の上に形成した後、窒素雰囲気中２００℃で３０分間の
加熱を行った。そして更に、窒素雰囲気中４００℃で３
０分間加熱することによって、Ｓｉ−Ｏ−Ｓｉ結合がラ
ダー構造的に形成され、最終的にはＳｉＯを主成分とす
る絶縁膜になるようにした。
【００２６】（実施例２）図２は、第２の実施例を説明
するためのｎ−ＭＯＳ型薄膜トランジスタを表わす概略
断面図である。図２において、ｎ−ＭＯＳ型薄膜トラン
ジスタは次の工程を経て形成される。即ち、無アルカリ
ガラス基板１の上に下地絶縁膜２とａ−Ｓｉ膜を成膜し
た後、エキシマーレーザー結晶化技術を用いてａ−Ｓｉ
膜の少なくとも一部の領域をポリシリコン膜とした。そ
の後にポリシリコン膜にパターン形成を行い、イオンド
ーピングによる不純物注入技術を用いてソース領域３、
チャネル領域４、ドレイン領域５、低濃度ドレイン領域
（ＬＤＤ領域）１２，１３を備えたｎ型半導体薄膜層を
形成した。そして、ｎ型半導体薄膜層の上方にゲート絶
縁膜６、ゲート電極７、それらを被覆する層間絶縁膜８
を形成した後、ソース領域に設けた開口を介して接続し
たソース電極９と、ドレイン領域に設けた開口を介して
接続したドレイン電極１０と、上記の素子表面を被覆す
るPassivation膜１１を形成して、ｎ−ＭＯＳ型薄膜ト
ランジスタが完成する。
するためのｎ−ＭＯＳ型薄膜トランジスタを表わす概略
断面図である。図２において、ｎ−ＭＯＳ型薄膜トラン
ジスタは次の工程を経て形成される。即ち、無アルカリ
ガラス基板１の上に下地絶縁膜２とａ−Ｓｉ膜を成膜し
た後、エキシマーレーザー結晶化技術を用いてａ−Ｓｉ
膜の少なくとも一部の領域をポリシリコン膜とした。そ
の後にポリシリコン膜にパターン形成を行い、イオンド
ーピングによる不純物注入技術を用いてソース領域３、
チャネル領域４、ドレイン領域５、低濃度ドレイン領域
（ＬＤＤ領域）１２，１３を備えたｎ型半導体薄膜層を
形成した。そして、ｎ型半導体薄膜層の上方にゲート絶
縁膜６、ゲート電極７、それらを被覆する層間絶縁膜８
を形成した後、ソース領域に設けた開口を介して接続し
たソース電極９と、ドレイン領域に設けた開口を介して
接続したドレイン電極１０と、上記の素子表面を被覆す
るPassivation膜１１を形成して、ｎ−ＭＯＳ型薄膜ト
ランジスタが完成する。
【００２７】このとき、下地絶縁膜２、ゲート絶縁膜
６、層間絶縁膜８、Passivation膜１１の少なくとも一
層は、Hydrogen Silsesquioxane化合物を主成分とする
メチルイソブチルケトン溶液を塗布した後、窒素雰囲気
中２００℃で３０分間の加熱処理、及び更に窒素雰囲気
中４００℃で３０分間の加熱処理を行い、Ｓｉ−Ｏ−Ｓ
ｉ結合がラダー構造的に形成されたＳｉＯを主成分とす
る絶縁膜を用いた。図２において、この絶縁膜を層間絶
縁膜８に用いた。
６、層間絶縁膜８、Passivation膜１１の少なくとも一
層は、Hydrogen Silsesquioxane化合物を主成分とする
メチルイソブチルケトン溶液を塗布した後、窒素雰囲気
中２００℃で３０分間の加熱処理、及び更に窒素雰囲気
中４００℃で３０分間の加熱処理を行い、Ｓｉ−Ｏ−Ｓ
ｉ結合がラダー構造的に形成されたＳｉＯを主成分とす
る絶縁膜を用いた。図２において、この絶縁膜を層間絶
縁膜８に用いた。
【００２８】上記で説明した実施例１及び２において用
いた絶縁膜は、比誘電率が３．４以下、好ましくは３．
０であって、絶縁膜中に空孔を有するものある。その空
孔の主たる径は５．０ｎｍ以下の範囲にあり、特に１．
０ｎｍ以下の範囲にある。空孔の径に関するその分布を
図３に示す。空孔径分布の測定は、理学電機（株）製Ｘ
線薄膜構造解析装置ＡＴＸ−Ｇを用いて行った。以下
に、その測定結果を示す。
いた絶縁膜は、比誘電率が３．４以下、好ましくは３．
０であって、絶縁膜中に空孔を有するものある。その空
孔の主たる径は５．０ｎｍ以下の範囲にあり、特に１．
０ｎｍ以下の範囲にある。空孔の径に関するその分布を
図３に示す。空孔径分布の測定は、理学電機（株）製Ｘ
線薄膜構造解析装置ＡＴＸ−Ｇを用いて行った。以下
に、その測定結果を示す。
【００２９】先ず、基板上にHydrogen Silsesquioxane
化合物を主成分とするメチルイソブチルケトン溶液を塗
布した後、窒素雰囲気中２００℃で３０分間の加熱処理
を行い、更に窒素雰囲気中４００℃で３０分間の加熱処
理を行い、Ｓｉ−Ｏ−Ｓｉ結合がラダー構造的に形成さ
れたＳｉＯを主成分とする絶縁膜を形成した。上記の絶
縁膜について、膜厚及び膜密度をＸ線反射率測定法を用
いて測定し、次いで散漫散乱Ｘ線成分を測定した。
化合物を主成分とするメチルイソブチルケトン溶液を塗
布した後、窒素雰囲気中２００℃で３０分間の加熱処理
を行い、更に窒素雰囲気中４００℃で３０分間の加熱処
理を行い、Ｓｉ−Ｏ−Ｓｉ結合がラダー構造的に形成さ
れたＳｉＯを主成分とする絶縁膜を形成した。上記の絶
縁膜について、膜厚及び膜密度をＸ線反射率測定法を用
いて測定し、次いで散漫散乱Ｘ線成分を測定した。
【００３０】散漫散乱測定データを基に、球状散乱体を
想定した散乱関数に基づく理論散乱強度と得られた測定
データとを比較して、散乱体、即ち空孔の径分布を算出
した。また、この絶縁膜について、０．７ｍｍ厚の５０
ｍｍ角ガラス基板に形成して、（株）日立製作所製のＵ
−４０００形分光光度計を用いて、リファレンスとなる
ガラス基板なしで、可視光領域である波長４００ｎｍか
ら８００ｎｍの範囲で分光透過率を測定した結果を図４
に示す。
想定した散乱関数に基づく理論散乱強度と得られた測定
データとを比較して、散乱体、即ち空孔の径分布を算出
した。また、この絶縁膜について、０．７ｍｍ厚の５０
ｍｍ角ガラス基板に形成して、（株）日立製作所製のＵ
−４０００形分光光度計を用いて、リファレンスとなる
ガラス基板なしで、可視光領域である波長４００ｎｍか
ら８００ｎｍの範囲で分光透過率を測定した結果を図４
に示す。
【００３１】光透過率は、波長４００ｎｍから８００ｎ
ｍの範囲で９０％以上を示し、短波長側で透過率が減衰
することなく、ほぼ一様に高い値を示しており、表示装
置に用いられる膜材料として十分な光透過性を有してい
る。図１あるいは図２における層間絶縁膜８として、図
３に示した空孔を内在した絶縁膜を用いた場合、従来の
ＣＶＤ法によるシリコン酸化膜を用いた場合に比較し
て、薄膜トランジスタの配線遅延時間が約２０％短縮す
ることが可能である。尚、ソース電極９とドレイン電極
１０はアルミ配線とした。
ｍの範囲で９０％以上を示し、短波長側で透過率が減衰
することなく、ほぼ一様に高い値を示しており、表示装
置に用いられる膜材料として十分な光透過性を有してい
る。図１あるいは図２における層間絶縁膜８として、図
３に示した空孔を内在した絶縁膜を用いた場合、従来の
ＣＶＤ法によるシリコン酸化膜を用いた場合に比較し
て、薄膜トランジスタの配線遅延時間が約２０％短縮す
ることが可能である。尚、ソース電極９とドレイン電極
１０はアルミ配線とした。
【００３２】（実施例３）第３の実施例は、Hydrogen
Silsesquioxane化合物を主成分とする塗布膜を加熱して
得られた絶縁膜を、図１または２における下地絶縁膜
２、層間絶縁膜８、Passivation膜１１に適用した場合
である。絶縁膜の形成方法は上記の実施例１，２の場合
と同様であるが、絶縁膜の比誘電率は２．５程度であ
り、その絶縁膜中に含有する空孔の主たる径は５．０ｎ
ｍ以下の範囲にあり、特に２．０ｎｍ以下の範囲にあ
る。実施例１及び２と同様に、理学電機（株）製Ｘ線薄
膜構造解析装置ＡＴＸ−Ｇを用いて行った空孔径分布の
測定結果を図５に示す。
Silsesquioxane化合物を主成分とする塗布膜を加熱して
得られた絶縁膜を、図１または２における下地絶縁膜
２、層間絶縁膜８、Passivation膜１１に適用した場合
である。絶縁膜の形成方法は上記の実施例１，２の場合
と同様であるが、絶縁膜の比誘電率は２．５程度であ
り、その絶縁膜中に含有する空孔の主たる径は５．０ｎ
ｍ以下の範囲にあり、特に２．０ｎｍ以下の範囲にあ
る。実施例１及び２と同様に、理学電機（株）製Ｘ線薄
膜構造解析装置ＡＴＸ−Ｇを用いて行った空孔径分布の
測定結果を図５に示す。
【００３３】実施例２の場合と同様に、上記した絶縁膜
を下地絶縁膜２、層間絶縁膜８、Passivation膜１１の
少なくとも一層に適用することによって、配線遅延時間
を約２５％短縮することが可能である。
を下地絶縁膜２、層間絶縁膜８、Passivation膜１１の
少なくとも一層に適用することによって、配線遅延時間
を約２５％短縮することが可能である。
【００３４】（実施例４）図６は、実施例１乃至３で説
明した薄膜トランジスタを用いた液晶表示装置の概略断
面図である。本実施例では、実施例１，２で形成したｐ
−ＭＯＳ型とｎ−ＭＯＳ型薄膜トランジスタからなる駆
動回路を、図７に示すように基板の周辺に配置させ、表
示領域２０に対して垂直ドライバ回路２１と水平ドライ
バ回路２２を構成するように同一ガラス基板２３上に一
体形成した。
明した薄膜トランジスタを用いた液晶表示装置の概略断
面図である。本実施例では、実施例１，２で形成したｐ
−ＭＯＳ型とｎ−ＭＯＳ型薄膜トランジスタからなる駆
動回路を、図７に示すように基板の周辺に配置させ、表
示領域２０に対して垂直ドライバ回路２１と水平ドライ
バ回路２２を構成するように同一ガラス基板２３上に一
体形成した。
【００３５】図６では、画素部の駆動トランジスタとし
て図２に示したｎ-ＭＯＳ型薄膜トランジスタのパッシ
ベーション膜１１の上に、パッシベーション膜１１に設
けられた開口部を介してドレイン電極１０に接続させる
ようにして画素を構成するＩＴＯ電極１４を形成した場
合を示している。液晶表示装置の構成は、薄膜トランジ
スタを形成したガラス基板１（図２のガラス基板１に対
応する）に対向するガラス基板１９上に、カラーフィル
タ層１８と、カラーフィルタ層１８上に形成された対向
するコモンＩＴＯ電極層１７、ＴＦＴ用ガラス基板１と
のギャップを制御するためのスペーサ１６と、スペーサ
により厚みが規定された液晶層１５を備えた構成であ
る。
て図２に示したｎ-ＭＯＳ型薄膜トランジスタのパッシ
ベーション膜１１の上に、パッシベーション膜１１に設
けられた開口部を介してドレイン電極１０に接続させる
ようにして画素を構成するＩＴＯ電極１４を形成した場
合を示している。液晶表示装置の構成は、薄膜トランジ
スタを形成したガラス基板１（図２のガラス基板１に対
応する）に対向するガラス基板１９上に、カラーフィル
タ層１８と、カラーフィルタ層１８上に形成された対向
するコモンＩＴＯ電極層１７、ＴＦＴ用ガラス基板１と
のギャップを制御するためのスペーサ１６と、スペーサ
により厚みが規定された液晶層１５を備えた構成であ
る。
【００３６】図６において、液晶を封入する際の基板周
辺部は図示していない。また、トップゲート型低温ｐｏ
ｌｙ−Ｓｉ薄膜トランジスタを用いた場合を例示した
が、本発明はこれらの実施例に限定されるものではな
い。
辺部は図示していない。また、トップゲート型低温ｐｏ
ｌｙ−Ｓｉ薄膜トランジスタを用いた場合を例示した
が、本発明はこれらの実施例に限定されるものではな
い。
【００３７】（実施例５）図８は、実施例１乃至３で説
明した薄膜トランジスタを用いた有機ＥＬ自発光表示装
置の概略断面図である。本実施例では、実施例１または
２で形成したｐ−ＭＯＳ型とｎ−ＭＯＳ型薄膜トランジ
スタからなる駆動回路を基板周辺に配置し、表示領域に
対して、垂直ドライバ回路と水平ドライバ回路とを同一
ガラス基板上に一体形成したものである。
明した薄膜トランジスタを用いた有機ＥＬ自発光表示装
置の概略断面図である。本実施例では、実施例１または
２で形成したｐ−ＭＯＳ型とｎ−ＭＯＳ型薄膜トランジ
スタからなる駆動回路を基板周辺に配置し、表示領域に
対して、垂直ドライバ回路と水平ドライバ回路とを同一
ガラス基板上に一体形成したものである。
【００３８】図８では、画素部を駆動させる薄膜トラン
ジスタとして図２に示したｎ−ＭＯＳ型薄膜トランジス
タを用い、そのパッシベーション膜１１に設けられた開
口部を介して画素のａｎｏｄｅ電極（ＩＴＯ電極）２４
を形成した後、各画素間で有機ＥＬ層２６を分離するた
めの分離用絶縁膜２５を形成した。ここでは、分離用絶
縁膜２５としポリイミド材料を用いた。次に、発光層と
なる有機ＥＬ層２６を形成し、その上部にcathode電極
２７を形成して、有機ＥＬ自発光表示装置が完成する。
ジスタとして図２に示したｎ−ＭＯＳ型薄膜トランジス
タを用い、そのパッシベーション膜１１に設けられた開
口部を介して画素のａｎｏｄｅ電極（ＩＴＯ電極）２４
を形成した後、各画素間で有機ＥＬ層２６を分離するた
めの分離用絶縁膜２５を形成した。ここでは、分離用絶
縁膜２５としポリイミド材料を用いた。次に、発光層と
なる有機ＥＬ層２６を形成し、その上部にcathode電極
２７を形成して、有機ＥＬ自発光表示装置が完成する。
【００３９】上記の実施例４及び５で述べた表示装置に
おいて、赤色、緑色、青色の画素を駆動させるために実
施例１乃至３で説明した薄膜トランジスタを用い、この
薄膜トランジスタを構成する絶縁膜、即ち、下地絶縁
膜、ゲート絶縁膜、層間絶縁膜、表面絶縁膜の少なくと
も一層に所定の径を有する空孔を内在させた絶縁膜を用
いることによって、薄膜トランジスタの浮遊容量の低減
を図ることが可能となり、その結果として薄膜トランジ
スタの駆動速度を向上させることが出来た。
おいて、赤色、緑色、青色の画素を駆動させるために実
施例１乃至３で説明した薄膜トランジスタを用い、この
薄膜トランジスタを構成する絶縁膜、即ち、下地絶縁
膜、ゲート絶縁膜、層間絶縁膜、表面絶縁膜の少なくと
も一層に所定の径を有する空孔を内在させた絶縁膜を用
いることによって、薄膜トランジスタの浮遊容量の低減
を図ることが可能となり、その結果として薄膜トランジ
スタの駆動速度を向上させることが出来た。
【００４０】
【発明の効果】以上で説明したように、径の分布範囲を
制御した微小空孔を有する比誘電率の低い絶縁膜を用い
ることで、薄膜トランジスタの性能向上を図ることが可
能である。また、上記の薄膜トランジスタを画素のスイ
ッチング素子や駆動回路に適用することによって、液晶
表示装置や自発光型表示装置の性能向上を図ることが可
能である。
制御した微小空孔を有する比誘電率の低い絶縁膜を用い
ることで、薄膜トランジスタの性能向上を図ることが可
能である。また、上記の薄膜トランジスタを画素のスイ
ッチング素子や駆動回路に適用することによって、液晶
表示装置や自発光型表示装置の性能向上を図ることが可
能である。
【図１】図１は、第１の実施例を説明するためのｐ−Ｍ
ＯＳ型薄膜トランジスタの断面図である。
ＯＳ型薄膜トランジスタの断面図である。
【図２】図２は、第２の実施例を説明するためのｎ−Ｍ
ＯＳ型薄膜トランジスタの断面図である。
ＯＳ型薄膜トランジスタの断面図である。
【図３】図３は、絶縁膜中に存在する空孔の径分布を説
明するための図である。
明するための図である。
【図４】図４は、図３に示す空孔を有する絶縁膜の分光
透過率を説明するための図である。
透過率を説明するための図である。
【図５】図５は、絶縁膜中に存在する空孔の径分布を説
明するための図である。
明するための図である。
【図６】図６は、第４の実施例を説明するための液晶表
示装置の断面図である。
示装置の断面図である。
【図７】図７は、ｐ−ＭＯＳ型とｎ−ＭＯＳ型薄膜トラ
ンジスタからなる垂直ドライバ回路と水平ドライバ回路
と同一ガラス基板上に一体形成した液晶表示装置の平面
図である。
ンジスタからなる垂直ドライバ回路と水平ドライバ回路
と同一ガラス基板上に一体形成した液晶表示装置の平面
図である。
【図８】図８は、第５の実施例を説明するための有機Ｅ
Ｌ自発光表示装置の断面図である。
Ｌ自発光表示装置の断面図である。
１…ガラス基板、２…下地絶縁膜、３…ソース領域、４
…チャネル領域、５…ドレイン領域、６…ゲート絶縁
膜、７…ゲート電極、８…層間絶縁膜、９…ソース電
極、１０…ドレイン電極、１１…Passivation膜、１
２、１３…低濃度不純物領域、１４…画素電極、１５…
液晶層、１６…スペーサ、１７…対向電極、１８…カラ
ーフィルタ層、１９…対向ガラス基板、２０…表示領
域、２１…垂直ドライバ回路領域、２２…水平ドライバ
回路領域、２３…ガラス基板、２４：画素anode電極、
２５：絶縁膜、２６：有機ＥＬ層（発光層）、２７：ca
thode電極
…チャネル領域、５…ドレイン領域、６…ゲート絶縁
膜、７…ゲート電極、８…層間絶縁膜、９…ソース電
極、１０…ドレイン電極、１１…Passivation膜、１
２、１３…低濃度不純物領域、１４…画素電極、１５…
液晶層、１６…スペーサ、１７…対向電極、１８…カラ
ーフィルタ層、１９…対向ガラス基板、２０…表示領
域、２１…垂直ドライバ回路領域、２２…水平ドライバ
回路領域、２３…ガラス基板、２４：画素anode電極、
２５：絶縁膜、２６：有機ＥＬ層（発光層）、２７：ca
thode電極
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/78 ６２６Ｃ
(72)発明者 尾形 潔
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所生産技術研究所内
(72)発明者 田村 太久夫
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所生産技術研究所内
(72)発明者 堀越 和彦
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所生産技術研究所内
Ｆターム(参考） 2H092 JA05 JA12 JA26 JA34 JA36
KA04 KA05 KB04 KB24 KB25
MA29 NA05
5F033 HH38 JJ01 JJ38 KK04 LL04
QQ09 QQ37 QQ74 QQ84 RR09
RR29 SS22 VV15 XX24
5F058 AA10 AC03 AF04 AG01 AH02
BA20 BC02 BF46 BH01 BH04
BJ02
5F110 AA02 AA03 BB02 CC02 DD02
DD13 FF02 FF05 FF27 GG02
GG13 HJ13 HL02 HL03 HL05
HL06 HM15 NN02 NN23 NN28
NN36 NN40 NN72 PP03
Claims (16)
- 【請求項１】基板の上方に絶縁膜と半導体薄膜とを備
え、前記絶縁膜がＳｉＯを含有する絶縁膜であって、か
つ該絶縁膜中に微小空孔を有し、前記絶縁膜の比誘電率
が３．４以下なることを特徴とする薄膜トランジスタ。 - 【請求項２】基板の上方に絶縁膜と半導体薄膜とを備
え、前記絶縁膜がＳｉＯを含有する絶縁膜であって、か
つ該絶縁膜中に０．０５ｎｍ以上４ｎｍ以下の径なる空
孔を主として含み、前記絶縁膜の比誘電率が３．４以下
なることを特徴とする薄膜トランジスタ。 - 【請求項３】基板の上方に絶縁膜と半導体薄膜とを備
え、前記絶縁膜がＳｉＯを含有する絶縁膜であって、か
つ該絶縁膜中に０．０５ｎｍ以上１ｎｍ以下の径なる空
孔を主として含み、前記絶縁膜の比誘電率が３．４以下
なることを特徴とする薄膜トランジスタ。 - 【請求項４】基板の上方に下地絶縁膜と、ゲート絶縁膜
と、半導体薄膜と、層間絶縁膜と、パッシベーション膜
とを備え、前記ゲート絶縁膜がＳｉＯを含有する絶縁膜
であって、該ゲート絶縁膜中に０．０５ｎｍ以上１ｎｍ
以下の径なる空孔を主として含み、前記ゲート絶縁膜の
比誘電率が３．４以下なり、かつ前記下地絶縁膜と前記
層間絶縁膜と前記パッシベーション膜の少なくとも一層
がＳｉＯを含有する絶縁膜であって、前記下地絶縁膜と
前記層間絶縁膜と前記パッシベーション膜の少なくとも
一層の絶縁膜中に０．０５ｎｍ以上４ｎｍ以下の径なる
空孔を主として含み、前記絶縁膜の比誘電率が３．４以
下なることを特徴とする薄膜トランジスタ。 - 【請求項５】前記絶縁膜が、Hydrogen Silsesquioxane
化合物、あるいはMethyl Silsesquioxane化合物を主成
分とする塗布膜を加熱して形成されてなる絶縁膜である
ことを特徴とする請求項１乃至４の何れかに記載の薄膜
トランジスタ。 - 【請求項６】前記半導体薄膜が非晶質シリコン膜を熱処
理することによって結晶粒を成長させてなる多結晶シリ
コン膜であることを特徴とする請求項１乃至４の何れか
に記載の薄膜トランジスタ。 - 【請求項７】薄膜トランジスタを備えた液晶表示装置で
あって、前記薄膜トランジスタを構成する絶縁膜がＳｉ
Ｏを含有する絶縁膜であって、かつ該絶縁膜中に微小空
孔を有し、前記絶縁膜の比誘電率が３．４以下なること
を特徴とする液晶表示装置。 - 【請求項８】前記絶縁膜が、基板の上方の設けられた下
地絶縁膜、ゲート絶縁膜、層間絶縁膜、パッシベーショ
ン膜の少なくとも一層であることを特徴とする請求項７
に記載の液晶表示装置。 - 【請求項９】前記絶縁膜がHydrogen Silsesquioxane化
合物、あるいは、Methyl Silsesquioxane化合物を主成
分とする塗布膜を加熱して形成されてなる絶縁膜である
ことを特徴とする請求項７に記載の液晶表示装置。 - 【請求項１０】前記半導体薄膜が非晶質シリコン膜を熱
処理することによって結晶粒を成長させてなる多結晶シ
リコン膜であることを特徴とする請求項７に記載の液晶
表示装置。 - 【請求項１１】前記薄膜トランジスタが、アルミニウム
または該アルミニウムよりも小さい抵抗率を有する金属
材料を用いた回路配線を備えてなることを特徴とする請
求項７に記載の液晶表示装置。 - 【請求項１２】薄膜トランジスタを備えた自発光型表示
装置であって、前記薄膜トランジスタを構成する絶縁膜
がＳｉＯを含有する絶縁膜であって、かつ該絶縁膜中に
微小空孔を有し、前記絶縁膜の比誘電率が３．４以下な
ることを特徴とする自発光型表示装置。 - 【請求項１３】前記絶縁膜が、基板の上方の設けられた
下地絶縁膜、ゲート絶縁膜、層間絶縁膜、パッシベーシ
ョン膜の少なくとも一層であることを特徴とする請求項
１２に記載の自発光型表示装置。 - 【請求項１４】前記絶縁膜がHydrogen Silsesquioxane
化合物、あるいはMethyl Silsesquioxane化合物を主成
分とする塗布膜を加熱して形成されてなる絶縁膜である
ことを特徴とする請求項１２に記載の自発光型表示装
置。 - 【請求項１５】前記半導体薄膜が非晶質シリコン膜を熱
処理することによって結晶粒を成長させてなる多結晶シ
リコン膜であることを特徴とする請求項１２に記載の自
発光型表示装置。 - 【請求項１６】前記薄膜トランジスタが、アルミニウム
または該アルミニウムよりも小さい抵抗率を有する金属
材料を用いた回路配線を備えてなることを特徴とする請
求項１２に記載の自発光型表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002139411A JP2003324201A (ja) | 2002-02-26 | 2002-05-15 | 薄膜トランジスタ及びそれを用いた表示装置 |
| TW091113257A TW560074B (en) | 2002-02-26 | 2002-06-18 | Thin film transistor and display apparatus with the same |
| KR10-2002-0042745A KR100480412B1 (ko) | 2002-02-26 | 2002-07-20 | 박막 트랜지스터 및 이를 구비한 디스플레이 장치 |
| US10/201,423 US20030160283A1 (en) | 2002-02-26 | 2002-07-22 | Thin film transistor and display apparatus with the same |
| CNB021301204A CN1241269C (zh) | 2002-02-26 | 2002-08-22 | 薄膜晶体管及具有该薄膜晶体管之显示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002-48945 | 2002-02-26 | ||
| JP2002048945 | 2002-02-26 | ||
| JP2002139411A JP2003324201A (ja) | 2002-02-26 | 2002-05-15 | 薄膜トランジスタ及びそれを用いた表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003324201A true JP2003324201A (ja) | 2003-11-14 |
Family
ID=27759702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002139411A Pending JP2003324201A (ja) | 2002-02-26 | 2002-05-15 | 薄膜トランジスタ及びそれを用いた表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20030160283A1 (ja) |
| JP (1) | JP2003324201A (ja) |
| KR (1) | KR100480412B1 (ja) |
| CN (1) | CN1241269C (ja) |
| TW (1) | TW560074B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005259965A (ja) * | 2004-03-11 | 2005-09-22 | Canon Inc | 有機半導体素子およびその製造方法 |
| JP2006024754A (ja) * | 2004-07-08 | 2006-01-26 | Advanced Lcd Technologies Development Center Co Ltd | 配線層の形成方法、配線層および薄膜トランジスタ |
| KR100627741B1 (ko) | 2004-01-19 | 2006-09-25 | 가부시키가이샤 히타치 디스프레이즈 | 유기 전계 발광 표시 장치와 그의 제조 방법 |
| JP2007114560A (ja) * | 2005-10-21 | 2007-05-10 | Hitachi Displays Ltd | 液晶表示装置及びこの液晶表示装置に使用できる絶縁膜 |
| JP2011133607A (ja) * | 2009-12-24 | 2011-07-07 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2013232451A (ja) * | 2012-04-27 | 2013-11-14 | Lg Display Co Ltd | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
| JP2015046631A (ja) * | 2009-09-04 | 2015-03-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7579224B2 (en) * | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| KR100713985B1 (ko) | 2005-05-16 | 2007-05-04 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 박막트랜지스터 제조방법 |
| US9431487B2 (en) * | 2013-01-11 | 2016-08-30 | International Business Machines Corporation | Graphene layer transfer |
| KR102104358B1 (ko) * | 2013-03-14 | 2020-05-29 | 엘지디스플레이 주식회사 | 박막 트랜지스터와 그 제조방법 및 표시장치 |
| CN103456739A (zh) | 2013-08-16 | 2013-12-18 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和显示装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019807A (en) * | 1984-07-25 | 1991-05-28 | Staplevision, Inc. | Display screen |
| JPH01235254A (ja) * | 1988-03-15 | 1989-09-20 | Nec Corp | 半導体装置及びその製造方法 |
| US5709958A (en) * | 1992-08-27 | 1998-01-20 | Kabushiki Kaisha Toshiba | Electronic parts |
| US6063714A (en) * | 1995-11-16 | 2000-05-16 | Texas Instruments Incorporated | Nanoporous dielectric thin film surface modification |
| US6294799B1 (en) * | 1995-11-27 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
| US5753559A (en) * | 1996-01-16 | 1998-05-19 | United Microelectronics Corporation | Method for growing hemispherical grain silicon |
| US5880018A (en) * | 1996-10-07 | 1999-03-09 | Motorola Inc. | Method for manufacturing a low dielectric constant inter-level integrated circuit structure |
| JP3435325B2 (ja) * | 1997-02-13 | 2003-08-11 | 株式会社東芝 | 低誘電率珪素酸化膜の形成方法 |
| JP4111569B2 (ja) * | 1997-08-22 | 2008-07-02 | エルジー．フィリップス エルシーデー カンパニー，リミテッド | 薄膜トランジスタ型液晶表示装置およびその製造方法 |
| JP4057127B2 (ja) * | 1998-02-19 | 2008-03-05 | セイコーエプソン株式会社 | アクティブマトリックス基板及びアクティブマトリックス基板の製造方法並びに液晶装置 |
| JP2000196099A (ja) * | 1998-12-28 | 2000-07-14 | Matsushita Electronics Industry Corp | 薄膜トランジスタおよびその製造方法 |
| JP2000269204A (ja) * | 1999-01-13 | 2000-09-29 | Hitachi Chem Co Ltd | 半導体装置 |
| JP3678065B2 (ja) * | 1999-08-19 | 2005-08-03 | 株式会社デンソー | 集積化フォトセンサ |
| WO2001069672A1 (en) * | 2000-03-13 | 2001-09-20 | Koninklijke Philips Electronics N.V. | A method of manufacturing a semiconductor device |
| US6576568B2 (en) * | 2000-04-04 | 2003-06-10 | Applied Materials, Inc. | Ionic additives for extreme low dielectric constant chemical formulations |
| KR20030073006A (ko) * | 2002-03-08 | 2003-09-19 | 삼성전자주식회사 | 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법 |
-
2002
- 2002-05-15 JP JP2002139411A patent/JP2003324201A/ja active Pending
- 2002-06-18 TW TW091113257A patent/TW560074B/zh not_active IP Right Cessation
- 2002-07-20 KR KR10-2002-0042745A patent/KR100480412B1/ko not_active IP Right Cessation
- 2002-07-22 US US10/201,423 patent/US20030160283A1/en not_active Abandoned
- 2002-08-22 CN CNB021301204A patent/CN1241269C/zh not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7830082B2 (en) | 2004-01-19 | 2010-11-09 | Hitachi Displays, Ltd. | Organic light emitting diode display with porous insulation film containing SiO |
| KR100627741B1 (ko) | 2004-01-19 | 2006-09-25 | 가부시키가이샤 히타치 디스프레이즈 | 유기 전계 발광 표시 장치와 그의 제조 방법 |
| US7301274B2 (en) | 2004-01-19 | 2007-11-27 | Hitachi Displays, Ltd. | Organic light emitting diode display with insulating film which contains SiO |
| JP2005259965A (ja) * | 2004-03-11 | 2005-09-22 | Canon Inc | 有機半導体素子およびその製造方法 |
| JP4652704B2 (ja) * | 2004-03-11 | 2011-03-16 | キヤノン株式会社 | 有機半導体素子 |
| JP2006024754A (ja) * | 2004-07-08 | 2006-01-26 | Advanced Lcd Technologies Development Center Co Ltd | 配線層の形成方法、配線層および薄膜トランジスタ |
| JP2007114560A (ja) * | 2005-10-21 | 2007-05-10 | Hitachi Displays Ltd | 液晶表示装置及びこの液晶表示装置に使用できる絶縁膜 |
| US7586554B2 (en) | 2005-10-21 | 2009-09-08 | Hitachi Displays, Ltd. | Liquid crystal display device and dielectric film usable in the liquid crystal display device |
| US7969520B2 (en) | 2005-10-21 | 2011-06-28 | Hitachi Displays, Ltd. | Liquid crystal display device and dielectric film usable in the liquid crystal display device |
| JP2015046631A (ja) * | 2009-09-04 | 2015-03-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9530806B2 (en) | 2009-09-04 | 2016-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US9768207B2 (en) | 2009-09-04 | 2017-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP2011133607A (ja) * | 2009-12-24 | 2011-07-07 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US9007540B2 (en) | 2009-12-24 | 2015-04-14 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2013232451A (ja) * | 2012-04-27 | 2013-11-14 | Lg Display Co Ltd | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1441501A (zh) | 2003-09-10 |
| TW560074B (en) | 2003-11-01 |
| CN1241269C (zh) | 2006-02-08 |
| US20030160283A1 (en) | 2003-08-28 |
| KR100480412B1 (ko) | 2005-04-06 |
| KR20030070807A (ko) | 2003-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100254600B1 (ko) | 반도체장치,그의 제조 방법,및 그를 포함하는 액정 표시 장치 | |
| US6677221B2 (en) | Semiconductor device and the fabricating method therefor | |
| US6617203B2 (en) | Flat panel display device and method of manufacturing the same | |
| KR100280171B1 (ko) | 비단결정반도체장치(박막트랜지스터)와 이것을 이용한 액정표시장치 및 그 제조방법 | |
| Stewart et al. | Polysilicon VGA active matrix OLED displays-technology and performance | |
| US6387738B2 (en) | Method for manufacturing a thin film transistor | |
| JP2001147446A (ja) | 液晶表示装置とその製造方法 | |
| JP2003324201A (ja) | 薄膜トランジスタ及びそれを用いた表示装置 | |
| KR101134989B1 (ko) | 어레이 기판의 제조방법 | |
| US7309625B2 (en) | Method for fabricating metal oxide semiconductor with lightly doped drain | |
| JPWO2006038351A1 (ja) | 結晶質半導体膜およびその製造方法 | |
| US20040106241A1 (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
| EP3241239B1 (en) | Method for manufacturing thin film transistor and related active layer for thin film transistor, thin film transistor, array substrate, and display apparatus | |
| US20050082537A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20040023446A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
| JP2005260168A (ja) | トランジスタを備えた装置およびその製造方法 | |
| US7160768B2 (en) | Method of manufacturing electronic device and method of manufacturing semiconductor device | |
| JP2000332254A (ja) | 薄膜トランジスタ装置 | |
| US8026535B2 (en) | Thin film transistor and organic electroluminescence display using the same | |
| CN102136488A (zh) | 有机发光二极管显示器及其制造方法 | |
| US20050037550A1 (en) | Thin film transistor using polysilicon and a method for manufacturing the same | |
| KR100349913B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| KR100856864B1 (ko) | 액정표시장치용 박막트랜지스터의 제조방법 및 그 제조방법에 따른 박막트랜지스터 | |
| JP3338756B2 (ja) | 半導体装置およびその製造方法 | |
| Hatalis et al. | VGA active-matrix OLED displays having the single polysilicon TFT pixel structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040622 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080415 |