JP2015046631A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2015046631A
JP2015046631A JP2014229045A JP2014229045A JP2015046631A JP 2015046631 A JP2015046631 A JP 2015046631A JP 2014229045 A JP2014229045 A JP 2014229045A JP 2014229045 A JP2014229045 A JP 2014229045A JP 2015046631 A JP2015046631 A JP 2015046631A
Authority
JP
Japan
Prior art keywords
layer
heat treatment
thin film
electrode layer
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014229045A
Other languages
English (en)
Other versions
JP5947862B2 (ja
Inventor
将志 津吹
Masashi Tsubuki
将志 津吹
修平 吉富
Shuhei Yoshitomi
修平 吉富
隆博 辻
Takahiro Tsuji
隆博 辻
みゆき 細羽
Miyuki Hosohane
みゆき 細羽
坂田　淳一郎
Junichiro Sakata
淳一郎 坂田
浩之 戸松
Hiroyuki Tomatsu
浩之 戸松
早川　昌彦
Masahiko Hayakawa
昌彦 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014229045A priority Critical patent/JP5947862B2/ja
Publication of JP2015046631A publication Critical patent/JP2015046631A/ja
Application granted granted Critical
Publication of JP5947862B2 publication Critical patent/JP5947862B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline

Abstract

【課題】酸化物半導体膜を用いる薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い
正のしきい値電圧でチャネルが形成される構造の作製方法を提供することを課題の一つと
する。
【解決手段】第１の熱処理によって脱水化または脱水素化させた酸化物半導体層を有する
、薄膜トランジスタを覆うように保護絶縁層を形成し、第１の熱処理より低い温度で、昇
温と降温を複数回繰り返す第２の熱処理を行うことによって、チャネル長に依存せず、酸
化物半導体層を有する薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい
値電圧でチャネルが形成される薄膜トランジスタを作製することができる。
【選択図】図１

Description

酸化物半導体を用いる半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用い
て薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩ
Ｃや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチン
グ素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いられ
ている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされ
る透明電極材料として用いられている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られ
ている（特許文献１及び特許文献２）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
アクティブマトリクス型の表示装置においては、回路を構成する薄膜トランジスタの電気
特性が重要であり、この電気特性が表示装置の性能を左右する。特に、薄膜トランジスタ
の電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くともし
きい値電圧値が高い、或いはしきい値電圧値がマイナスであると、回路として制御するこ
とが困難である。しきい値電圧値が高く、しきい値電圧の絶対値が大きい薄膜トランジス
タの場合には、駆動電圧が低い状態ではＴＦＴとしてのスイッチング機能を果たすことが
できず、負荷となる恐れがある。また、しきい値電圧値がマイナスであると、ゲート電圧
が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりや
すい。
ｎチャネル型の薄膜トランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャ
ネルが形成されて、ドレイン電流が流れ出すトランジスタが望ましい。駆動電圧を高くし
ないとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されて
ドレイン電流が流れるトランジスタは、回路に用いる薄膜トランジスタとしては不向きで
ある。
酸化物半導体膜を用いる薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしき
い値電圧でチャネルが形成される構造の作製方法を提供することを課題の一つとする。
また、薄膜トランジスタの高速化及び省電力化を図るに当たって、薄膜トランジスタのチ
ャネル長を短くすることが挙げられる。しかし、特にチャネル長の短い薄膜トランジスタ
では、しきい値電圧がマイナスにシフトしやすいといった所謂短チャネル効果の問題があ
る。
また、酸化物半導体膜を用いる薄膜トランジスタのしきい値電圧のバラツキを低減するこ
とも課題の一つとする。特に、液晶表示装置においては、個々の素子間でのバラツキが大
きい場合、そのしきい値電圧のバラツキに起因する表示むらが発生する恐れがある。
本明細書で開示する本発明の一態様は、第１の熱処理によって脱水化または脱水素化させ
た酸化物半導体層を有する、薄膜トランジスタを覆うように保護絶縁層を形成し、第１の
熱処理より低い温度で、昇温と降温を複数回繰り返す第２の熱処理を行うことを特徴とす
る半導体装置の作製方法である。
また、本明細書で開示する本発明の一態様は、第１の熱処理によって脱水化または脱水素
化させた酸化物半導体層を有する、薄膜トランジスタを覆うように保護絶縁層を形成し、
第１の熱処理より低い温度で、且つ第１の熱処理より長時間連続で第２の熱処理を行うこ
とを特徴とする半導体装置の作製方法である。
本明細書で開示する本発明の一態様は、絶縁表面を有する基板上に、ゲート電極層を形成
し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し
、酸化物半導体層を形成した後、第１の熱処理を行い、酸化物半導体層上に、ソース電極
層及びドレイン電極層を形成し、ゲート絶縁層、酸化物半導体層、ソース電極層及びドレ
イン電極層上に酸化物半導体層の一部と接する保護絶縁層を形成し、保護絶縁層を形成し
た後、昇温と降温を複数回繰り返す第２の熱処理を行い、第２の熱処理は、第１の熱処理
より低い温度で行うことを特徴とする半導体装置の作製方法である。
なお、酸化物半導体層のチャネル長は、２０μｍ以下であることが好ましい。また、第１
の熱処理は、窒素雰囲気または希ガス雰囲気下で行うことが好ましい。また、第１の熱処
理は、３５０℃以上７５０℃以下の温度で行うことが好ましい。また、第２の熱処理は、
大気雰囲気、酸素雰囲気、窒素雰囲気または希ガス雰囲気下で行うことが好ましい。また
、第２の熱処理は、１００℃以上３００℃以下の温度に昇温して行うことが好ましい。ま
た、第２の熱処理は、昇温後室温まで降温することが好ましい。また、第２の熱処理は、
昇温と降温との間に高温維持過程を有し、降温と昇温との間に低温維持過程を有し、高温
維持過程と低温維持過程は１分以上６０分以下とすることが好ましい。また、第２の熱処
理は、昇温と降温を３回乃至５０回繰り返すことが好ましい。
上記構成は、上記課題の少なくとも一つを解決する。
また、本明細書で開示する本発明の一態様は、絶縁表面を有する基板上に、ゲート電極層
を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を
形成し、酸化物半導体層を形成した後、第１の熱処理を行い、酸化物半導体層上に、ソー
ス電極層及びドレイン電極層を形成し、ゲート絶縁層、酸化物半導体層、ソース電極層及
びドレイン電極層上に酸化物半導体層の一部と接する保護絶縁層を形成した後、昇温後第
１の熱処理より長時間温度を保つ第２の熱処理を行い、第２の熱処理は、第１の熱処理よ
り低い温度で行うことを特徴とする半導体装置の作製方法である。
なお、酸化物半導体層のチャネル長は、２０μｍ以下であることが好ましい。また、第１
の熱処理は、窒素雰囲気または希ガス雰囲気下で行うことが好ましい。また、第１の熱処
理は、３５０℃以上７５０℃以下の温度で行うことが好ましい。また、第２の熱処理は、
大気雰囲気、酸素雰囲気、窒素雰囲気または希ガス雰囲気下で行うことが好ましい。また
、第２の熱処理は、１００℃以上３００℃以下の温度に昇温して行うことが好ましい。ま
た、第２の熱処理は、１時間以上５０時間以下行うことが好ましい。
本明細書中で用いる酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄
膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。ただ
し、ｍは必ずしも整数にはならない。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから
選ばれた一の金属元素または複数の金属元素を示す。例えばＭとして、Ｇａの場合がある
ことの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合が
ある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素
としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているもの
がある。本明細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸
化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系薄膜とも呼ぶ。
また、酸化物半導体層に適用する酸化物半導体として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−
Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓ
ｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ
−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を適用することができる。また上記酸化
物半導体層中に酸化珪素を含ませてもよい。酸化物半導体層に結晶化を阻害する酸化珪素
（ＳｉＯｘ（Ｘ＞０））を含ませることで、製造プロセス中において酸化物半導体層の形
成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。なお、酸化物
半導体層は非晶質な状態であることが好ましく、一部結晶化していてもよい。
また、加熱処理の条件または酸化物半導体層の材料によっては、酸化物半導体層が非晶質
な状態から微結晶膜または多結晶膜となる場合もある。微結晶膜または多結晶膜となる場
合であっても、ＴＦＴとしてスイッチング特性を得ることができる。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
第１の熱処理によって脱水化または脱水素化させた酸化物半導体層を有する、薄膜トラン
ジスタを覆うように保護絶縁層を形成し、第１の熱処理より低い温度で、昇温と降温を複
数回繰り返す第２の熱処理を行うことによって、チャネル長に依存せず、酸化物半導体層
を有する薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャ
ネルが形成される薄膜トランジスタを作製することができる。
本発明の一態様を示す作製工程の断面図である。 第２の熱処理の時間と温度の関係を示すグラフ。 本発明の一態様を示す半導体装置を説明する図である。 実施例１における第２の熱処理の時間と温度の関係を示すグラフ。 実施例１の薄膜トランジスタのしきい値電圧と移動度を示すグラフ。 実施例２の薄膜トランジスタの電流電圧特性を示すグラフ。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の画素等価回路を説明する図。 半導体装置を説明する図。 半導体装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図。 シフトレジスタの構成を示す回路図。 シフトレジスタの構成を説明する図及び動作を説明するタイミングチャート。 半導体装置を説明する図。 半導体装置を説明する図。 電子書籍の一例を示す外観図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯型のコンピュータ及び携帯電話機の一例を示す外観図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 第２の熱処理の時間と温度の関係を示すグラフ。 実施例３の薄膜トランジスタのしきい値電圧と移動度を示すグラフ。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
本実施の形態では、図１（Ｅ）に示す薄膜トランジスタ４６１の作製方法の一形態につい
て、薄膜トランジスタ作製工程の断面図である図１（Ａ）乃至図１（Ｅ）を用いて説明す
る。ここで、図１（Ｅ）に示す薄膜トランジスタ４６１は、チャネルエッチ型と呼ばれる
ボトムゲート構造の一つである。
まず、絶縁表面を有する基板である基板４００上に、フォトマスクを用いてフォトリソグ
ラフィ工程によりゲート電極層４０１を設ける。なお、レジストマスクをインクジェット
法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使
用しないため、製造コストを低減できる。
基板４００としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のもの
を用いると良い。また、基板４００としてガラス基板を用いる場合には、例えば、アルミ
ノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラ
ス材料が用いられている。なお、ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませ
ることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含
むガラス基板を用いることが好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英ガラス基板、石英基板、サファ
イア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いるこ
とができる。
また、下地膜となる絶縁膜を基板４００とゲート電極層４０１の間に設けてもよい。下地
膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素
膜、窒化酸化珪素膜、または酸化窒化珪素膜から選ばれた一または複数の膜による積層構
造により形成することができる。
ゲート電極層４０１としては、金属導電膜を用いることができる。金属導電膜の材料とし
ては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素
を成分とする合金か、上述した元素を組み合わせた合金等を用いるのが好ましい。例えば
、チタン層上にアルミニウム層と、該アルミニウム層上にチタン層が積層された三層の積
層構造、またはモリブデン層上にアルミニウム層と、該アルミニウム層上にモリブデン層
を積層した三層の積層構造とすることが好ましい。勿論、金属導電膜として単層、または
２層構造、または４層以上の積層構造としてもよい。
次いで、ゲート電極層４０１上にゲート絶縁層４０２を形成する。
ゲート絶縁層４０２は、プラズマＣＶＤ法またはスパッタリング法等を用いて、酸化珪素
層、窒化珪素層、酸化窒化珪素層または窒化酸化珪素層を単層でまたは積層して形成する
ことができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶ
Ｄ法により酸化窒化珪素層を形成すればよい。ゲート絶縁層４０２の膜厚は、１００ｎｍ
以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第
１のゲート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上３００ｎｍ以下の第２のゲ
ート絶縁層の積層とする。
本実施の形態では、プラズマＣＶＤ法により、酸化珪素膜である膜厚１００ｎｍのゲート
絶縁層４０２を形成する。
また、酸化物半導体膜の成膜前に、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、
アルゴン等）下において加熱処理（４００℃以上基板の歪み点未満）を行い、層内に含ま
れる水素及び水などの不純物を除去したゲート絶縁層４０２としてもよい。
次いで、ゲート絶縁層４０２上に、膜厚５ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ
以上５０ｎｍ以下の酸化物半導体膜を形成する。酸化物半導体膜の形成後に脱水化または
脱水素化のための加熱処理を行っても酸化物半導体膜を非晶質な状態とするため、膜厚を
５０ｎｍ以下と薄くすることが好ましい。酸化物半導体膜の膜厚を薄くすることで酸化物
半導体層の形成後に加熱処理した場合に、酸化物半導体層が結晶化してしまうのを抑制す
ることができる。
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着しているゴミ
を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴ
ン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表
面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いても
よい。
酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚ
ｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系
、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、
Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化
物半導体成膜用ターゲットを用いてスパッタ法により成膜する。また、酸化物半導体膜１
３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的に
はアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができる。また、
スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用い
て成膜を行い、酸化物半導体膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工
程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制するこ
とが好ましい。
また、酸化物半導体成膜用ターゲット中の酸化物半導体の相対密度は９９％以上とするの
が好ましい。これにより、形成された酸化物半導体膜中の不純物濃度を低減することがで
き、電気特性または信頼性の高い薄膜トランジスタを得ることができる。本実施の形態で
は、酸化物半導体の相対密度が９７％の酸化物半導体ターゲットを用いる。
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯ＝１：１：１［ｍｏｌ％］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔ％］）
を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．２Ｐａ、直流（ＤＣ）
電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ 酸
素流量比率４０％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、成
膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一と
なるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系薄膜の膜厚は、５ｎｍ〜２００ｎｍとする
。本実施の形態では、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体成膜
用ターゲットを用いてスパッタ法により膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系薄膜を成
膜する。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法、直流電源を用いる
ＤＣスパッタ法、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法がある。ＲＦ
スパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜
する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
また、ゲート絶縁層４０２、及び酸化物半導体膜を大気に触れさせることなく連続的に形
成してもよい。大気に触れさせることなく成膜することで、界面が、水やハイドロカーボ
ンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなく各積層界面を形
成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
次いで、酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層４３２に
加工する（図１（Ａ）参照。）。また、島状の酸化物半導体層４３２を形成するためのレ
ジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法
で形成するとフォトマスクを使用しないため、製造コストを低減できる。
次いで、第１の熱処理を行って、酸化物半導体層４３２の脱水化または脱水素化を行う。
脱水化または脱水素化を行う第１の熱処理の温度は、３５０℃以上７５０℃以下、好まし
くは４２５℃以上とする。なお、４２５℃以上であれば熱処理時間は１時間以下でよいが
、４２５℃未満であれば加熱処理時間は、１時間よりも長時間行うこととする。ここでは
、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気
下において加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の
再混入を防ぎ、酸化物半導体層４３２を得る。本実施の形態では、酸化物半導体層４３２
の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで
同じ炉を用い、具体的には加熱温度Ｔよりも１００℃以上下がるまで窒素雰囲気下で徐冷
する。また、窒素雰囲気に限定されず、希ガス雰囲気（ヘリウム、ネオン、アルゴン等）
下等において脱水化または脱水素化を行う。
なお、第１の熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに
、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、ま
たはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、
好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好まし
くは０．１ｐｐｍ以下）とすることが好ましい。
また、第１の熱処理は、電気炉を用いた加熱方法を用いることができる。なお、第１の熱
処理は、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または
熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａ
ｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉ
ｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａ
ｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハラ
イドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高
圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装
置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
また、第１の熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層が
結晶化し、微結晶膜または多結晶膜となる場合もある。ここで、酸化物半導体層は、結晶
化率が８０％以上または９０％以上の微結晶膜となることがある。また、酸化物半導体層
の材料によっては、結晶を有さない酸化物半導体層となることもある。
また、酸化物半導体層の第１の熱処理は、島状の酸化物半導体層４３２に加工する前の酸
化物半導体膜に行うこともできる。その場合には、第１の熱処理後に、加熱装置から基板
を取り出し、フォトリソグラフィ工程を行う。
次いで、ゲート絶縁層４０２、及び酸化物半導体層４３２上にソース電極層及びドレイン
電極層を形成するための導電膜を成膜する。
ソース電極層及びドレイン電極層を形成するための導電膜としては、ゲート電極層４０１
と同様に、金属導電膜を用いることができる。金属導電膜の材料としては、Ａｌ、Ｃｒ、
Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か
、上述した元素を組み合わせた合金等を用いるのが好ましい。例えば、チタン層上にアル
ミニウム層と、該アルミニウム層上にチタン層が積層された三層の積層構造、またはモリ
ブデン層上にアルミニウム層と、該アルミニウム層上にモリブデン層を積層した三層の積
層構造とすることが好ましい。勿論、金属導電膜として単層、または２層構造、または４
層以上の積層構造としてもよい。
フォトマスクを用いてフォトリソグラフィ工程により、ソース電極層及びドレイン電極層
を形成するための導電膜から、ソース電極層またはドレイン電極層４０５ａ、４０５ｂを
形成する（図１（Ｂ）参照。）。また、このとき酸化物半導体層４３２も一部がエッチン
グされ、溝部（凹部）を有する酸化物半導体層４３２となる。なお、薄膜トランジスタの
チャネル長の長さは、ソース電極層４０５ａとドレイン電極層４０５ｂとの距離で定義さ
れる。
なお、ソース電極層またはドレイン電極層４０５ａ、４０５ｂを形成するためのレジスト
マスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成
するとフォトマスクを使用しないため、製造コストを低減できる。
次に、ゲート絶縁層４０２、酸化物半導体層４３２、ソース電極層４０５ａ及びドレイン
電極層４０５ｂを覆い、酸化物半導体層４３２の一部と接する保護絶縁層４０７を成膜す
る（図１（Ｃ）参照。）。保護絶縁層４０７は、少なくとも１ｎｍ以上の膜厚とし、スパ
ッタリング法など、保護絶縁層４０７に水、水素等の不純物を混入させない方法を適宜用
いて形成することができる。ここでは、保護絶縁層４０７は、スパッタリング法を用いて
形成する。酸化物半導体層４３２の一部と接して形成される保護絶縁層４０７は、水分や
、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロッ
クする無機絶縁膜を用い、酸化珪素膜を用いるのが好ましく、窒化酸化珪素膜、窒化珪素
膜、酸化アルミニウム膜、酸化窒化アルミニウム膜又は窒化アルミニウム膜、を用いても
よい。
また、保護絶縁層４０７は、酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜又は酸化
窒化アルミニウム膜の上に窒化珪素膜又は窒化アルミニウム膜を積層する構造としてもよ
い。特に窒化珪素膜は水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外
部から侵入することをブロックしやすいので好ましい。
ここで、酸化物半導体層に水や水素が混入すると、酸化物半導体層がｎ型化し、薄膜トラ
ンジスタがノーマリーオンとなる恐れがある。また、酸化物半導体層に水や水素が混入す
ると、薄膜トランジスタの信頼性が低減する恐れがある。よって、保護絶縁層４０７によ
り、酸化物半導体層４３２に水や水素等の不純物を混入させないようにするのは重要であ
る。
また、保護絶縁層４０７に水や水素が混入すると、保護絶縁層４０７中の水や水素が酸化
物半導体層中の酸素を引き抜き、酸化物半導体層がｎ型化し、薄膜トランジスタがノーマ
リーオンとなる恐れがある。また、保護絶縁層４０７に水や水素が混入すると、薄膜トラ
ンジスタの信頼性が低減する恐れがある。よって、保護絶縁層４０７に水や水素等の不純
物を混入させないようにするのは重要である。
本実施の形態では、保護絶縁層４０７として膜厚３００ｎｍの酸化珪素膜を成膜する。成
膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とす
る。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気
下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素混合雰囲気下において
行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを
用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパ
ッタリング法により酸化珪素を形成することができる。
次いで、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、ゲート絶縁層４０２及び酸化
物半導体層４３２に大気雰囲気下、酸素雰囲気下、窒素雰囲気下又は希ガス雰囲気（ヘリ
ウム、ネオン、アルゴン等）下において昇温と降温を複数回繰り返す第２の熱処理を行っ
て、酸化物半導体層４０３を形成する。（図１（Ｄ）および図１（Ｅ）参照。）。ここで
、第２の熱処理は、第１の熱処理より低い温度で行う。本実施の形態では、加熱処理装置
の一つである電気炉に基板を導入し、酸化物半導体層に対して酸素雰囲気下において第２
の熱処理を行う。
第２の熱処理では、昇温過程、高温維持過程、降温過程及び低温維持過程からなるサイク
ルを複数回繰り返す。図２に第２の熱処理工程を、縦軸に温度、横軸に時間をとったグラ
フで示す。図２に示すように、第２の熱処理のサイクルは、時間ｔ１で温度Ｔ１から温度
Ｔ２まで昇温する昇温過程と、時間ｔ２の間温度Ｔ２を維持する高温維持過程と、時間ｔ
３で温度Ｔ２から温度Ｔ１まで冷却する降温過程と、時間ｔ４の間温度Ｔ１を維持する低
温維持過程と、からなる。１回目のサイクルが終わると、同様に２回目のサイクルを開始
し、Ｎ回目までサイクルを繰り返して第２の熱処理は終了する。
ここで、温度Ｔ１は、室温程度とするのが好ましく、温度Ｔ２は、１００℃以上３００℃
以下とするのが好ましく、より好ましくは、１２５℃以上２５０℃以下とする。また、第
２の熱処理のサイクルは、３回乃至５０回とするのが好ましい。また、時間ｔ１、時間ｔ
２、時間ｔ３及び時間ｔ４は、１分乃至６０分程度とするのが好ましい。もちろん時間ｔ
１、時間ｔ２、時間ｔ３及び時間ｔ４は、適宜それぞれ異なる時間にすればよい。また、
時間ｔ１、時間ｔ２、時間ｔ３及び時間ｔ４のいずれかを同じ時間としてもよい。ただし
、時間ｔ１、時間ｔ２、時間ｔ３及び時間ｔ４は、必ずしも１分乃至６０分程度とする必
要はない。例えば、時間ｔ２及び時間ｔ４を１分未満とし、図２に示す第２の熱処理工程
のグラフの概形が昇温と降温を頻繁に繰り返すような形状としてもよい。
また、第２の熱処理は、全く同じサイクルを複数回繰り返す必要はない。例えば、サイク
ル１回ごとに温度Ｔ１、温度Ｔ２、時間ｔ１〜時間ｔ４が異なるようにしても良い。
また、降温過程では、冷却された気体を送風して基板の降温を行ってもよい。冷却された
気体を送風して基板の降温を行うことにより、自然冷却よりも基板の降温を急峻にするこ
とができる。
ここで、薄膜トランジスタのしきい値電圧が０Ｖから大きく離れる、または同一基板上に
複数形成された薄膜トランジスタのしきい値電圧にバラツキが生じることの原因として、
ゲート絶縁層４０２と酸化物半導体層４３２の界面及び、酸化物半導体層４３２と保護絶
縁層４０７の界面に形成されるダングリングボンドや、第１の熱処理の脱水化または脱水
素化によって酸化物半導体層４３２中に空間が生じることが考えられる。
しかし、第２の熱処理を行うことによって、ゲート絶縁層４０２と酸化物半導体層４３２
の界面及び、酸化物半導体層４３２と保護絶縁層４０７の界面に形成されるダングリング
ボンドの終端や、酸化物半導体層４３２中に空間の周辺に存在する原子の再配列を少しず
つ行い、当該部位の構造を安定なものとした酸化物半導体層４０３を形成することができ
る。
また、保護絶縁層４０７として酸化珪素膜を用いている場合、酸化物半導体層４３２内の
金属原子に結合しているヒドロキシル基中の水素原子が、酸化珪素膜中の珪素と結合して
いる酸素原子のダングリングボンドに引き抜かれ、金属酸化物及び、ヒドロキシル基が結
合した珪素が形成されると推測される。これにより、酸化物半導体層４０３中のさらなる
脱水素化が図られ、薄膜トランジスタの信頼性向上を図ることができる。
よって、酸化物半導体層４０３を有する薄膜トランジスタのゲート電圧が０Ｖにできるだ
け近い正のしきい値電圧でチャネルが形成されるようにすることができる。特に、チャネ
ル長が２０μｍ以下と短い場合においても、同様に薄膜トランジスタのゲート電圧が０Ｖ
にできるだけ近い正のしきい値電圧でチャネルが形成されるようにすることができる。ま
た、この第２の熱処理により電界効果移動度の向上を図ることもできる。
また、酸化物半導体層４０３を有する薄膜トランジスタを、同一基板上に複数形成しても
、薄膜トランジスタのしきい値電圧にバラツキが生じるのを防ぐことができる。
また、ＢＴストレス試験（バイアス・温度ストレス試験）を行った際のしきい値電圧のシ
フト量を低減することができ、信頼性の高い薄膜トランジスタを得ることができる。なお
、本明細書中で、ＢＴストレス試験（バイアス・温度ストレス試験）とは、薄膜トランジ
スタに高温雰囲気下で、高ゲート電圧を印加する試験のことを指す。
よって、本実施の形態に示す作製方法を用いて表示装置の画素部の薄膜トランジスタを作
製することにより、各画素の薄膜トランジスタのしきい値電圧のバラツキに起因する表示
ムラを抑制することができる。
また、本実施の形態に示す作製方法を用いて表示装置の駆動回路部の薄膜トランジスタを
作製することにより、しきい値電圧をマイナスシフトさせることなく、チャネル長を短く
することができるので、駆動回路部の薄膜トランジスタの高速動作を実現し、省電力化を
図ることができる。
なお、第２の熱処理においては、酸素、窒素、またはヘリウム、ネオン、アルゴン等の希
ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒
素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）
以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、第２の熱処理は、電気炉を用いた加熱方法などを用いることができる。
なお、本実施の形態では、保護絶縁層４０７を成膜したすぐ後に第２の熱処理を行ったが
、保護絶縁層上に、層間膜や配線層などを形成してから第２の熱処理を行ってもよい。つ
まり、保護絶縁層４０７を成膜した後ならば、いつ第２の熱処理を行ってもよい。例えば
、表示装置の画素部に用いる薄膜トランジスタを作製する場合には、画素電極層形成後に
第２の熱処理を行ってもよい。
また、第２の熱処理を行う前に、不活性ガス雰囲気下、または窒素ガス雰囲気下で加熱処
理（好ましくは２００℃以上４００℃以下）を行ってもよい。ここで、該加熱処理は、第
１の熱処理温度より低い温度、且つ、第２の熱処理温度より高い温度とするのが好ましい
。例えば、窒素雰囲気下で２５０℃、１時間程度行えばよい。
以上の工程より、絶縁表面を有する基板である基板４００上にゲート電極層４０１が設け
られ、ゲート電極層４０１の上にゲート絶縁層４０２が設けられ、ゲート絶縁層４０２の
上に酸化物半導体層４０３が設けられ、酸化物半導体層４０３の上にソース電極層または
ドレイン電極層４０５ａ、４０５ｂが設けられ、ゲート絶縁層４０２、酸化物半導体層４
０３、ソース電極層４０５ａ及びドレイン電極層４０５ｂを覆い、酸化物半導体層４０３
の一部と接する保護絶縁層４０７が設けられている、チャネルエッチ型の薄膜トランジス
タ４６１を形成することができる（図１（Ｅ）参照。）。
また、薄膜トランジスタ４６１はシングルゲート構造の薄膜トランジスタを用いて説明し
たが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジス
タや、保護絶縁層４０７上に第２のゲート電極層を有する構造の薄膜トランジスタとする
こともできる。
また、本実施の形態では、チャネルエッチ型の薄膜トランジスタ４６１の作製方法につい
て説明したが、本実施の形態の構成はこれに限られるものではない。図３（Ａ）に示すよ
うな、ボトムゲート構造のボトムコンタクト型（逆コプラナ型とも呼ぶ）の薄膜トランジ
スタ４６０や、図３（Ｂ）に示すような、チャネルストップ型の薄膜トランジスタ４８１
等も同様の材料、方法を用いて形成することができる。
ここで、薄膜トランジスタ４６０は、絶縁表面を有する基板である基板４５０上にゲート
電極層４５１が設けられ、ゲート電極層４５１の上にゲート絶縁層４５２が設けられ、ゲ
ート絶縁層４５２の上にソース電極層またはドレイン電極層４５５ａ、４５５ｂが設けら
れ、ソース電極層またはドレイン電極層４５５ａ、４５５ｂ及びゲート絶縁層４５２の上
に酸化物半導体層４５３が設けられ、ゲート絶縁層４５２、酸化物半導体層４５３、ソー
ス電極層４５５ａ及びドレイン電極層４５５ｂを覆い、酸化物半導体層４５３の一部と接
する保護絶縁層４５７が設けられている。
なお、薄膜トランジスタ４６０の基板４５０、ゲート電極層４５１、ゲート絶縁層４５２
、ソース電極層またはドレイン電極層４５５ａ、４５５ｂ、酸化物半導体層４５３及び保
護絶縁層４５７は、図１に示す薄膜トランジスタ４６１の基板４００、ゲート電極層４０
１、ゲート絶縁層４０２、ソース電極層またはドレイン電極層４０５ａ、４０５ｂ、酸化
物半導体層４０３及び保護絶縁層４０７と対応しており、同様の材料、方法を用いて作製
することができる。
また、薄膜トランジスタ４８１は、絶縁表面を有する基板である基板４７０上にゲート電
極層４７１が設けられ、ゲート電極層４７１の上にゲート絶縁層４７２が設けられ、ゲー
ト絶縁層４７２の上に酸化物半導体層４７３が設けられ、酸化物半導体層４７３の上にチ
ャネル保護層４８０が設けられ、酸化物半導体層４７３及びチャネル保護層４８０の上に
ソース電極層またはドレイン電極層４７５ａ、４７５ｂが設けられ、ゲート絶縁層４７２
、酸化物半導体層４７３、チャネル保護層４８０、ソース電極層４７５ａ及びドレイン電
極層４７５ｂを覆い、チャネル保護層４８０の一部と接する保護絶縁層４７７が設けられ
ている。
また、チャネル保護層４８０は、保護絶縁層４０７と同様の材料、方法で絶縁膜を成膜し
た後、エッチングにより形状を加工する。例えば、酸化物半導体層４７３上にスパッタ法
により酸化珪素膜を形成し、フォトリソグラフィによるマスクを用いてエッチング加工す
ることにより、チャネル保護層４８０を形成する。また、チャネル保護層４８０は、酸化
物半導体層４７３の形成後大気に触れることなく、連続的に形成することもできる。これ
により、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染さ
れることなく積層界面を形成することができる。
なお、薄膜トランジスタ４８１の基板４７０、ゲート電極層４７１、ゲート絶縁層４７２
、ソース電極層またはドレイン電極層４７５ａ、４７５ｂ、酸化物半導体層４７３及び保
護絶縁層４７７は、薄膜トランジスタ４６１の基板４００、ゲート電極層４０１、ゲート
絶縁層４０２、ソース電極層またはドレイン電極層４０５ａ、４０５ｂ、酸化物半導体層
４０３及び保護絶縁層４０７と対応しており、同様の材料、方法を用いて作製することが
できる。
以上のように、第１の熱処理によって脱水化または脱水素化させた酸化物半導体層を有す
る、薄膜トランジスタを覆うように保護絶縁層を形成し、第１の熱処理より低い温度で、
昇温と降温を複数回繰り返す第２の熱処理を行うことによって、チャネル長に殆ど依存せ
ず、酸化物半導体層を有する薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正の
しきい値電圧でチャネルが形成される薄膜トランジスタを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
本実施の形態では、実施の形態１とは異なる方法で第２の熱処理を行う。実施の形態１で
は、第２の熱処理として、第１の熱処理より低い温度で、昇温と降温を複数回繰り返して
熱処理を行ったが、本実施の形態では、第２の熱処理として、第１の熱処理より低い温度
に保ったまま、第１の熱処理より長時間連続して熱処理を行う。
第２の熱処理までは、実施の形態１と同様の工程で薄膜トランジスタを作製する（図１（
Ｃ）参照。）。
ソース電極層４０５ａ、ドレイン電極層４０５ｂ、ゲート絶縁層４０２及び酸化物半導体
層４３２に大気雰囲気下、酸素雰囲気下、窒素雰囲気下又は希ガス（ヘリウム、ネオン、
アルゴン等）雰囲気下において第１の熱処理より低い温度に保ったまま、第１の熱処理よ
り長時間連続して第２の熱処理を行って、酸化物半導体層４０３を形成する。（図１（Ｄ
）および図１（Ｅ）参照。）。本実施の形態では、加熱処理装置の一つである電気炉に基
板を導入し、酸化物半導体層に対して酸素雰囲気下において第２の熱処理を行う。
本実施の形態に示す第２の熱処理は、昇温過程、高温維持過程、降温過程及び低温維持過
程の４工程からなるが、各工程を一度ずつしか行わない。つまり、一度昇温すると降温過
程を経て第２の熱処理が終わるまで、温度Ｔ２のままで高温維持過程を続けることになる
。図３６に第２の熱処理工程を、縦軸に温度、横軸に時間をとったグラフで示す。図３６
に示すように、第２の熱処理工程は、時間ｔ１で温度Ｔ１から温度Ｔ２まで昇温する昇温
過程と、時間ｔ２の間温度Ｔ２を維持する高温維持過程と、時間ｔ３で温度Ｔ２から温度
Ｔ１まで冷却する降温過程と、時間ｔ４の間温度Ｔ１を維持する低温維持過程と、からな
る。なお、低温維持過程については必ずしも行う必要はない。
ここで、温度Ｔ１は、室温程度とするのが好ましく、温度Ｔ２は、１００℃以上３００℃
以下とするのが好ましく、より好ましくは、１２５℃以上２５０℃以下とする。また、時
間ｔ１、時間ｔ３及び時間ｔ４は、１分乃至６０分程度とするのが好ましい。時間ｔ２は
、１時間以上５０時間以下とするのが好ましい。時間ｔ１、時間ｔ２、時間ｔ３及び時間
ｔ４は、適宜それぞれ異なる時間としてもよいが、ｔ２＞ｔ１＋ｔ３＋ｔ４となるように
する。
また、降温過程では、冷却された気体を送風して基板の降温を行ってもよい。冷却された
気体を送風して基板の降温を行うことにより、自然冷却よりも基板の降温を急峻にするこ
とができる。
第１の熱処理より低温度、長時間連続の第２の熱処理を行うことによって、実施の形態１
に記載した昇温と降温を繰り返す第２の熱処理と同様に、ゲート絶縁層４０２と酸化物半
導体層４３２の界面及び、酸化物半導体層４３２と保護絶縁層４０７の界面に形成される
ダングリングボンドの終端や、酸化物半導体層４３２中に空間の周辺に存在する原子の再
配列を少しずつ行い、当該部位の構造を安定なものとした酸化物半導体層４０３を形成す
ることができる。
よって、酸化物半導体層４０３を有する薄膜トランジスタのゲート電圧が０Ｖにできるだ
け近い正のしきい値電圧でチャネルが形成されるようにすることができる。特に、チャネ
ル長が２０μｍ以下と短い場合においても、同様に薄膜トランジスタのゲート電圧が０Ｖ
にできるだけ近い正のしきい値電圧でチャネルが形成されるようにすることができる。ま
た、この第２の熱処理により電界効果移動度の向上を図ることもできる。
また、酸化物半導体層４０３を有する薄膜トランジスタを、同一基板上に複数形成しても
、薄膜トランジスタのしきい値電圧にバラツキが生じるのを防ぐことができる。
また、ＢＴストレス試験（バイアス・温度ストレス試験）を行った際のしきい値電圧のシ
フト量を低減することができ、信頼性の高い薄膜トランジスタを得ることができる。
よって、本実施の形態に示す作製方法を用いて表示装置の画素部の薄膜トランジスタを作
製することにより、各画素の薄膜トランジスタのしきい値電圧のバラツキに起因する表示
ムラを抑制することができる。
また、本実施の形態に示す作製方法を用いて表示装置の駆動回路部の薄膜トランジスタを
作製することにより、しきい値電圧を殆どマイナスシフトさせることなく、チャネル長を
短くすることができるので、駆動回路部の薄膜トランジスタの高速動作を実現し、省電力
化を図ることができる。
なお、第２の熱処理においては、酸素、窒素、またはヘリウム、ネオン、アルゴン等の希
ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒
素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）
以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、第２の熱処理は、電気炉を用いた加熱方法などを用いることができる。
なお、第２の熱処理は、必ずしも保護絶縁層４０７を形成したすぐ後に行う必要はない。
保護絶縁層上に、層間膜や配線層などを形成してから第２の熱処理を行ってもよい。つま
り、保護絶縁層４０７を形成した後ならば、いつ第２の熱処理を行ってもよい。例えば、
表示装置の画素部に用いる薄膜トランジスタを作製する場合には、画素電極層形成後に第
２の熱処理を行ってもよい。
また、第２の熱処理を行う前に、不活性ガス雰囲気下、または窒素ガス雰囲気下で加熱処
理（好ましくは２００℃以上４００℃以下）を行ってもよい。ここで、該加熱処理は、第
１の熱処理温度より低い温度、且つ、第２の熱処理温度より高い温度とするのが好ましい
。例えば、窒素雰囲気下で２５０℃、１時間程度行えばよい。
以上の工程より、実施の形態１と同様に、絶縁表面を有する基板である基板４００上にゲ
ート電極層４０１が設けられ、ゲート電極層４０１の上にゲート絶縁層４０２が設けられ
、ゲート絶縁層４０２の上に酸化物半導体層４０３が設けられ、酸化物半導体層４０３の
上にソース電極層またはドレイン電極層４０５ａ、４０５ｂが設けられ、ゲート絶縁層４
０２、酸化物半導体層４０３、ソース電極層４０５ａ及びドレイン電極層４０５ｂを覆い
、酸化物半導体層４０３の一部と接する保護絶縁層４０７が設けられている、チャネルエ
ッチ型の薄膜トランジスタ４６１を形成することができる（図１（Ｅ）参照。）。
よって、第１の熱処理によって脱水化または脱水素化させた酸化物半導体層を有する、薄
膜トランジスタを覆うように保護絶縁層を形成し、第１の熱処理より低い温度に保ったま
ま、第１の熱処理より長時間連続して第２の熱処理を行うことによって、チャネル長に依
存せず、酸化物半導体層を有する薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い
正のしきい値電圧でチャネルが形成される薄膜トランジスタを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２とは異なり、保護絶縁層４０７を形成
する前に第３の熱処理を行って、薄膜トランジスタを作製する。
ソース電極層またはドレイン電極層４０５ａ、４０５ｂを形成するまでは、実施の形態１
と同様の工程で薄膜トランジスタを作製する（図１（Ｂ）参照。）。
それから、第３の熱処理を行って、酸化物半導体層４３２の、ソース電極層またはドレイ
ン電極層４０５ａ、４０５ｂから露出した領域（バックチャネル）の脱水または脱水素化
を行う。第３の熱処理は、１００℃乃至３００℃の温度で行うのが好ましく、真空中、酸
素雰囲気下、希ガス雰囲気（ヘリウム、ネオン、アルゴン等）下または減圧下において行
うのが好ましい。また、第３の熱処理の時間は、１分乃至６０分とするのが好ましい。
第３の熱処理によって、水や水素の侵入によりバックチャネルに形成される余剰キャリア
を除去することができる。これにより、後の工程で行う、実施の形態１及び実施の形態２
で示した第２の熱処理の熱処理時間を短縮しても同様の効果を得ることができるようにな
る。
次に、実施の形態１で示したように、ゲート絶縁層４０２、酸化物半導体層４３２、ソー
ス電極層４０５ａ及びドレイン電極層４０５ｂを覆い、酸化物半導体層４３２の一部と接
する保護絶縁層４０７を形成する（図１（Ｃ）参照。）。保護絶縁層４０７は、少なくと
も１ｎｍ以上の膜厚とし、スパッタリング法など、保護絶縁層４０７に水、水素等の不純
物を混入させない方法を適宜用いて形成することができる。ここでは、保護絶縁層４０７
は、酸素雰囲気下とし、大気に触れさせることなく、室温以上１００℃以下程度の成膜温
度でスパッタリング法を用いて形成する。酸化物半導体層４３２の一部と接して形成され
る保護絶縁層４０７は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが
外部から侵入することをブロックする無機絶縁膜を用い、酸化珪素膜を用いるのが好まし
い。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることがで
きる。
また、保護絶縁層４０７は、酸化珪素膜上に窒化珪素膜を積層する構造としてもよく、窒
化珪素膜は水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入
することをブロックしやすいので好ましい。窒化珪素膜の積層も大気に触れさせることな
く行い、保護絶縁層４０７に水、水素等の不純物を混入させないことが重要である。
次いで、実施の形態１または実施の形態２に示す、第１の熱処理より低い温度で、昇温と
降温を複数回繰り返す第２の熱処理か、第１の熱処理より低い温度に保ったまま、第１の
熱処理より長時間連続して行う第２の熱処理を行って、酸化物半導体層４０３を形成し、
チャネルエッチ型の薄膜トランジスタ４６１を作製することができる（図１（Ｅ）参照。
）。
このとき、第２の熱処理の前に第３の熱処理を行っておくことによって、第２の熱処理の
時間を短くしても、酸化物半導体層４０３を有する薄膜トランジスタのゲート電圧が０Ｖ
にできるだけ近い正のしきい値電圧でチャネルが形成されるようにすることができる。特
に、チャネル長が２０μｍ以下と短い場合においても、同様に薄膜トランジスタのゲート
電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されるようにすることが
できる。また、この第２の熱処理により電界効果移動度の向上を図ることもできる。
また、第２の熱処理の前に第３の熱処理を行っておくことによって、第２の熱処理の時間
を短くしても、酸化物半導体層４０３を有する薄膜トランジスタを、同一基板上に複数形
成しても、薄膜トランジスタのしきい値電圧にバラツキが生じるのを防ぐことができる。
また、第２の熱処理の前に第３の熱処理を行っておくことによって、第２の熱処理の時間
を短くしても、ＢＴストレス試験（バイアス・温度ストレス試験）を行った際のしきい値
電圧のシフト量を低減することができ、信頼性の高い薄膜トランジスタを得ることができ
る。
よって、本実施の形態に示す作製方法を用いて表示装置の画素部の薄膜トランジスタを作
製することにより、各画素の薄膜トランジスタのしきい値電圧のバラツキに起因する表示
ムラを抑制することができる。
また、本実施の形態に示す作製方法を用いて表示装置の駆動回路部の薄膜トランジスタを
作製することにより、しきい値電圧をマイナスシフトさせることなく、チャネル長を短く
することができるので、駆動回路部の薄膜トランジスタの高速動作を実現し、省電力化を
図ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態１乃至実施の形態３に従って形成する
。また、実施の形態１乃至実施の形態３に示す薄膜トランジスタはｎチャネル型ＴＦＴで
あるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部
を画素部の薄膜トランジスタと同一基板上に形成する。
アクティブマトリクス型表示装置のブロック図の一例を図１１（Ａ）に示す。表示装置の
基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆
動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線
が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路
５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線
と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されてい
る。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉ
ｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御Ｉ
Ｃともいう）に接続されている。
図１１（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信
号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため
、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。ま
た、基板５３００外部に駆動回路を設けた場合の配線を延伸させることによる接続部での
接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例とし
て、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号
（ＧＣＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回路
５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（スタ
ートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＫ２）を供給する。信号線
駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロ
ック信号（ＳＣＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラ
ッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた複数の
クロック信号でもよいし、クロック信号を反転させた信号（ＣＫＢ）とともに供給される
ものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３
０３との一方を省略することが可能である。
図１１（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第
２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆
動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該
構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄
膜トランジスタによって、基板５３００に形成する駆動回路を構成することができる。し
たがって、表示装置の大型化、工程数の削減、コストの低減、又は歩留まりの向上などを
図ることができる。
また、実施の形態１乃至実施の形態３に示す薄膜トランジスタは、ｎチャネル型ＴＦＴで
ある。図１２（Ａ）、図１２（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路の
構成、動作について一例を示し説明する。
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。
スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然
数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々
、薄膜トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）という複数のトランジス
タを有する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋが、Ｎチャネル型ＴＦＴであ
る例を説明する。
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する
。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１
〜５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第２端子
は、各々、信号線Ｓ１〜Ｓｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿
ｋのゲートは、配線５６０５＿１と接続される。
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号
、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６
０２＿Ｎを順番に選択する機能を有する。
スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋ
との導通状態（第１端子と第２端子との間の導通）を制御する機能、即ち配線５６０４＿
１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。
このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。また薄
膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋ
と信号線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋ
の電位を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６
０３＿１〜５６０３＿ｋは、各々、スイッチとしての機能を有する。
なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が
入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。
次に、図１２（Ａ）の信号線駆動回路の動作について、図１２（Ｂ）のタイミングチャー
トを参照して説明する。図１２（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号
Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各
々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ
＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、
信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲー
ト選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々
、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間で
ある。
なお、本実施の形態の図面等において示す各構成の、信号波形のなまり等は、明瞭化のた
めに誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないも
のであることを付記する。
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０
５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５
６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ
５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信
号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、
Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ
）は、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属
する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにお
いて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が
書き込まれる。
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。
なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１乃
至実施の形態３に示す薄膜トランジスタで構成される回路を用いることが可能である。こ
の場合、シフトレジスタ５６０１が有する全てのトランジスタの極性をＮチャネル型、又
はＰチャネル型のいずれかの極性のみで構成することができる。
走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図１３及び図１４を用いて説明する。
走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバ
ッファなどを有していても良い。走査線駆動回路において、シフトレジスタにクロック信
号（ＣＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成
される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給さ
れる。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そ
して、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッフ
ァは大きな電流を流すことが可能なものが用いられる。
シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（
Ｎは３以上の自然数）を有している（図１３（Ａ）参照）。図１３（Ａ）に示すシフトレ
ジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の
配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２
、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信
号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からの
スタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎの
パルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス出力回
路からの信号（前段信号ＯＵＴ（ｎ−１）という）（ｎは２以上の自然数）が入力される
。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３か
らの信号が入力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段
後段の第（ｎ＋２）のパルス出力回路１０＿ｎ＋２からの信号（後段信号ＯＵＴ（ｎ＋２
）という）が入力される。従って、各段のパルス出力回路からは、後段及び／または二つ
前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）〜ＯＵＴ
（Ｎ）（ＳＲ））、別の配線等に電気的に接続される第２の出力信号（ＯＵＴ（１）〜Ｏ
ＵＴ（Ｎ））が出力される。なお、図１３（Ａ）に示すように、シフトレジスタの最終段
の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないため、一例としては、別途第
２のスタートパルスＳＰ２、第３のスタートパルスＳＰ３をそれぞれ入力する構成とすれ
ばよい。
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位
レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第
４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第
１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回
路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ
、ＳＣＫということもあるが、ここではＣＫとして説明を行う。
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜
第４の配線１４のいずれかと電気的に接続されている。例えば、図１３（Ａ）において、
第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続
され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が
第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第
１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配
線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されて
いる。
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１３（Ｂ）参
照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信
号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３
の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタート
パルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力
端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より
第２の出力信号ＯＵＴ（１）が出力されていることとなる。
なお第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎは、３端子の薄膜ト
ランジスタの他に、４端子の薄膜トランジスタを用いることができる。図１３（Ｃ）に４
端子の薄膜トランジスタ２８のシンボルについて示す。図１３（Ｃ）に示す薄膜トランジ
スタ２８のシンボルは、４端子の薄膜トランジスタを意味し、図面等で以下用いることと
する。薄膜トランジスタ２８は、第１のゲート電極に入力される第１の制御信号Ｇ１及び
第２のゲート電極に入力される第２の制御信号Ｇ２によって、Ｉｎ端子とＯｕｔ端子間の
電気的な制御を行うことのできる素子である。
図１３（Ｃ）に示す薄膜トランジスタ２８のしきい値電圧は、薄膜トランジスタ２８のチ
ャネル形成領域の上下にゲート絶縁膜を介してゲート電極を設け、上部及び／または下部
のゲート電極の電位を制御することにより所望の値に制御することができる。
次に、図１３（Ｂ）に示したパルス出力回路の具体的な回路構成の一例について、図１３
（Ｄ）で説明する。
図１３（Ｄ）に示す第１のパルス出力回路１０＿１は、第１のトランジスタ３１〜第１３
のトランジスタ４３を有している。また、上述した第１の入力端子２１〜第５の入力端子
２５、及び第１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤが
供給される電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位Ｖ
ＳＳが供給される電源線５３から、第１のトランジスタ３１〜第１３のトランジスタ４３
に信号、または電源電位が供給される。ここで図１３（Ｄ）の各電源線の電源電位の大小
関係は、第１の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２の電源電位
ＶＣＣは第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（ＣＫ
１）〜第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す信
号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線５
１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動作に影響を与え
ることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、トラ
ンジスタのしきい値のシフトを低減し、劣化を抑制することができる。なお図１３（Ｄ）
に図示するように、第１のトランジスタ３１〜第１３のトランジスタ４３のうち、第１の
トランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９には、図１３（
Ｃ）で示した４端子の薄膜トランジスタ２８を用いることが好ましい。第１のトランジス
タ３１、第６のトランジスタ３６乃至第９のトランジスタ３９の動作は、ソースまたはド
レインとなる電極の一方が接続されたノードの電位を、ゲート電極の制御信号によって切
り替えることが求められるトランジスタであり、ゲート電極に入力される制御信号に対す
る応答が速い（オン電流の立ち上がりが急峻）ことでよりパルス出力回路の誤動作を低減
することができるトランジスタである。そのため、図１３（Ｃ）で示した４端子の薄膜ト
ランジスタ２８を用いることによりしきい値電圧を制御することができ、誤動作がより低
減できるパルス出力回路とすることができる。なお図１３（Ｄ）では第１の制御信号Ｇ１
及び第２の制御信号Ｇ２が同じ制御信号としたが、異なる制御信号が入力される構成とし
てもよい。
図１３（Ｄ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続
され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極（
第１のゲート電極及び第２のゲート電極）が第４の入力端子２４に電気的に接続されてい
る。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子が
第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジス
タ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子が
第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続
されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、第
２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、第
１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電
極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の入
力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線５
２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトラ
ンジスタ３４のゲート電極に電気的に接続され、ゲート電極（第１のゲート電極及び第２
のゲート電極）が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３
７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の
第２端子に電気的に接続され、ゲート電極（第１のゲート電極及び第２のゲート電極）が
第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子が
第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的
に接続され、ゲート電極（第１のゲート電極及び第２のゲート電極）が第２の入力端子２
２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジス
タ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子
が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電
気的に接続され、ゲート電極（第１のゲート電極及び第２のゲート電極）が電源線５２に
電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２１
に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が
第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ４
１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気
的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジス
タ３４のゲート電極に電気的に接続されている。第１２のトランジスタ４２は、第１端子
が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、
ゲート電極が第７のトランジスタ３７のゲート電極（第１のゲート電極及び第２のゲート
電極）に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５３
に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極が
第７のトランジスタ３７のゲート電極（第１のゲート電極及び第２のゲート電極）に電気
的に接続されている。
図１３（Ｄ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４
０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。
また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第
５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジ
スタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢ
とする（図１４（Ａ）参照）。
図１４（Ａ）に、図１３（Ｄ）で説明したパルス出力回路を第１のパルス出力回路１０＿
１に適用した場合に、第１の入力端子２１乃至第５の入力端子２５と第１の出力端子２６
及び第２の出力端子２７に入力または出力される信号を示している。
具体的には、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端
子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信
号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子
２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ
（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力
される。
なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの
端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導
体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソー
スの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トラ
ンジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインである
かを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソ
ースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１
端子、第２端子と表記する場合がある。
なお図１３（Ｄ）、図１４（Ａ）において、ノードＡを浮遊状態とすることによりブート
ストラップ動作を行うための、容量素子を別途設けても良い。またノードＢの電位を保持
するため、一方の電極をノードＢに電気的に接続した容量素子を別途設けてもよい。
ここで、図１４（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについて図１４（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場
合、図１４（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当
する。
なお、図１４（Ａ）に示すように、ゲートに第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。
ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブ
ートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２
端子であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして
、第１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。その
ため、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間
ともに、大きな電圧が印加されるために大きなストレスがかかり、トランジスタの劣化の
要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のトラン
ジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電位は上昇
するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないようにすること
ができる。つまり、第９のトランジスタ３９を設けることにより、第１のトランジスタ３
１のゲートとソースの間に印加される負の電圧の値を小さくすることができる。よって、
本実施の形態の回路構成とすることにより、第１のトランジスタ３１のゲートとソースの
間に印加される負の電圧も小さくできるため、ストレスによる第１のトランジスタ３１の
劣化を抑制することができる。
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２
端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトラン
ジスタ３９を省略してもよく、トランジスタ数を削減することに利点がある。
なお第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物半
導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及び
電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため
、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、
アモルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されるこ
とによるトランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給す
る電源線に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き
回す電源線の数を低減することができるため、回路の小型化を図ることが出来る。
なお、第７のトランジスタ３７のゲート電極（第１のゲート電極及び第２のゲート電極）
に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲー
ト電極（第１のゲート電極及び第２のゲート電極）に第２の入力端子２２によって供給さ
れるクロック信号は、第７のトランジスタ３７のゲート電極（第１のゲート電極及び第２
のゲート電極）に第２の入力端子２２によって供給されるクロック信号、第８のトランジ
スタ３８のゲート電極（第１のゲート電極及び第２のゲート電極）に第３の入力端子２３
によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏
する。なお、図１４（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び
第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８の
トランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジ
スタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３
の電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲー
ト電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して
２回生じることとなる。一方、図１４（Ａ）に示すシフトレジスタにおいて、第７のトラ
ンジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３
７がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオ
フ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び
第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を、第８のトラ
ンジスタ３８のゲート電極の電位の低下による一回に低減することができる。そのため、
第７のトランジスタ３７のゲート電極（第１のゲート電極及び第２のゲート電極）に第３
の入力端子２３によってクロック信号を供給し、第８のトランジスタ３８のゲート電極（
第１のゲート電極及び第２のゲート電極）に第２の入力端子２２によってクロック信号を
供給される接続関係とすることが好適である。なぜなら、ノードＢの電位の変動回数が低
減され、ノイズを低減することが出来るからである。
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期
間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。
実施の形態１に示す薄膜トランジスタの作製方法を用いて上記駆動回路の薄膜トランジス
タを作製することにより、しきい値電圧をマイナスシフトさせることなく、チャネル長を
短くすることができるので、駆動回路部の薄膜トランジスタの高速動作を実現し、省電力
化を図ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表
示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜ト
ランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システム
オンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は
、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的に
は、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜
を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、
あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図７を用いて説
明する。図７（Ａ１）（Ａ２）は、薄膜トランジスタ４０１０、４０１１、及び液晶素子
４０１３を、第１の基板４００１と第２の基板４００６との間にシール材４００５によっ
て封止した、パネルの平面図であり、図７（Ｂ）は、図７（Ａ１）（Ａ２）のＭ−Ｎにお
ける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図７（Ａ１）は
、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図７（Ａ２）は、ＴＡ
Ｂ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図７（Ｂ）では、画素部４００２に含まれる薄膜ト
ランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１と
を例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０４１
、４０２１が設けられている。
薄膜トランジスタ４０１０、４０１１は、実施の形態１で示した酸化物半導体層を含む信
頼性の高い薄膜トランジスタを適用することができる。本実施の形態において、薄膜トラ
ンジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
絶縁層４０２１上において、駆動回路用の薄膜トランジスタ４０１１の酸化物半導体層の
チャネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸
化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後にお
ける薄膜トランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、
導電層４０４０は、電位が薄膜トランジスタ４０１１のゲート電極層と同じでもよいし、
異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層
４０４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する酸化物絶縁層４０３２、４０３３が設け
られ、酸化物絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることがで
き、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。
またスペーサ４０３５は、絶縁膜を選択的にエッチングすることで得られる柱状のスペー
サであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制
御するために設けられている。なおスペーサ４０３５として球状のスペーサを用いてもよ
い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる
共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電
性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。な
お、導電性粒子はシール材４００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層（カラー
フィルタ）、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側
に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板
及び着色層の材料や作製工程条件によって適宜設定すればよい。
薄膜トランジスタ４０１１は、保護絶縁膜としてチャネル形成領域を含む半導体層に接し
て絶縁層４０４１が形成されている。絶縁層４０４１は、例えば実施の形態１で示した保
護絶縁層４０７と同様な材料及び方法で形成すればよい。ここでは、絶縁層４０４１とし
て、実施の形態１と同様にスパッタリング法により酸化珪素膜を形成する。
また、絶縁層４０４１上に保護絶縁層４０２０が形成されている。保護絶縁層４０２０は
、実施の形態１で示した保護絶縁層４０７と同様な材料及び方法で形成すればよい。ここ
では、絶縁層４０２０として、ＰＣＶＤ法により窒化珪素膜を形成する。
また、薄膜トランジスタの表面凹凸を低減するため、絶縁層４０２０上に平坦化絶縁膜と
して機能する絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリ
ル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いる
ことができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン
系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる
。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形
成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１の焼成工程と半導体層のアニールを
兼ねることで効率よく半導体装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
接続端子電極４０１５は、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜か
ら形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層
及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図７においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装
している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装
しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実
装しても良い。
図１６は、本明細書に開示する作製方法により作製されるＴＦＴ基板２６００を用いて半
導体装置として液晶表示モジュールを構成する一例を示している。
図１６は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
実施の形態１に示す薄膜トランジスタの作製方法を用いて上記液晶表示装置の画素部の薄
膜トランジスタを作製することにより、各画素の薄膜トランジスタのしきい値電圧のバラ
ツキに起因する表示ムラを抑制することができる。
また、実施の形態１に示す薄膜トランジスタの作製方法を用いて液晶表示装置の駆動回路
の薄膜トランジスタを作製することにより、しきい値電圧をマイナスシフトさせることな
く、チャネル長を短くすることができるので、駆動回路部の薄膜トランジスタの高速動作
を実現し、省電力化を図ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
半導体装置の一形態として電子ペーパーの例を示す。
実施の形態１の薄膜トランジスタは、スイッチング素子と電気的に接続する素子を利用し
て電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示
装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に
比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態１の薄膜トランジ
スタによって得られるアクティブマトリクス基板を用いることができる。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
図１５は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体
装置に用いられる薄膜トランジスタ５８１としては、実施の形態１で示す薄膜トランジス
タと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。
図１５の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
基板５８０上に形成された薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジス
タであり、半導体層と接する絶縁膜５８３に覆われている。薄膜トランジスタ５８１のソ
ース電極層又はドレイン電極層は第１の電極層５８７と、絶縁層５８５に形成する開口で
接しており電気的に接続している。第１の電極層５８７と基板５９６上に形成された第２
の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で
満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８
９の周囲は樹脂等の充填材５９５で充填されている（図１５参照。）。第１の電極層５８
７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８
は、薄膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される
。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して第２の電極層５８
８と共通電位線とを電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備
する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
実施の形態１乃至実施の形態３に示す薄膜トランジスタの作製方法を用いて上記電子ペー
パーの画素部の薄膜トランジスタを作製することにより、各画素の薄膜トランジスタのし
きい値電圧のバラツキに起因する表示ムラを抑制することができる。
（実施の形態７）
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここで
はエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセン
スを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって
区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図９は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す
図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素
に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一
基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図９と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図９に示す画素構成は、これに限定されない。例えば、図９に示す画素に新たにス
イッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図１０を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図１０（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴである駆動用ＴＦＴ７００１、７０１１、７０２１
は、実施の形態１で示す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼
性の高い薄膜トランジスタである。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
下面射出構造の発光素子について図１０（Ａ）を用いて説明する。
駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に
射出する場合の、画素の断面図を示す。図１０（Ａ）では、駆動用ＴＦＴ７０１１と電気
的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が
形成されており、陰極７０１３上にＥＬ層７０１４、陽極７０１５が順に積層されている
。なお、透光性を有する導電膜７０１７は、酸化物絶縁層７０３１に形成されたコンタク
トホールを介して駆動用ＴＦＴ７０１１のドレイン電極層と電気的に接続されている。
透光性を有する導電膜７０１７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、イン
ジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電
性導電膜を用いることができる。
また、陰極７０１３は様々な材料を用いることができるが、仕事関数が小さい材料、例え
ば、具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土
類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の
希土類金属等が好ましい。図１０（Ａ）では、陰極７０１３の膜厚は、光を透過する程度
（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニ
ウム膜を、陰極７０１３として用いる。
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングし
て透光性を有する導電膜７０１７と陰極７０１３を形成してもよく、この場合、同じマス
クを用いてエッチングすることができ、好ましい。
また、陰極７０１３の周縁部は、隔壁７０１９で覆う。隔壁７０１９は、ポリイミド、ア
クリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを
用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、陰極７０１３上に開口
部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形
成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる場合、レジストマ
スクを形成する工程を省略することができる。
また、陰極７０１３及び隔壁７０１９上に形成するＥＬ層７０１４は、単数の層で構成さ
れていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０
１４が複数の層で構成されている場合、陰極７０１３上に電子注入層、電子輸送層、発光
層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はな
い。
また、上記積層順に限定されず、陰極７０１３上にホール注入層、ホール輸送層、発光層
、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、陰
極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積
層するほうが消費電力が少ないため好ましい。
また、ＥＬ層７０１４上に形成する陽極７０１５としては、様々な材料を用いることがで
きるが、仕事関数が大きい材料、例えば、窒化チタン、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、
Ｃｒ等や、ＩＴＯ、ＩＺＯ（酸化インジウム酸化亜鉛）、ＺｎＯなどの透明導電性材料が
好ましい。また、陽極７０１５上に遮蔽膜７０１６、例えば光を遮光する金属、光を反射
する金属等を用いる。本実施の形態では、陽極７０１５としてＩＴＯ膜を用い、遮蔽膜７
０１６としてＴｉ膜を用いる。
陰極７０１３及び陽極７０１５で、ＥＬ層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図１０（Ａ）に示した素子構造の場合、発光素子７０１２から発せられる光
は、矢印で示すように陰極７０１３側に射出する。
なお、図１０（Ａ）ではゲート電極層として透光性を有する導電膜を用いる例を示してお
り、発光素子７０１２から発せられる光は、カラーフィルタ層７０３３を通過し、駆動用
ＴＦＴ７０１１のゲート電極層やソース電極層を通過して射出させる。駆動用ＴＦＴ７０
１１のゲート電極層やソース電極層として透光性を有する導電膜を用い、開口率を向上す
ることができる。
カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。
また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁
層７０３５によって覆う。なお、図１０（Ａ）ではオーバーコート層７０３４は薄い膜厚
で図示したが、オーバーコート層７０３４は、カラーフィルタ層７０３３に起因する凹凸
を平坦化する機能を有している。
また、保護絶縁層７０３５及び絶縁層７０３２に形成され、且つ、ドレイン電極層に達す
るコンタクトホールは、隔壁７０１９と重なる位置に配置する。図１０（Ａ）では、ドレ
イン電極層７０３０に達するコンタクトホールと、隔壁７０１９と、を重ねるレイアウト
とすることで開口率の向上を図ることができる。
次に、両面射出構造の発光素子について、図１０（Ｂ）を用いて説明する。
図１０（Ｂ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７
０２７上に、発光素子７０２２の陰極７０２３が形成されており、陰極７０２３上にＥＬ
層７０２４、陽極７０２５が順に積層されている。なお、透光性を有する導電膜７０２７
は酸化物絶縁層７０４１に形成されたコンタクトホールを介して駆動用ＴＦＴ７０２１の
ドレイン電極層と電気的に接続されている。
透光性を有する導電膜７０２７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、イン
ジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電
性導電膜を用いることができる。
また、陰極７０２３は様々な材料を用いることができるが、仕事関数が小さい材料、例え
ば、具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土
類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の
希土類金属等が好ましい。本実施の形態では、陰極７０２３の膜厚は、光を透過する程度
（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニ
ウム膜を、陰極７０２３として用いる。
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングし
て透光性を有する導電膜７０２７と陰極７０２３を形成してもよく、この場合、同じマス
クを用いてエッチングすることができ、好ましい。
また、陰極７０２３の周縁部は、隔壁７０２９で覆う。隔壁７０２９は、ポリイミド、ア
クリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを
用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、陰極７０２３上に開口
部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形
成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる場合、レジストマ
スクを形成する工程を省略することができる。
また、陰極７０２３及び隔壁７０２９上に形成するＥＬ層７０２４は、単数の層で構成さ
れていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０
２４が複数の層で構成されている場合、陰極７０２３上に電子注入層、電子輸送層、発光
層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はな
い。
また、上記積層順に限定されず、陰極７０２３上にホール注入層、ホール輸送層、発光層
、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、陰
極７０２３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積
層するほうが消費電力が少ないため好ましい。
また、ＥＬ層７０２４上に形成する陽極７０２５としては、様々な材料を用いることがで
きるが、仕事関数が大きい材料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料
が好ましい。本実施の形態では、陽極７０２５として酸化珪素を含むＩＴＯ膜を用いる。
陰極７０２３及び陽極７０２５で、ＥＬ層７０２４を挟んでいる領域が発光素子７０２２
に相当する。図１０（Ｂ）に示した素子構造の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、図１０（Ｂ）ではゲート電極層として透光性を有する導電膜を用いる例を示してお
り、発光素子７０２２から陰極７０２３側に発せられる光は、カラーフィルタ層７０４３
を通過し、駆動用ＴＦＴ７０２１のゲート電極層やソース電極層を通過して射出させる。
駆動用ＴＦＴ７０２１のゲート電極層やソース電極層として透光性を有する導電膜を用い
ることで、陽極７０２５側の開口率と陰極７０２３側の開口率をほぼ同一とすることがで
きる。
カラーフィルタ層７０４３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。
また、カラーフィルタ層７０４３はオーバーコート層７０４４で覆われ、さらに保護絶縁
層７０４５によって覆う。
また、保護絶縁層７０４５及び絶縁層７０４２に形成され、且つ、ドレイン電極層に達す
るコンタクトホールは、隔壁７０２９と重なる位置に配置する。ドレイン電極層に達する
コンタクトホールと、隔壁７０２９とを重ねるレイアウトとすることで陽極７０２５側の
開口率と陰極７０２３側の開口率をほぼ同一とすることができる。
また、保護絶縁層７０４５及び絶縁層７０４２に形成され、且つ、透光性を有する導電膜
７０２７に達するコンタクトホールは、隔壁７０２９と重なる位置に配置する。
ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、
陽極７０２５側からの光はカラーフィルタ層７０４３を通過しないため、別途カラーフィ
ルタ層を備えた封止基板を陽極７０２５上方に設けることが好ましい。
次に、上面射出構造の発光素子について、図１０（Ｃ）を用いて説明する。
図１０（Ｃ）に、駆動用ＴＦＴである駆動用ＴＦＴ７００１がｎ型で、発光素子７００２
から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１０（Ｃ）
では、駆動用ＴＦＴ７００１と接続電極層７０５０を介して電気的に接続された発光素子
７００２の陰極７００３が形成されており、陰極７００３上にＥＬ層７００４、陽極７０
０５が順に積層されている。
また、陰極７００３は様々な材料を用いることができるが、仕事関数が小さい材料、例え
ば、具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土
類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の
希土類金属等が好ましい。
また、陰極７００３の周縁部は、隔壁７００９で覆う。隔壁７００９は、ポリイミド、ア
クリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを
用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、陰極７００３上に開口
部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形
成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマ
スクを形成する工程を省略することができる。
また、陰極７００３及び隔壁７００９上に形成するＥＬ層７００４は、単数の層で構成さ
れていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０
０４が複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光
層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はな
い。
また、上記積層順に限定されず、陰極７００３上にホール注入層、ホール輸送層、発光層
、電子輸送層、電子注入層の順に積層してもよい。この順に積層する場合は、陰極７００
３は陽極として機能することとなる。
図１０（Ｃ）ではＴｉ膜、アルミニウム膜、Ｔｉ膜の順に積層した積層膜上に、ホール注
入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にＭｇ：Ａ
ｇ合金薄膜とＩＴＯとの積層を形成する。
ただし、消費電力を比較する場合、陰極７００３上に電子注入層、電子輸送層、発光層、
ホール輸送層、ホール注入層の順に積層するほうが消費電力が少ないため好ましい。
陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タン
グステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化
チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸
化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を
有する導電性導電膜を用いても良い。
陰極７００３及び陽極７００５でＥＬ層７００４を挟んでいる領域が発光素子７００２に
相当する。図１０（Ｃ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
また、図１０（Ｃ）において、駆動用ＴＦＴ７００１は薄膜トランジスタ４６１を用いる
例を示しているが、特に限定されず、薄膜トランジスタ４６０または薄膜トランジスタ４
８１を用いることができる。
また、図１０（Ｃ）において、駆動用ＴＦＴ７００１のドレイン電極層は、接続電極層７
０５０と酸化物絶縁層７０５１を介して電気的に接続し、接続電極層は、保護絶縁層７０
５２及び絶縁層７０５５を介して陰極７００３と電気的に接続する。平坦化絶縁層７０５
３は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の樹脂材料
を用いることができる。また上記樹脂材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シ
ロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いること
ができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁
層７０５３を形成してもよい。平坦化絶縁層７０５３の形成法は、特に限定されず、その
材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐
出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロー
ルコーター、カーテンコーター、ナイフコーター等を用いることができる。
また、図１０（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７０
０２として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の
発光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色発光素子を加え
た４種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
また、図１０（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子とし
て、発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、
フルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材
料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行う
ことができる。
もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成して
もよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的
に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接
続されている構成であってもよい。
また、発光素子、及び隔壁を設けない構成であれば液晶表示装置にも適用することができ
る。液晶表示装置の場合について図３５に示す。
駆動用ＴＦＴ７０７１がｎ型の場合について示す。図３５では、駆動用ＴＦＴ７０７１と
電気的に接続された透光性を有する導電膜７０６７を有し、透光性を有する導電膜７０６
７は、酸化物絶縁層７０６１及び保護絶縁層７０６２に形成されたコンタクトホールを介
して駆動用ＴＦＴ７０７１のドレイン電極層と電気的に接続されている。
透光性を有する導電膜７０６７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、イン
ジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電
性導電膜を用いることができる。
なお、図３５ではゲート電極層として透光性を有する導電膜を用いる例を示しており、バ
ックライトなどから発せられる光は、カラーフィルタ層７０６３を通過して射出させる。
よって、駆動用ＴＦＴ７０７１のゲート電極層やソース電極層として透光性を有する導電
膜を用い、開口率を向上することができる。
カラーフィルタ層７０６３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。
また、カラーフィルタ層７０６３はオーバーコート層７０６４で覆われ、さらに保護絶縁
層７０６５によって覆われる。なお、図３５ではオーバーコート層７０６４は薄い膜厚で
図示したが、オーバーコート層７０６４は、カラーフィルタ層７０６３に起因する凹凸を
平坦化する機能を有している。
さらに透光性を有する導電膜７０６７の上に液晶層を設けることにより、液晶表示装置に
も適用することができる。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図８を用いて説明する。図８（Ａ）は、第１の基板上に形成された薄膜ト
ランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの平
面図であり、図８（Ｂ）は、図８（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図８（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号
線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、実施の形態１で示した酸化物半導体層を含む信
頼性の高い薄膜トランジスタを適用することができる。本実施の形態において、薄膜トラ
ンジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
絶縁層４５４４上において駆動回路用の薄膜トランジスタ４５０９の酸化物半導体層のチ
ャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化
物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけ
る薄膜トランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導
電層４５４０は、電位が薄膜トランジスタ４５０９のゲート電極層と同じでもよいし、異
なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４
５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
薄膜トランジスタ４５０９は、保護絶縁膜としてチャネル形成領域を含む半導体層に接し
て絶縁層４５４１が形成されている。絶縁層４５４１は実施の形態１で示した保護絶縁層
４０７と同様な材料及び方法で形成すればよい。また、薄膜トランジスタの表面凹凸を低
減するため平坦化絶縁膜として機能する絶縁層４５４４で覆う構成となっている。ここで
は、絶縁層４５４１として、実施の形態１に示す保護絶縁層４０７を用いてスパッタ法に
より酸化珪素膜を形成する。
また、絶縁層４５４１上に保護絶縁層４５４３が形成されている。保護絶縁層４５４３は
実施の形態１で示した保護絶縁層４０７と同様な材料及び方法で形成すればよい。ここで
は、保護絶縁層４５４３として、ＰＣＶＤ法により窒化珪素膜を形成する。
また、平坦化絶縁膜として絶縁層４５４４を形成する。絶縁層４５４４としては、実施の
形態５で示した絶縁層４０２１と同様な材料及び方法で形成すればよい。ここでは、平坦
化絶縁層４５４４としてアクリルを用いる。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、示した構成に限定されない。発光
素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変え
ることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜
から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソー
ス電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板は透光性でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリル
フィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用い
ればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、図８の構成に限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
実施の形態１乃至実施の形態３に示す薄膜トランジスタの作製方法を用いて上記発光表示
装置の画素部の薄膜トランジスタを作製することにより、各画素の薄膜トランジスタのし
きい値電圧のバラツキに起因する表示ムラを抑制することができる。
また、実施の形態１乃至実施の形態３に示す薄膜トランジスタの作製方法を用いて発光表
示装置の駆動回路の薄膜トランジスタを作製することにより、しきい値電圧をマイナスシ
フトさせることなく、チャネル長を短くすることができるので、駆動回路部の薄膜トラン
ジスタの高速動作を実現し、省電力化を図ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態８）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図１７に示す。
図１７は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１お
よび筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、
軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことが
できる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図１７では表示部２７０５）に文章を表示し、左側の表示部
（図１７では表示部２７０７）に画像を表示することができる。
また、図１７では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側
面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケ
ーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成と
してもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成として
もよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
（実施の形態９）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
図１８（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、
筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持し
た構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図１８（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォト
フレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０
３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像
データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部９７０３と同一面に組み込まれていてもよいが、側面
や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレーム
９７００の記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを
挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させるこ
とができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図１９（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
１９（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書
に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成
とすることができる。図１９（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプ
ログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信
を行って情報を共有する機能を有する。なお、図１９（Ａ）に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。
図１９（Ｂ）は大型遊技機であるスロットマシンの一例を示している。スロットマシン９
９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９
９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、
スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限
定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他
付属設備が適宜設けられた構成とすることができる。
図２０（Ａ）は携帯型のコンピュータの一例を示す斜視図である。
図２０（Ａ）の携帯型のコンピュータは、上部筐体９３０１と下部筐体９３０２とを接続
するヒンジユニットを閉状態として表示部９３０３を有する上部筐体９３０１と、キーボ
ード９３０４を有する下部筐体９３０２とを重ねた状態とすることができ、持ち運ぶこと
が便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態
として、表示部９３０３を見て入力操作を行うことができる。
また、下部筐体９３０２はキーボード９３０４の他に入力操作を行うポインティングデバ
イス９３０６を有する。また、表示部９３０３をタッチ入力パネルとすれば、表示部の一
部に触れることで入力操作を行うこともできる。また、下部筐体９３０２はＣＰＵやハー
ドディスク等の演算機能部を有している。また、下部筐体９３０２は他の機器、例えばＵ
ＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート９３０５を有して
いる。
上部筐体９３０１には更に上部筐体９３０１内部にスライドさせて収納可能な表示部９３
０７を有しており、広い表示画面を実現することができる。また、収納可能な表示部９３
０７の画面の向きを使用者は調節できる。また、収納可能な表示部９３０７をタッチ入力
パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
表示部９３０３または収納可能な表示部９３０７は、液晶表示パネル、有機発光素子また
は無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
また、図２０（Ａ）の携帯型のコンピュータは、受信機などを備えた構成として、テレビ
放送を受信して映像を表示部に表示することができる。また、上部筐体９３０１と下部筐
体９３０２とを接続するヒンジユニットを閉状態としたまま、表示部９３０７をスライド
させて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる
。この場合には、ヒンジユニットを開状態として表示部９３０３を表示させず、さらにテ
レビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることがで
き、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
また、図２０（Ｂ）は、腕時計のように使用者の腕に装着可能な形態を有している携帯電
話の一例を示す斜視図である。
この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本
体を腕に装着するためのバンド部９２０４、腕に対するバンド部９２０４の固定状態を調
節する調節部９２０５、表示部９２０１、スピーカ９２０７、及びマイク９２０８から構
成されている。
また、本体は、操作スイッチ９２０３を有し、電源入力スイッチや、表示切り替えスイッ
チや、撮像開始指示スイッチの他、例えばスイッチを押すとインターネット用のプログラ
ムが起動されるなど、各ファンクションを対応づけることができる。
この携帯電話の入力操作は、表示部９２０１に指や入力ペンなどで触れること、又は操作
スイッチ９２０３の操作、またはマイク９２０８への音声入力により行われる。なお、図
２０（Ｂ）では、表示部９２０１に表示された表示ボタン９２０２を図示しており、指な
どで触れることにより入力を行うことができる。
また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手
段を有するカメラ部９２０６を有する。なお、特にカメラ部は設けなくともよい。
また、図２０（Ｂ）に示す携帯電話は、テレビ放送の受信機などを備えた構成として、テ
レビ放送を受信して映像を表示部９２０１に表示することができ、さらにメモリなどの記
憶装置などを備えた構成として、テレビ放送をメモリに録画できる。また、図２０（Ｂ）
に示す携帯電話は、ＧＰＳなどの位置情報を収集できる機能を有していてもよい。
表示部９２０１は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パ
ネルなどの映像表示装置を用いる。図２０（Ｂ）に示す携帯電話は、小型、且つ、軽量で
あるため、バッテリー容量が限られており、表示部９２０１に用いる表示装置は低消費電
力で駆動できるパネルを用いることが好ましい。
なお、図２０（Ｂ）では”腕”に装着するタイプの電子機器を図示したが、特に限定され
ず、携行できる形状を有しているものであればよい。
（実施の形態１０）
本実施の形態では、半導体装置の一形態として、実施の形態１で示す薄膜トランジスタを
有する表示装置の例を図２１乃至図３４を用いて説明する。本実施の形態は、表示素子と
して液晶素子を用いた液晶表示装置の例を図２１乃至図３４を用いて説明する。図２１乃
至図３４の液晶表示装置に用いられるＴＦＴ６２８、６２９は、実施の形態１で示す薄膜
トランジスタを適用することができ、実施の形態１で示す工程で同様に作製できる電気特
性及び信頼性の高い薄膜トランジスタである。ＴＦＴ６２８及びＴＦＴ６２９は、酸化物
半導体層をチャネル形成領域とする薄膜トランジスタである。図２１乃至図３４では、薄
膜トランジスタの一例として図４に示す薄膜トランジスタを用いる場合について説明する
が、これに限定されるものではない。
はじめにＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について示す
。ＶＡ型とは、液晶表示パネルの液晶分子の配列を制御する方式の一種であり、電圧が印
加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。本実施の
形態では、特に画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別
の方向に分子を倒すよう工夫されている。これをマルチドメイン化あるいはマルチドメイ
ン設計という。以下の説明では、マルチドメイン設計が考慮された液晶表示装置について
説明する。
図２２及び図２３は、それぞれ画素電極層及び対向電極層を示している。なお、図２２は
画素電極層が形成される基板側の平面図であり、図中に示す切断線Ｅ−Ｆに対応する断面
構造を図２１に表している。また、図２３は対向電極層が形成される基板側の平面図であ
る。以下の説明ではこれらの図を参照して説明する。
図２１は、ＴＦＴ６２８とそれに接続する画素電極層６２４、及び保持容量部６３０が形
成された基板６００と、対向電極層６４０等が形成される対向基板６０１とが重ね合わせ
られ、液晶が注入された状態を示している。
対向基板６０１においてスペーサ（図示せず）が形成される位置には、第１の着色膜、第
２の着色膜、第３着色膜（図示せず）、対向電極層６４０が形成されている。この構造に
より、液晶の配向を制御するための突起６４４とスペーサの高さを異ならせている。画素
電極層６２４上には配向膜６４８が形成され、同様に対向電極層６４０上にも配向膜６４
６が形成されている。基板６００と対向基板６０１の間に液晶層６５０が形成されている
。
スペーサはここでは柱状スペーサを用いて示したがビーズスペーサを散布してもよい。さ
らには、スペーサを基板６００上に形成される画素電極層６２４上に形成してもよい。
基板６００上には、ＴＦＴ６２８とそれに接続する画素電極６２４、及び保持容量部６３
０が形成される。画素電極層６２４は、ＴＦＴ６２８、配線６１６、及び保持容量部６３
０を覆う絶縁膜６２０、絶縁膜６２０を覆う絶縁膜６９６、絶縁膜６９６を覆う第３絶縁
膜６２２をそれぞれ貫通するコンタクトホール６２３で、配線６１８と接続する。ＴＦＴ
６２８は実施の形態１で示す薄膜トランジスタを適宜用いることができる。また、保持容
量部６３０は、ＴＦＴ６２８のゲート配線６０２と同時に形成した第１の容量配線である
容量配線６０４と、ゲート絶縁膜６０６と、配線６１６、６１８と同時に形成した第２の
容量配線である容量配線６１７で構成される。
画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、液晶素子が形
成されている。
図２２に基板６００上の平面構造を示す。画素電極層６２４は実施の形態１で示した材料
を用いて形成する。画素電極層６２４にはスリット６２５を設ける。スリット６２５は液
晶の配向を制御するためのものである。
図２２に示すＴＦＴ６２９とそれに接続する画素電極層６２６及び保持容量部６３１は、
それぞれＴＦＴ６２８、画素電極層６２４及び保持容量部６３０と同様に形成することが
できる。ＴＦＴ６２８とＴＦＴ６２９は共に配線６１６と接続している。この液晶表示パ
ネルの画素（ピクセル）は、画素電極層６２４と画素電極層６２６により構成されている
。画素電極層６２４と画素電極層６２６はサブピクセルである。
図２３に対向基板側の構造を示す。対向電極層６４０は、画素電極層６２４と同様の材料
を用いて形成することが好ましい。対向電極層６４０上には液晶の配向を制御する突起６
４４が形成されている。なお、図２３に基板６００上に形成される画素電極層６２４及び
画素電極層６２６を破線で示し、対向電極層６４０と、画素電極層６２４及び画素電極層
６２６が重なり合って配置されている様子を示している。
この画素構造の等価回路を図２４に示す。ＴＦＴ６２８とＴＦＴ６２９は、共にゲート配
線６０２、配線６１６と接続している。この場合、容量配線６０４と容量配線６０５の電
位を異ならせることで、液晶素子６５１と液晶素子６５２の動作を異ならせることができ
る。すなわち、容量配線６０４と容量配線６０５の電位を個別に制御することにより液晶
の配向を精密に制御して視野角を広げている。
スリット６２５を設けた画素電極層６２４に電圧を印加すると、スリット６２５の近傍に
は電界の歪み（斜め電界）が発生する。このスリット６２５と、対向基板６０１側の突起
６４４とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の
配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、
マルチドメイン化して液晶表示パネルの視野角を広げている。
次に、上記とは異なるＶＡ型の液晶表示装置について、図２５乃至図２８を用いて説明す
る。
図２５と図２６は、ＶＡ型液晶表示パネルの画素構造を示している。図２６は基板６００
の平面図であり、図中に示す切断線Ｙ−Ｚに対応する断面構造を図２５に表している。以
下の説明ではこの両図を参照して説明する。
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にＴＦＴが接
続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すな
わち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立
して制御する構成を有している。
画素電極層６２４は、絶縁膜６２０、絶縁膜６９６及び絶縁膜６２２をそれぞれ貫通する
コンタクトホール６２３において、配線６１８でＴＦＴ６２８と接続している。また、画
素電極層６２６は、絶縁膜６２０、絶縁膜６９６及び絶縁膜６２２をそれぞれ貫通するコ
ンタクトホール６２７において、配線６１９でＴＦＴ６２９と接続している。ＴＦＴ６２
８のゲート配線６０２と、ＴＦＴ６２９のゲート配線６０３には、異なるゲート信号を与
えることができるように分離されている。一方、データ線として機能する配線６１６は、
ＴＦＴ６２８とＴＦＴ６２９で共通に用いられている。ＴＦＴ６２８とＴＦＴ６２９は実
施の形態１で示す薄膜トランジスタを適宜用いることができる。また、容量配線６９０が
設けられている。なお、ゲート配線６０２、ゲート配線６０３及び容量配線６９０上には
ゲート絶縁膜６０６が形成されている。
画素電極層６２４と画素電極層６２６の形状は異なっており、スリット６２５によって分
離されている。Ｖ字型に広がる画素電極層６２４の外側を囲むように画素電極層６２６が
形成されている。画素電極層６２４と画素電極層６２６に印加する電圧のタイミングを、
ＴＦＴ６２８及びＴＦＴ６２９により異ならせることで、液晶の配向を制御している。こ
の画素構造の等価回路を図２８に示す。ＴＦＴ６２８はゲート配線６０２と接続し、ＴＦ
Ｔ６２９はゲート配線６０３と接続している。また、ＴＦＴ６２８とＴＦＴ６２９は、共
に配線６１６と接続している。ゲート配線６０２とゲート配線６０３に異なるゲート信号
を与えることで、液晶素子６５１と液晶素子６５２の動作を異ならせることができる。す
なわち、ＴＦＴ６２８とＴＦＴ６２９の動作を個別に制御することにより、液晶素子６５
１と液晶素子６５２の液晶の配向を精密に制御して視野角を広げることができる。
対向基板６０１には、着色膜６３６、対向電極層６４０が形成されている。また、着色膜
６３６と対向電極層６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いで
いる。図２７に対向基板側の構造を示す。対向電極層６４０は異なる画素間で共通化され
ている電極であるが、スリット６４１が形成されている。このスリット６４１と、画素電
極層６２４及び画素電極層６２６側のスリット６２５とを交互に咬み合うように配置する
ことで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これにより
、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。なお
、図２７に基板６００上に形成される画素電極層６２４及び画素電極層６２６を破線で示
し、対向電極層６４０と、画素電極層６２４及び画素電極層６２６が重なり合って配置さ
れている様子を示している。
画素電極層６２４及び画素電極層６２６上には配向膜６４８が形成され、同様に対向電極
層６４０上にも配向膜６４６が形成されている。基板６００と対向基板６０１の間に液晶
層６５０が形成されている。また、画素電極層６２４と液晶層６５０と対向電極層６４０
が重なり合うことで、第１の液晶素子が形成されている。また、画素電極層６２６と液晶
層６５０と対向電極層６４０が重なり合うことで、第２の液晶素子が形成されている。ま
た、図２５乃至図２８で説明する表示パネルの画素構造は、一画素に第１の液晶素子と第
２の液晶素子が設けられたマルチドメイン構造となっている。
次に、横電界方式の液晶表示装置について示す。横電界方式は、セル内の液晶分子に対し
て水平方向に電界を加えることで液晶を駆動して階調表現する方式である。この方式によ
れば、視野角を約１８０度にまで広げることができる。以下の説明では、横電界方式を採
用する液晶表示装置について説明する。
図２９は、ＴＦＴ６２８とそれに接続する画素電極層６２４が形成された基板６００と、
対向基板６０１を重ね合わせ、液晶を注入した状態を示している。対向基板６０１には着
色膜６３６、平坦化膜６３７などが形成されている。なお、対向基板６０１側に対向電極
は設けられていない。基板６００と対向基板６０１の間に、配向膜６４６及び配向膜６４
８を介して液晶層６５０が形成されている。
基板６００上には、第１の画素電極である画素電極層６０７及び画素電極層６０７に接続
する容量配線６０４、並びに実施の形態１で示すＴＦＴ６２８が形成される。また、画素
電極層６０７は略画素の形状に区画化した形状で形成する。なお、画素電極層６０７及び
容量配線６０４上にはゲート絶縁膜６０６が形成される。
ＴＦＴ６２８の配線６１６、配線６１８がゲート絶縁膜６０６上に形成される。配線６１
６は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であ
ると同時に、ＴＦＴ６２８のソース領域又はドレイン領域と接続し、ソース及びドレイン
の一方の電極となる。配線６１８はソース及びドレインの他方の電極となり、第２の画素
電極となる画素電極層６２４と接続する配線である。
配線６１６、配線６１８上に絶縁膜６２０が形成され、絶縁膜６２０の上に絶縁膜６９６
が形成される。また、絶縁膜６９６上には、絶縁膜６２０及び絶縁膜６９６に形成される
コンタクトホールにおいて、配線６１８に接続する画素電極層６２４が形成される。画素
電極層６２４は実施の形態５で示した画素電極層４０３０と同様の材料を用いて形成する
。
このようにして、基板６００上にＴＦＴ６２８とそれに接続する画素電極層６２４が形成
される。なお、保持容量は第１の画素電極である画素電極層６０７と第２の画素電極であ
る画素電極層６２４の間で形成している。
図３０は、画素電極の構成を示す平面図である。図３０に示す切断線Ｏ−Ｐに対応する断
面構造を図２９に表している。画素電極層６２４にはスリット６２５が設けられる。スリ
ット６２５は液晶の配向を制御するためのものである。この場合、電界は画素電極層６０
７と画素電極層６２４の間で発生する。画素電極層６０７と画素電極層６２４の間にはゲ
ート絶縁膜６０６が形成されているが、ゲート絶縁膜６０６の厚さは５０〜２００ｎｍで
あり、２〜１０μｍである液晶層の厚さと比較して十分薄いので、実質的に基板６００と
平行な方向（水平方向）に電界が発生する。この電界により液晶の配向が制御される。こ
の基板と略平行な方向の電界を利用して液晶分子を水平に回転させる。この場合、液晶分
子はどの状態でも水平であるため、見る角度によるコントラストなどの影響は少なく、視
野角が広がることとなる。また、第１の画素電極層６０７と画素電極層６２４は共に透光
性の電極であるので、開口率を向上させることができる。
次に、横電界方式の液晶表示装置の他の一例について示す。
図３１と図３２は、ＩＰＳ型の液晶表示装置の画素構造を示している。図３２は平面図で
あり、図中に示す切断線Ｖ−Ｗに対応する断面構造を図３１に表している。以下の説明で
はこの両図を参照して説明する。
図３１は、ＴＦＴ６２８とそれに接続する画素電極層６２４が形成された基板６００と、
対向基板６０１を重ね合わせ、液晶を注入した状態を示している。対向基板６０１には着
色膜６３６、平坦化膜６３７などが形成されている。なお、対向基板６０１側に対向電極
は設けられていない。基板６００と対向基板６０１の間に、配向膜６４６及び配向膜６４
８を介して液晶層６５０が形成されている。
基板６００上には、共通電位線６０９、及び実施の形態１で示すＴＦＴ６２８が形成され
る。共通電位線６０９はＴＦＴ６２８のゲート配線６０２と同時に形成することができる
。また、第１の画素電極である画素電極層６０７は略画素の形状に区画化した形状で形成
する。
ＴＦＴ６２８の配線６１６、配線６１８がゲート絶縁膜６０６上に形成される。配線６１
６は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であ
ると同時に、ＴＦＴ６２８のソース領域又はドレイン領域と接続し、ソース及びドレイン
の一方の電極となる。配線６１８は、ソース及びドレインの他方の電極となり第２の画素
電極である画素電極層６２４と接続する配線である。
配線６１６、配線６１８上に絶縁膜６２０が形成され、絶縁膜６２０上に絶縁膜６９６が
形成される。また、絶縁膜６９６上には、絶縁膜６２０及び絶縁膜６９６に形成されるコ
ンタクトホール６２３において、配線６１８に接続する画素電極層６２４が形成される。
画素電極層６２４は実施の形態５で示した画素電極層４０３０と同様の材料を用いて形成
する。なお、図３２に示すように、画素電極層６２４は、共通電位線６０９と同時に形成
した櫛形の電極と横電界が発生するように形成される。また、画素電極層６２４の櫛歯の
部分が共通電位線６０９と同時に形成した櫛形の電極と交互に咬み合うように形成される
。
画素電極層６２４に印加される電位と共通電位線６０９の電位との間に電界が生じると、
この電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶
分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度
によるコントラストなどの影響は少なく、視野角が広がることとなる。
このようにして、基板６００上にＴＦＴ６２８とそれに接続する画素電極層６２４が形成
される。保持容量は共通電位線６０９と容量電極６１５の間にゲート絶縁膜６０６を設け
、それにより形成している。容量電極６１５と画素電極層６２４はコンタクトホール６３
３を介して接続されている。
次に、ＴＮ型の液晶表示装置の形態について示す。
図３３と図３４は、ＴＮ型の液晶表示装置の画素構造を示している。図３４は平面図であ
り、図中に示す切断線Ｋ−Ｌに対応する断面構造を図３３に表している。以下の説明では
この両図を参照して説明する。
画素電極層６２４はコンタクトホール６２３により、配線６１８でＴＦＴ６２８と接続し
ている。データ線として機能する配線６１６は、ＴＦＴ６２８と接続している。ＴＦＴ６
２８は実施の形態１に示すＴＦＴのいずれかを適用することができる。
画素電極層６２４は、先の実施の形態に示す画素電極層と同様の材料を用いて形成される
。容量配線６０４はＴＦＴ６２８のゲート配線６０２と同時に形成することができる。ゲ
ート配線６０２及び容量配線６０４上にはゲート絶縁膜６０６が形成される。保持容量は
、容量配線６０４と容量電極６１５の間にゲート絶縁膜６０６を介して形成している。容
量電極６１５と画素電極層６２４はコンタクトホール６２３を介して接続されている。
対向基板６０１には、着色膜６３６、対向電極層６４０が形成されている。また、着色膜
６３６と対向電極層６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いで
いる。液晶層６５０は画素電極層６２４と対向電極層６４０の間に配向膜６４８及び配向
膜６４６を介して形成されている。
画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、液晶素子が形
成されている。
また、基板６００または対向基板６０１にカラーフィルタなどが形成されていても良い。
また、基板６００の薄膜トランジスタが形成されている面とは逆の面に偏光板を貼り合わ
せ、また対向基板６０１の対向電極層６４０が形成されている面とは逆の面に、偏光板を
貼り合わせておく。
以上の工程により、表示装置として液晶表示装置を作製することができる。本実施の形態
の液晶表示装置は、開口率が高い液晶表示装置である。
実施の形態１乃至実施の形態３に示す薄膜トランジスタの作製方法を用いて上記液晶表示
装置の画素部の薄膜トランジスタを作製することにより、各画素の薄膜トランジスタのし
きい値電圧のバラツキに起因する表示ムラを抑制することができる。
また、実施の形態１乃至実施の形態３に示す薄膜トランジスタの作製方法を用いて液晶表
示装置の駆動回路の薄膜トランジスタを作製することにより、しきい値電圧をマイナスシ
フトさせることなく、チャネル長を短くすることができるので、駆動回路部の薄膜トラン
ジスタの高速動作を実現し、省電力化を図ることができる。
本実施例では、本発明の一形態に示す薄膜トランジスタの作製方法を用いて薄膜トランジ
スタを作製し、昇温と降温を繰り返す第２の熱処理による、薄膜トランジスタのしきい値
電圧のチャネル長依存性及び電界効果移動度の変化について評価した結果を示す。
本実施例では、同一基板上にチャネル長Ｌの長さを３μｍ、４μｍ、５μｍ、６μｍ、８
μｍ、１０μｍ、１５μｍ、２０μｍ、３０μｍ、４０μｍ、５０μｍとする薄膜トラン
ジスタを作製し、昇温と降温を繰り返す第２の熱処理による、薄膜トランジスタのしきい
値電圧のチャネル長依存性及び電界効果移動度の変化について評価した。まず、薄膜トラ
ンジスタの作製方法について説明する。
まず、ガラス基板上に下地膜として、ＣＶＤ法により膜厚１００ｎｍの酸化窒化珪素膜を
形成し、酸化窒化珪素膜上にゲート電極層としてスパッタ法により膜厚１５０ｎｍのタン
グステン膜を形成し、ゲート電極層上にゲート絶縁層としてＣＶＤ法により膜厚１００ｎ
ｍの酸化窒化珪素膜を形成した。
次に、ゲート絶縁層上に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体成膜用ターゲット（Ｉｎ
２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を
６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン
：酸素＝３０ｓｃｃｍ：１５ｓｃｃｍ）雰囲気下で成膜し、膜厚５０ｎｍの酸化物半導体
層を形成した。
次に、酸化物半導体層を窒素雰囲気下、４５０℃で１時間、第１の熱処理を行った。
酸化物半導体層上にソース電極層及びドレイン電極層としてチタン膜（膜厚５０ｎｍ）、
アルミニウム膜（膜厚２００ｎｍ）、及びチタン膜（膜厚５０ｎｍ）の積層を、スパッタ
法により形成した。その後、電極層をエッチングしてソース電極層及びドレイン電極層を
形成し、薄膜トランジスタのチャネル長Ｌの長さが３μｍ、４μｍ、５μｍ、６μｍ、８
μｍ、１０μｍ、１５μｍ、２０μｍ、３０μｍ、４０μｍ、５０μｍ、チャネル幅Ｗが
２０μｍとなるようにした。
次に、酸化物半導体層に接するように保護絶縁層としてスパッタ法により膜厚３００ｎｍ
の酸化珪素膜を形成した。さらに保護絶縁層上に配線層としてシリコンを５重量％含む酸
化インジウム酸化スズ合金（ＩＴＯ）膜を膜厚１１０ｎｍで、スパッタ法を用いて成膜し
た。それから酸化物半導体層を窒素雰囲気下、２５０℃で１時間、熱処理を行った。
次に、大気雰囲気下で昇温と降温を繰り返す第２の熱処理を行った。図４に第２の熱処理
工程を縦軸に温度［℃］、横軸に時間［分］をとったグラフで示す。図４に示すように、
第２の熱処理は、０分〜２０分の２０分間で２５℃から１５０℃に昇温する昇温過程と、
２０分〜６０分の４０分間、温度を１５０℃に維持する高温維持過程と、６０分〜１０５
分の４５分間で１５０℃から２５℃に冷却する降温過程と、１０５分〜１２０分の１５分
間、温度を２５℃に維持する低温維持過程と、からなるサイクルを１０回繰り返す。
以上の工程により、チャネル幅Ｗの長さを２０μｍ、チャネル長Ｌの長さを３μｍ、４μ
ｍ、５μｍ、６μｍ、８μｍ、１０μｍ、１５μｍ、２０μｍ、３０μｍ、４０μｍ、５
０μｍとする薄膜トランジスタを同一基板上に作製した。
第２の熱処理の前後で各薄膜トランジスタの電流電圧特性を測定し、第２の熱処理による
、薄膜トランジスタのしきい値電圧のチャネル長依存性及び電界効果移動度の変化につい
て評価した。
図５（Ａ）に第２の熱処理前の各薄膜トランジスタのしきい値電圧及び電界効果移動度を
、図５（Ｂ）に第２の熱処理後の各薄膜トランジスタのしきい値電圧及び電界効果移動度
を示す。図５（Ａ）、図５（Ｂ）は縦軸にしきい値電圧（Ｖｔｈ１［Ｖ］、Ｖｔｈ２［Ｖ
］）及び電界効果移動度（μＦＥ［ｃｍ２／Ｖｓ］）をとり、横軸にチャネル長（Ｌ［μ
ｍ］）をとる。ここで、しきい値電圧Ｖｔｈ１、しきい値電圧Ｖｔｈ２はしきい値電圧の
評価方法が異なる。
しきい値電圧Ｖｔｈ１は、ゲート電圧（Ｖｇ［Ｖ］）を横軸、ドレイン電流の平方根（Ｉ
ｄ１／２）を縦軸にプロットしたグラフにおいて、最大傾きであるＩｄ１／２の接線を外
挿したときのＶｇ軸との交点で定義する。また、しきい値電圧Ｖｔｈ２は、ゲート電圧（
Ｖｇ［Ｖ］）を横軸、ドレイン電流の対数を縦軸にプロットしたグラフにおいて、最大傾
きであるＩｄの接線を外挿したときのＩｄ＝１．０×１０−１２［Ａ］軸との交点で定義
する。
図５（Ａ）を見ると、しきい値電圧Ｖｔｈ１、Ｖｔｈ２はチャネル長Ｌが短くなるにつれ
て減少しており、チャネル長Ｌが２０μｍ以下になるとその傾向が顕著になる。特にしき
い値電圧Ｖｔｈ２は、チャネル長Ｌが１０μｍ以下になるとマイナスとなっている。それ
に対して、図５（Ｂ）では、しきい値電圧Ｖｔｈ１、Ｖｔｈ２がチャネル長Ｌの減少と共
に減少する傾向は見られるが、図５（Ａ）に比べると緩和されている。特に、チャネル長
Ｌが２０μｍ以下の部分では、図５（Ａ）よりしきい値電圧Ｖｔｈ１、Ｖｔｈ２の減少が
抑えられており、最もチャネル長の短いＬ＝３μｍの場合も、しきい値電圧Ｖｔｈ１、Ｖ
ｔｈ２が０より大きく、ノーマリーオフとなっている。
よって、チャネル長Ｌを短くすることに伴うしきい値電圧のマイナスシフトが、第２の熱
処理により、抑制されることが分かった。
また、図５（Ａ）では、電界効果移動度μＦＥが１０．７ｃｍ２／Ｖｓ〜１１．５ｃｍ２
／Ｖｓ程度だが、図５（Ｂ）では、電界効果移動度μＦＥが１１．３ｃｍ２／Ｖｓ〜１２
．２ｃｍ２／Ｖｓ程度に増加している。よって、第２の熱処理により電界効果移動度μＦ
Ｅが増加している。
以上のことから、第１の熱処理によって脱水化または脱水素化させた酸化物半導体層を有
する、薄膜トランジスタを覆うように保護絶縁層を形成し、昇温と降温を複数回繰り返す
第２の熱処理を行うことによって、チャネル長Ｌを短くすることに伴うしきい値電圧のマ
イナスシフトが抑制されることが分かった。また、第２の熱処理により、薄膜トランジス
タの電界効果移動度μＦＥを増加できることが分かった。
本実施例では、本発明の一形態に示す薄膜トランジスタの作製方法を用いて薄膜トランジ
スタを作製し、昇温と降温を繰り返す第２の熱処理による、同一基板上の薄膜トランジス
タのしきい値電圧のバラツキの変化について評価した結果を示す。
本実施例では、同一基板上にチャネル長Ｌの長さを３μｍ、チャネル幅の長さを２０μｍ
、とする複数の薄膜トランジスタを作製し、昇温と降温を繰り返す第２の熱処理による、
同一基板上の薄膜トランジスタのしきい値電圧のバラツキの変化について評価した。薄膜
トランジスタの作製方法については、実施例１と同様なので実施例１を参照されたい。
実施例１と同様に、第２の熱処理の前後で各薄膜トランジスタの電流電圧特性を測定し、
第２の熱処理による、同一基板上の薄膜トランジスタのしきい値電圧のバラツキについて
評価した。
図６（Ａ）に第２の熱処理前の各薄膜トランジスタの電流電圧特性及び電界効果移動度を
、図６（Ｂ）に第２の熱処理後の各薄膜トランジスタの電流電圧特性及び電界効果移動度
を示す。図６（Ａ）、図６（Ｂ）は縦軸にドレイン電流（ＩＤ［Ａ］）及び電界効果移動
度（μＦＥ［ｃｍ２／Ｖｓ］）をとり、横軸にゲート電圧（ＶＧ［Ｖ］）をとる。ここで
、図６（Ａ）、図６（Ｂ）は、ドレイン電流ＩＤはドレイン電圧ＶＤを１Ｖ、１０Ｖとし
て測定したものを、電界効果移動度μＦＥはドレイン電圧ＶＤを１０Ｖとして測定したも
のを表示している。
図６（Ａ）を見ると、第２の熱処理の前の薄膜トランジスタは、ドレイン電圧ＶＤが１Ｖ
、１０Ｖに関わらず、しきい値電圧が０Ｖより小さく、同一基板面内でしきい値電圧の値
にバラツキがある。それに対して図６（Ｂ）では、薄膜トランジスタのしきい値電圧の値
は、ドレイン電圧の値に関わらず、同一基板面内でＶＧ＝０Ｖにほぼ同じ値をとっている
。よって、第２の熱処理により、同一基板面上の薄膜トランジスタのしきい値電圧のバラ
ツキが抑制されることが確認された。
また、図６（Ａ）と図６（Ｂ）の電界効果移動度μＦＥを比較すると、実施例１と同様に
、第２の熱処理によって増加しているのが見受けられる。
以上のことから、第１の熱処理によって脱水化または脱水素化させた酸化物半導体層を有
する、薄膜トランジスタを覆うように保護絶縁層を形成し、昇温と降温を複数回繰り返す
第２の熱処理を行うことによって、同一基板面上の薄膜トランジスタのしきい値電圧のバ
ラツキが抑制され、しきい値電圧を０Ｖに近い正のゲート電圧にできることが分かった。
また、第２の熱処理により、薄膜トランジスタの電界効果移動度μＦＥを増加できること
が分かった。
本実施例では、実施例１とは異なる方法で第２の熱処理を行って、薄膜トランジスタを作
製し、薄膜トランジスタのしきい値電圧のチャネル長依存性及び電界効果移動度の変化に
ついて評価した結果を示す。
実施例１では、第２の熱処理として、第１の熱処理より低い温度で昇温と降温を１０回繰
り返す熱処理を行ったが、本実施例では、第２の熱処理として、第１の熱処理より低い温
度を保ったまま、第１の熱処理より長時間連続して熱処理を行った。なお、本実施例は、
第２の熱処理以外の工程は、実施例１と同様なので、それまでの過程は、実施例１を参考
にされたい。
第２の熱処理として、大気雰囲気下で、第１の熱処理より低い温度を保ったまま、第１の
熱処理より長時間連続して熱処理を行った。詳しくは、第２の熱処理として、３５分間で
２５℃から１５０℃に昇温する昇温過程と、５６５分間、温度を１５０℃に維持する高温
維持過程と、４５分間で１５０℃から２５℃に冷却する降温過程と、を行った。
以上の工程により、チャネル幅Ｗの長さを２０μｍ、チャネル長Ｌの長さを３μｍ、４μ
ｍ、５μｍ、６μｍ、８μｍ、１０μｍ、１５μｍ、２０μｍ、３０μｍ、４０μｍ、５
０μｍとする薄膜トランジスタを同一基板上に作製した。
実施例１と同様に、第２の熱処理の前後で各薄膜トランジスタの電流電圧特性を測定し、
第２の熱処理による、薄膜トランジスタのしきい値電圧のチャネル長依存性及び電界効果
移動度の変化について評価した。
図３７（Ａ）に第２の熱処理前の各薄膜トランジスタのしきい値電圧及び電界効果移動度
を、図３７（Ｂ）に第２の熱処理後の各薄膜トランジスタのしきい値電圧及び電界効果移
動度を示す。図３７（Ａ）、図３７（Ｂ）は縦軸にしきい値電圧（Ｖｔｈ１［Ｖ］、Ｖｔ
ｈ２［Ｖ］）及び電界効果移動度（μＦＥ［ｃｍ２／Ｖｓ］）をとり、横軸にチャネル長
（Ｌ［μｍ］）をとる。ここで、しきい値電圧Ｖｔｈ１、しきい値電圧Ｖｔｈ２の定義は
、実施例１と同様である。
図３７（Ａ）を見ると、実施例１と同様に、チャネル長の減少に伴い、しきい値電圧Ｖｔ
ｈ１、Ｖｔｈ２が減少している。それに対して、図３７（Ｂ）では、チャネル長の減少に
伴い、しきい値電圧Ｖｔｈ１、Ｖｔｈ２が減少する傾向が緩和され、特に、チャネル長Ｌ
が２０μｍ以下の部分では、図３７（Ａ）よりしきい値電圧Ｖｔｈ１、Ｖｔｈ２の減少が
抑えられており、最もチャネル長の短いＬ＝３μｍの場合も、しきい値電圧Ｖｔｈ１、Ｖ
ｔｈ２が０より大きく、ノーマリーオフとなっている。
よって、実施例１と同様に、チャネル長Ｌを短くすることに伴うしきい値電圧のマイナス
シフトが、第１の熱処理より低い温度を保ったまま、第１の熱処理より長時間連続して熱
処理を行う第２の熱処理により、抑制されることが分かった。
また、図３７（Ａ）、図３７（Ｂ）を比較すると、第２の熱処理により電界効果移動度μ
ＦＥが増加している。
以上のことから、第１の熱処理によって脱水化または脱水素化させた酸化物半導体層を有
する、薄膜トランジスタを覆うように保護絶縁層を形成し、第１の熱処理より低い温度を
保ったまま、第１の熱処理より長時間連続して熱処理を行う第２の熱処理を行うことによ
って、チャネル長Ｌを短くすることに伴うしきい値電圧のマイナスシフトが抑制されるこ
とが分かった。また、第２の熱処理により、薄膜トランジスタの電界効果移動度μＦＥを
増加できることが分かった。
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ 保護絶縁層
４３２ 酸化物半導体層
４５０ 基板
４５１ ゲート電極層
４５２ ゲート絶縁層
４５３ 酸化物半導体層
４５５ａ ソース電極層
４５５ｂ ドレイン電極層
４５７ 保護絶縁層
４６０ 薄膜トランジスタ
４６１ 薄膜トランジスタ
４７０ 基板
４７１ ゲート電極層
４７２ ゲート絶縁層
４７３ 酸化物半導体層
４７５ａ ソース電極層
４７５ｂ ドレイン電極層
４７７ 保護絶縁層
４８０ チャネル保護層
４８１ 薄膜トランジスタ
５８０ 基板
５８１ 薄膜トランジスタ
５８３ 絶縁膜
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９４ キャビティ
５９５ 充填材
５９６ 基板
６００ 基板
６０１ 対向基板
６０２ ゲート配線
６０３ ゲート配線
６０４ 容量配線
６０５ 容量配線
６０６ ゲート絶縁膜
６０７ 画素電極層
６０９ 共通電位線
６１５ 容量電極
６１６ 配線
６１７ 容量配線
６１８ 配線
６１９ 配線
６２０ 絶縁膜
６２２ 絶縁膜
６２３ コンタクトホール
６２４ 画素電極層
６２５ スリット
６２６ 画素電極層
６２７ コンタクトホール
６２８ ＴＦＴ
６２９ ＴＦＴ
６３０ 保持容量部
６３１ 保持容量部
６３３ コンタクトホール
６３６ 着色膜
６３７ 平坦化膜
６４０ 対向電極層
６４１ スリット
６４４ 突起
６４６ 配向膜
６４８ 配向膜
６５０ 液晶層
６５１ 液晶素子
６５２ 液晶素子
６９０ 容量配線
６９６ 絶縁膜
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 保護絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 酸化物絶縁層
４０３５ スペーサ
４０４０ 導電層
４０４１ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１９ 異方性導電膜
４５２０ 隔壁
４５４０ 導電層
４５４１ 絶縁層
４５４３ 保護絶縁層
４５４４ 絶縁層
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 走査線駆動回路
５３０４ 信号線駆動回路
５３０５ タイミング制御回路
５４４４ 平坦化絶縁層
５６０１ シフトレジスタ
５６０２ スイッチング回路
５６０３ 薄膜トランジスタ
５６０４ 配線
５６０５ 配線
５９０ａ 黒色領域
５９０ｂ 白色領域
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ 駆動用ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ ＥＬ層
７００５ 陽極
７００８ 陰極
７００９ 隔壁
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ ＥＬ層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０１９ 隔壁
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ ＥＬ層
７０２５ 陽極
７０２７ 導電膜
７０２９ 隔壁
７０３０ ドレイン電極層
７０３１ 酸化物絶縁層
７０３２ 絶縁層
７０３３ カラーフィルタ層
７０３４ オーバーコート層
７０３５ 保護絶縁層
７０４１ 酸化物絶縁層
７０４２ 絶縁層
７０４３ カラーフィルタ層
７０４４ オーバーコート層
７０４５ 保護絶縁層
７０５０ 接続電極層
７０５１ 酸化物絶縁層
７０５２ 保護絶縁層
７０５３ 平坦化絶縁層
７０５５ 絶縁層
７０６１ 酸化物絶縁層
７０６２ 保護絶縁層
７０６３ カラーフィルタ層
７０６４ オーバーコート層
７０６５ 保護絶縁層
７０６７ 導電膜
７０７１ 駆動用ＴＦＴ
９２０１ 表示部
９２０２ 表示ボタン
９２０３ 操作スイッチ
９２０５ 調節部
９２０６ カメラ部
９２０７ スピーカ
９２０８ マイク
９３０１ 上部筐体
９３０２ 下部筐体
９３０３ 表示部
９３０４ キーボード
９３０５ 外部接続ポート
９３０６ ポインティングデバイス
９３０７ 表示部
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５１８ａ ＦＰＣ

Claims (3)

  1. ゲート電極層を形成し、
    前記ゲート電極層上にゲート絶縁層を形成し、
    前記ゲート絶縁層上に酸化物半導体層を形成し、
    前記酸化物半導体層に、３５０℃以上７５０℃以下の第１の熱処理を行い、
    前記第１の熱処理後、前記酸化物半導体層と電気的に接続するソース電極層及びドレイン電極層を形成し、
    前記ゲート絶縁層、前記酸化物半導体層、前記ソース電極層及び前記ドレイン電極層上に、前記酸化物半導体層の一部と接する絶縁層を形成し、
    前記絶縁層を形成した後、第２の熱処理を行い、
    前記第２の熱処理の後、第３の熱処理を行い、
    前記第２の熱処理は、前記第１の熱処理より低い温度で行い、
    前記第３の熱処理は、前記第１の熱処理より低い温度で行うことを特徴とする半導体装置の作製方法。
  2. ゲート電極層を形成し、
    前記ゲート電極層上にゲート絶縁層を形成し、
    前記ゲート絶縁層上に酸化物半導体層を形成し、
    前記酸化物半導体層に、３５０℃以上７５０℃以下の第１の熱処理を行い、
    前記第１の熱処理後、前記酸化物半導体層と電気的に接続するソース電極層及びドレイン電極層を形成し、
    前記ゲート絶縁層、前記酸化物半導体層、前記ソース電極層及び前記ドレイン電極層上に、前記酸化物半導体層の一部と接する絶縁層を形成し、
    前記絶縁層を形成した後、第２の熱処理を行い、
    前記第２の熱処理の後、第３の熱処理を行い、
    前記第２の熱処理は、前記第１の熱処理より低い温度で行い、
    前記第３の熱処理は、前記第１の熱処理より低い温度で行い、
    前記第２の熱処理の温度と前記第３の熱処理の温度とは異なる、ことを特徴とする半導体装置の作製方法。
  3. 請求項１または請求項２において、
    前記第２の熱処理は、窒素雰囲気で行い
    前記第３の熱処理は、窒素雰囲気で行うことを特徴とする半導体装置の作製方法。
JP2014229045A 2009-09-04 2014-11-11 半導体装置の作製方法 Active JP5947862B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014229045A JP5947862B2 (ja) 2009-09-04 2014-11-11 半導体装置の作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009205328 2009-09-04
JP2009205328 2009-09-04
JP2009206490 2009-09-07
JP2009206490 2009-09-07
JP2014229045A JP5947862B2 (ja) 2009-09-04 2014-11-11 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010197001A Division JP5649379B2 (ja) 2009-09-04 2010-09-02 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016111985A Division JP6250907B2 (ja) 2009-09-04 2016-06-03 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2015046631A true JP2015046631A (ja) 2015-03-12
JP5947862B2 JP5947862B2 (ja) 2016-07-06

Family

ID=43648103

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2010197001A Active JP5649379B2 (ja) 2009-09-04 2010-09-02 半導体装置の作製方法
JP2014229045A Active JP5947862B2 (ja) 2009-09-04 2014-11-11 半導体装置の作製方法
JP2016111985A Active JP6250907B2 (ja) 2009-09-04 2016-06-03 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010197001A Active JP5649379B2 (ja) 2009-09-04 2010-09-02 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016111985A Active JP6250907B2 (ja) 2009-09-04 2016-06-03 半導体装置の作製方法

Country Status (6)

Country Link
US (5) US8236627B2 (ja)
JP (3) JP5649379B2 (ja)
KR (2) KR101791812B1 (ja)
CN (2) CN104681447A (ja)
TW (5) TWI632613B (ja)
WO (1) WO2011027715A1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6262372A (ja) * 1985-09-13 1987-03-19 Fuji Xerox Co Ltd 複写機の画像と転写用紙の位置合せ装置
KR101791812B1 (ko) 2009-09-04 2017-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011048959A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20170143023A (ko) * 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011065216A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101803553B1 (ko) 2009-11-28 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101878206B1 (ko) 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2012033836A (ja) * 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8709922B2 (en) * 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8946066B2 (en) * 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4982619B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 半導体素子の製造方法及び電界効果型トランジスタの製造方法
US8718224B2 (en) * 2011-08-05 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
JP5984354B2 (ja) * 2011-10-07 2016-09-06 住友電気工業株式会社 半導体素子
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20140252355A1 (en) * 2011-10-21 2014-09-11 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101339082B1 (ko) 2013-02-25 2013-12-09 김동철 습식 플라즈마 열처리 장치 및 이를 이용한 산화물 반도체 박막트랜지스터의 제조 방법
CN103680437A (zh) * 2013-11-11 2014-03-26 京东方科技集团股份有限公司 电流获取装置、驱动装置及方法、阵列基板及其制备方法
JP6509740B2 (ja) * 2013-11-28 2019-05-08 国立大学法人東北大学 半導体素子の製造方法
US9806098B2 (en) * 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2015149467A (ja) * 2014-01-10 2015-08-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
US9917110B2 (en) 2014-03-14 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
KR20170109237A (ko) 2015-02-04 2017-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치
JP6539464B2 (ja) * 2015-03-19 2019-07-03 国立大学法人東北大学 半導体素子の製造方法
CN106252359B (zh) * 2016-08-26 2019-06-11 武汉华星光电技术有限公司 阵列基板及液晶显示面板
KR102436813B1 (ko) * 2017-12-08 2022-08-29 삼성디스플레이 주식회사 표시 패널 및 그 제조방법
CN108550528B (zh) * 2018-03-19 2021-03-05 长江存储科技有限责任公司 半导体器件制造方法
CN108365126A (zh) * 2018-04-25 2018-08-03 江苏集萃有机光电技术研究所有限公司 阳极结构和阳极结构制造方法
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
CN111952317B (zh) * 2020-08-04 2024-04-09 长江存储科技有限责任公司 三维存储器及其制备方法
CN116743134B (zh) * 2023-06-13 2024-01-09 重庆大学 绝缘栅型半导体器件的阈值电压恢复方法及相关产品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003324201A (ja) * 2002-02-26 2003-11-14 Hitachi Ltd 薄膜トランジスタ及びそれを用いた表示装置
JP2007134687A (ja) * 2005-10-14 2007-05-31 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20080277663A1 (en) * 2007-05-08 2008-11-13 Samsung Electronics Co., Ltd. Thin film transistor and method of manufacturing the same
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
WO1999025333A1 (en) * 1997-11-19 1999-05-27 Humanetics Corporation USE OF Δ5-ANDROSTENE-3β-OL-7,17-DIONE IN THE TREATMENT OF LUPUS ERYTHEMATOSUS
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4128428B2 (ja) * 2002-11-08 2008-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI366701B (en) * 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
EP1624333B1 (en) 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP4877873B2 (ja) 2004-08-03 2012-02-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US7247529B2 (en) 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4801407B2 (ja) * 2004-09-30 2011-10-26 株式会社半導体エネルギー研究所 表示装置の作製方法
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2399989C2 (ru) * 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
CN101278403B (zh) 2005-10-14 2010-12-01 株式会社半导体能源研究所 半导体器件及其制造方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7745798B2 (en) * 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
CN101577282A (zh) * 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5256459B2 (ja) * 2006-09-29 2013-08-07 Ｄｏｗａエレクトロニクス株式会社 透明導電膜及びその製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP4170367B2 (ja) * 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101376073B1 (ko) 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
KR101536101B1 (ko) * 2007-08-02 2015-07-13 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
JP2009076536A (ja) * 2007-09-19 2009-04-09 Mitsubishi Electric Corp Ａｌ合金膜、電子デバイス及び電気光学表示装置用アクティブマトリックス基板
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US7968383B2 (en) * 2007-12-20 2011-06-28 Konica Minolta Holdings, Inc. Electronic device and method of manufacturing the same
JP5644111B2 (ja) * 2007-12-26 2014-12-24 コニカミノルタ株式会社 金属酸化物半導体およびその製造方法、半導体素子、薄膜トランジスタ
TWI467761B (zh) * 2008-01-17 2015-01-01 Idemitsu Kosan Co Field effect transistor, semiconductor device and manufacturing method thereof
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
WO2009148154A1 (ja) * 2008-06-06 2009-12-10 出光興産株式会社 酸化物薄膜用スパッタリングターゲットおよびその製造法
JP2010010175A (ja) * 2008-06-24 2010-01-14 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
CN106409684B (zh) * 2009-06-30 2020-01-21 株式会社半导体能源研究所 用于制造半导体器件的方法
KR101791812B1 (ko) * 2009-09-04 2017-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9252279B2 (en) 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003324201A (ja) * 2002-02-26 2003-11-14 Hitachi Ltd 薄膜トランジスタ及びそれを用いた表示装置
JP2007134687A (ja) * 2005-10-14 2007-05-31 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
US20080277663A1 (en) * 2007-05-08 2008-11-13 Samsung Electronics Co., Ltd. Thin film transistor and method of manufacturing the same
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法

Also Published As

Publication number Publication date
CN102484140A (zh) 2012-05-30
KR101791812B1 (ko) 2017-10-30
US20120289008A1 (en) 2012-11-15
TWI654685B (zh) 2019-03-21
TW201628088A (zh) 2016-08-01
US20110059575A1 (en) 2011-03-10
JP2016184755A (ja) 2016-10-20
CN104681447A (zh) 2015-06-03
JP2011077514A (ja) 2011-04-14
TWI632613B (zh) 2018-08-11
JP5649379B2 (ja) 2015-01-07
TW201543579A (zh) 2015-11-16
TW201727752A (zh) 2017-08-01
KR101672072B1 (ko) 2016-11-02
CN102484140B (zh) 2015-04-22
US8236627B2 (en) 2012-08-07
US8466014B2 (en) 2013-06-18
US20130280857A1 (en) 2013-10-24
JP6250907B2 (ja) 2017-12-20
TW201834074A (zh) 2018-09-16
TW201125045A (en) 2011-07-16
TWI539534B (zh) 2016-06-21
US8889496B2 (en) 2014-11-18
KR20120063506A (ko) 2012-06-15
US9768207B2 (en) 2017-09-19
JP5947862B2 (ja) 2016-07-06
TWI505373B (zh) 2015-10-21
US9530806B2 (en) 2016-12-27
WO2011027715A1 (en) 2011-03-10
TWI587400B (zh) 2017-06-11
KR20160129092A (ko) 2016-11-08
US20150044818A1 (en) 2015-02-12
US20160329359A1 (en) 2016-11-10

Similar Documents

Publication Publication Date Title
JP6250907B2 (ja) 半導体装置の作製方法
JP6138391B1 (ja) 半導体装置の作製方法
JP6271050B2 (ja) 半導体装置
JP6229085B2 (ja) 液晶表示装置及びその作製方法
JP5210458B2 (ja) 半導体装置
JP6496062B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160603

R150 Certificate of patent or registration of utility model

Ref document number: 5947862

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250