JP5984354B2 - 半導体素子 - Google Patents
半導体素子 Download PDFInfo
- Publication number
- JP5984354B2 JP5984354B2 JP2011222996A JP2011222996A JP5984354B2 JP 5984354 B2 JP5984354 B2 JP 5984354B2 JP 2011222996 A JP2011222996 A JP 2011222996A JP 2011222996 A JP2011222996 A JP 2011222996A JP 5984354 B2 JP5984354 B2 JP 5984354B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- insulating layer
- gate insulating
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
Description
上記半導体素子において、絶縁層は、ゲート絶縁層およびパッシベーション層の少なくとも一方であることが好ましい。
実施の形態1として、半導体層の組成およびゲート絶縁層の組成に特徴を有するTFTについて説明する。
図1は、半導体素子の一例の概略的な断面図である。図1を参照し、半導体素子としてのTFTは、基板1上に、ゲート電極2、ゲート絶縁層3、チャネル層としての半導体層4とが順に積層され、該半導体層4上にソース電極5およびドレイン電極6が積層される。また、半導体層4のうち、ソース電極5およびドレイン電極6の間であって両電極に被覆されていない領域には、パッシベーション層7が積層されている。図1のTFTはいわゆるボトムゲート型のトランジスタであり、たとえば、液晶表示装置などのスイッチング素子として好適に用いることができる。
半導体層4は、InおよびOを含む酸化物半導体層からなる。具体的には、半導体層4は、In−Ga−Zn−O、In−Al−Mg−O、In−Al−Zn−O、In−Hf−Zn−Oのいずれかからなることが好ましい。なお、「In−Ga−Zn−O」の記載は、In、Ga、ZnおよびOを主成分として含む酸化物半導体を意味し、他の意図しない原子を半導体特性が変化しない程度に僅かに含んでいるものも含む。
本実施の形態1において、ゲート絶縁層3は、Si、FおよびNを含む。TFTにおいて、上記半導体層4がInおよびOを含む酸化物半導体層からなり、さらにゲート絶縁層3がSi、FおよびNを含むことにより、Vthの変化を抑制することができる。ゲート絶縁層3における各元素の定量方法としては、走査型二次電子顕微鏡(SEM)付帯のエネルギー分散型ケイ光X線分析(EDX)法、透過型電子顕微鏡(TEM)付帯のエネルギー分散型ケイ光X線分析(EDX)法などを用いることができる。また、当然に元素の定性分析に用いられる他の公知の技術を用いてもよい。
次に、図3(a)〜(d)を用いて、図1のTFTの製造方法について説明する。
まず、図3(a)に示すように、ガラス基板からなる基板1を準備し、該基板1の表面1a上に、たとえばDCスパッタリングによってゲート電極2を形成する。
次に、図3(b)に示すように、基板1の表面1a上およびゲート電極2を覆うようにゲート絶縁層3を形成する。本実施の形態において、ゲート絶縁層3はSi、FおよびNを含む。このようなゲート絶縁層3の作成方法としては、たとえば、プラズマCVD法を用いることができる。特に、内部アンテナ型ICPプラズマ源によるプラズマCVD法を好適に用いることができる。
次に、図3(c)に示すように、ゲート絶縁層3上の一部分にチャネル層としての半導体層4を形成する。本実施の形態において、半導体層4はInおよびOを含む。このような半導体層4の作成方法には、たとえば、DC(直流)マグネトロンスパッタ法を用いることができる。
次に、図3(d)に示すように、たとえばDCスパッタリングによって半導体層4上およびゲート絶縁層3上にソース電極5およびドレイン電極6を形成する。
次に、図1に示すように、ソース電極5およびドレイン電極6から露出する半導体層4上にパッシベーション層7を形成する。パッシベーション層7の作成には、たとえば、DCマグネトロンスパッタ法を用いることができる。
実施の形態2として、半導体層の組成およびパッシベーション層の組成に特徴を有するTFTについて説明する。
本実施の形態2のTFTは、図1に示す構成を有する。本実施の形態2において、半導体層4、ゲート絶縁層3、およびパッシベーション層7以外の構成は、実施の形態1と同様であるため、その説明は繰り返さない。
半導体層4は、InおよびOを含む酸化物半導体層からなる。具体的には、半導体層4は、In−Ga−Zn−O、In−Al−Mg−O、In−Al−Zn−O、In−Hf−Zn−Oのいずれかからなることが好ましい。
本実施の形態2において、パッシベーション層7は、Si、FおよびNを含む。TFTにおいて、上記半導体層4がInおよびOを含む酸化物半導体層からなり、さらにパッシベーション層7がSi、FおよびNを含むことにより、Vthの変化を抑制することができる。
本実施の形態2におけるTFTの製造方法には、実施の形態1の製造方法と同様の方法を用いることができる。具体的には、本実施の形態2におけるパッシベーション層7の形成において、実施の形態1におけるゲート絶縁層3の形成方法を利用することができる。なお、本実施の形態2におけるゲート絶縁層3は、従来用いられている方法により形成することができる。
実施の形態3として、半導体層の組成、ゲート絶縁層の組成およびパッシベーション層の組成に特徴を有するTFTについて説明する。
(ゲート電極の形成)
まず、各実施例1〜10において、25mm×25mm×0.5mmの無アルカリガラスからなる基板1を準備した。また、ゲート電極の原料となるAlからなるターゲット、およびMoからなるターゲットを準備した。なお、各ターゲットは直径3インチ(76.2mm)、厚み5.0mmの形状となるように加工した。各ターゲットの直径3インチの面がスパッタ面となるように、各ターゲットをスパッタリング装置内のターゲットホルダに配置し、スパッタリング装置内の基板ホルダに基板を配置した。このとき、ターゲットと基板の距離は100mmとした。
次に、基板の露出する表面およびゲート電極の表面上にゲート絶縁層を形成した。実施例1においては、まず、プラズマ装置の真空槽内にゲート電極が形成された基板を配置し、真空槽内の圧力が10-5Pa以下となるまで真空排気を行った。続いて、原料ガスとしてSiF4、N2を真空槽内に導入し、該真空槽内の圧力を0.5Paとした。そして、基板1を150℃に加熱するとともに、内部アンテナ型ICPプラズマ源で原料ガスを活性化することで、Si、FおよびNからなるゲート絶縁層を形成した。
次に、各実施例1〜10において、ゲート絶縁層上に半導体層を形成した。具体的には、まず、各半導体層の原料となる導電性酸化物焼結体をターゲットとして準備した。なお、ターゲットは直径3インチ(76.2mm)、厚み5.0mmの形状となるように加工した。ターゲットの直径3インチの面がスパッタ面となるように、ターゲットをスパッタリング装置内のターゲットホルダに配置し、スパッタリング装置内の水冷されている基板ホルダにゲート絶縁層が形成された基板を配置した。このとき、ターゲットと基板との距離を40mmとした。
次に、上記アニール処理後に、半導体層上およびゲート絶縁層上のうちのソース電極およびドレイン電極が形成される部分のみが露出するように、半導体層上およびゲート絶縁層上にレジストを塗布、露光、現像した。次に、レジストを形成していない部分(電極形成部)に対し、スパッタリング法を用いてMoからなる金属層、Alからなる金属層、Moからなる金属層を、この順に形成することにより、Mo層/Al層/Mo層の3層構造からなるソース電極およびドレイン電極を形成した。なお、各3層構造の膜厚は100nmとした。その後、レジストを剥離した。そして、この基板を大気中において150℃で1時間アニール処理した。
次に、露出する半導体層上にパッシベーション層を形成した。実施例1〜10におけるパッシベーション層の作成方法は各実施例におけるゲート絶縁層の形成方法と同様とした。したがって、実施例1〜10の各々において、ゲート絶縁層の組成とパッシベーション層の組成とは同様となった。
(ゲート絶縁層の形成)
実施例11〜16においては、原料ガスとしてSiF4、N2に加えさらにH2ガスおよびO2ガスを導入することによって、Si、F、N、HおよびOからなるゲート絶縁層を形成した。
実施例1〜10においては、半導体層を形成する際のAr2ガスおよびO2ガスの混合比を一定としたが、実施例11〜13においては、ゲート絶縁層と半導体層とが接する界面近傍の半導体層を形成する際に、Ar2ガスの体積とO2ガスの体積との比を100(Ar2):0(O2)〜95:5の範囲で制御した。これにより、実施例11〜13においては、ゲート絶縁層と半導体層とが接する界面近傍において、所定の位置の半導体層内の界面近傍における二次イオン質量分析での酸素イオンのカウント数Aと、界面近傍以外の半導体層内の二次イオン質量分析における酸素イオンのカウント数Bの比A/Bは0.78〜0.98となった。
実施例11〜16におけるパッシベーション層の作成方法は各実施例におけるゲート絶縁層の形成方法と同様とした。したがって、実施例11〜16の各々において、ゲート絶縁層の組成とパッシベーション層の組成とは同様となった。
実施例17においては、半導体層の一部にNからなる添加元素が含まれるように、半導体層の成膜時のガスとして、スパッタリング装置内にAr2ガスおよびO2ガスからなる混合ガスに加えて、さらにN2ガスを導入した。なお、N2ガスの流量は総ガス流量に対して20体積%とした。
比較例1として、平行平板型のプラズマCVD装置を用いてSi、NおよびHからなるゲート絶縁層とパッシベーション層とを形成してTFTを作製した。比較例2としては、Si、OおよびHからなるゲート絶縁層とパッシベーション層とを形成してTFTを作製した。また、比較例3としては、Si、O、NおよびHからなるゲート絶縁層とパッシベーション層とを形成してTFTを作製した。また、比較例4としては、SiおよびNからなるゲート絶縁層とパッシベーション層とを形成してTFTを作製した。なお、ゲート絶縁層およびパッシベーション層の膜厚は各々100nmとした。
上記のようにして作製した各実施例および各比較例におけるTFTに対し、以下のようにしてVthの変化量を求めた。まず、TFTのソース電極およびドレイン電極の間に20Vの電圧を印加し、ソース電極とゲート電極との間に印加する電圧(Vgs)を−30Vから40Vに変化させて、そのときのソース−ドレイン間の電流(Ids)を計測した(測定1)。X軸をVgs、Y軸を√Idsとしてグラフを作成し、d√Ids/dVgsが最大の傾きとなる点から√Ids−Vgsの曲線に対して接線を引き、その接線とX軸(Vgs)の交点を求めた。本交点のVgsをVthと定義した。
Claims (8)
- InおよびOを含む酸化物半導体層と、
Si、F、OおよびNを含む絶縁層と、を有し、
前記絶縁層における前記Fの含有量が3原子%以上30原子%以下であり、
前記絶縁層における前記Oの含有量が0原子%より大きく25原子%未満であり、
前記酸化物半導体層と前記絶縁層とが接している半導体素子。 - 前記絶縁層は、ゲート絶縁層およびパッシベーション層の少なくとも一方である、請求項1に記載の半導体素子。
- 前記絶縁層はHをさらに含み、前記絶縁層における前記Hの含有量が0原子%より大きく7原子%以下である、請求項1または2に記載の半導体素子。
- 前記絶縁層はゲート絶縁層であり、前記ゲート絶縁層と前記酸化物半導体層とが接する界面近傍の前記酸化物半導体層における酸素量Aと、前記界面近傍以外の前記酸化物半導体層における酸素量Bとの比A/Bが0.78よりも大きく、かつ1未満である、請求項1から3のいずれかに記載の半導体素子。
- 前記比A/Bが0.8以上0.98以下である、請求項4に記載の半導体素子。
- 前記絶縁層はパッシベーション層であり、前記パッシベーション層と前記半導体層とが接する界面近傍の前記半導体層における酸素量Cと、前記界面近傍以外の前記半導体層における酸素量Dとの比C/Dが1.05以上1.3以下である、請求項1から5のいずれかに記載の半導体素子。
- 前記半導体層はN、Al、Si、Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W、Sn、およびBiからなる群より選択される1種以上の添加元素をさらに含む、請求項1から6のいずれかに記載の半導体素子。
- 前記半導体素子が薄膜トランジスタであることを特徴とする、請求項1から7のいずれかに記載の半導体素子。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011222996A JP5984354B2 (ja) | 2011-10-07 | 2011-10-07 | 半導体素子 |
KR1020137035127A KR20140071971A (ko) | 2011-10-07 | 2012-10-04 | 절연막 및 그 제조 방법 |
KR1020187029711A KR20180115808A (ko) | 2011-10-07 | 2012-10-04 | 절연막 및 그 제조 방법 |
CN201280049140.7A CN103875077B (zh) | 2011-10-07 | 2012-10-04 | 绝缘膜及其制造方法 |
PCT/JP2012/075774 WO2013051644A1 (ja) | 2011-10-07 | 2012-10-04 | 絶縁膜およびその製造方法 |
TW101137001A TWI541900B (zh) | 2011-10-07 | 2012-10-05 | 絕緣膜及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011222996A JP5984354B2 (ja) | 2011-10-07 | 2011-10-07 | 半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013084725A JP2013084725A (ja) | 2013-05-09 |
JP5984354B2 true JP5984354B2 (ja) | 2016-09-06 |
Family
ID=48529640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011222996A Expired - Fee Related JP5984354B2 (ja) | 2011-10-07 | 2011-10-07 | 半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5984354B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5811877B2 (ja) * | 2012-02-09 | 2015-11-11 | 住友電気工業株式会社 | 導電性酸化物およびその製造方法 |
KR101636146B1 (ko) * | 2014-09-16 | 2016-07-07 | 한양대학교 산학협력단 | 박막 트랜지스터 및 그 제조 방법 |
KR20160043576A (ko) | 2014-10-13 | 2016-04-22 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
JP5790893B1 (ja) * | 2015-02-13 | 2015-10-07 | 日新電機株式会社 | 膜形成方法および薄膜トランジスタの作製方法 |
WO2017212363A1 (en) * | 2016-06-06 | 2017-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus |
TWI684283B (zh) * | 2017-06-07 | 2020-02-01 | 日商日新電機股份有限公司 | 薄膜電晶體的製造方法 |
EP3848977A4 (en) * | 2018-09-03 | 2021-11-03 | FUJIFILM Corporation | ORGANIC THIN-LAYER TRANSISTOR AND PROCESS FOR MANUFACTURING ORGANIC THIN-LAYER TRANSISTOR |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6891236B1 (en) * | 1999-01-14 | 2005-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
JP2004207560A (ja) * | 2002-12-26 | 2004-07-22 | Toshiba Corp | 半導体装置およびその製造方法 |
JP5138163B2 (ja) * | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | 電界効果型トランジスタ |
US8114722B2 (en) * | 2007-08-24 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
JP5213458B2 (ja) * | 2008-01-08 | 2013-06-19 | キヤノン株式会社 | アモルファス酸化物及び電界効果型トランジスタ |
JP5704790B2 (ja) * | 2008-05-07 | 2015-04-22 | キヤノン株式会社 | 薄膜トランジスタ、および、表示装置 |
TWI570937B (zh) * | 2008-07-31 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
KR101791812B1 (ko) * | 2009-09-04 | 2017-10-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
WO2011065183A1 (en) * | 2009-11-24 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including memory cell |
JP5679143B2 (ja) * | 2009-12-01 | 2015-03-04 | ソニー株式会社 | 薄膜トランジスタならびに表示装置および電子機器 |
KR101603768B1 (ko) * | 2009-12-22 | 2016-03-15 | 삼성전자주식회사 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 평판표시장치 |
KR101711870B1 (ko) * | 2009-12-23 | 2017-03-06 | 삼성디스플레이 주식회사 | 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판 |
-
2011
- 2011-10-07 JP JP2011222996A patent/JP5984354B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013084725A (ja) | 2013-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6989656B2 (ja) | 半導体装置 | |
JP5984354B2 (ja) | 半導体素子 | |
KR101568631B1 (ko) | 박막 트랜지스터 | |
KR101446230B1 (ko) | 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃과 박막 트랜지스터 | |
JP5510767B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
WO2012070676A1 (ja) | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ | |
JP2009253204A (ja) | 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法 | |
JP2012151469A (ja) | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ | |
JP2010199307A (ja) | トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置 | |
JP2012033854A (ja) | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ | |
JP5552440B2 (ja) | トランジスタの製造方法 | |
JP6505804B2 (ja) | 薄膜トランジスタ | |
JPWO2016121152A1 (ja) | 酸化物半導体膜および半導体デバイス | |
KR20170037647A (ko) | 박막 트랜지스터 | |
JP2010165999A (ja) | 薄膜トランジスタの製造方法及び電気光学装置の製造方法 | |
WO2013051644A1 (ja) | 絶縁膜およびその製造方法 | |
CN103545377B (zh) | 一种氧化物薄膜晶体管及其制造方法 | |
WO2016035554A1 (ja) | 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット | |
TW201341549A (zh) | 薄膜電晶體之半導體層用氧化物薄膜,薄膜電晶體及顯示裝置 | |
JP6394518B2 (ja) | 半導体デバイスおよびその製造方法 | |
WO2020116499A1 (ja) | 薄膜トランジスタ及びその製造方法 | |
WO2016035503A1 (ja) | 薄膜トランジスタ | |
CN109219890B (zh) | 半导体器件及其制造方法 | |
JP7462438B2 (ja) | 酸化物半導体薄膜及びそれを用いた薄膜トランジスタ、並びにそれらを形成するためのスパッタリングターゲット | |
CN110062961B (zh) | 半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160802 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5984354 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |