CN103875077B - 绝缘膜及其制造方法 - Google Patents

绝缘膜及其制造方法 Download PDF

Info

Publication number
CN103875077B
CN103875077B CN201280049140.7A CN201280049140A CN103875077B CN 103875077 B CN103875077 B CN 103875077B CN 201280049140 A CN201280049140 A CN 201280049140A CN 103875077 B CN103875077 B CN 103875077B
Authority
CN
China
Prior art keywords
gas
film
atom
silicon nitride
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280049140.7A
Other languages
English (en)
Other versions
CN103875077A (zh
Inventor
宫永美纪
粟田英章
冈田浩
栗巢贤
栗巢贤一
安东靖典
高桥英治
藤原将喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011222996A external-priority patent/JP5984354B2/ja
Priority claimed from JP2012009098A external-priority patent/JP6046351B2/ja
Application filed by Nissin Electric Co Ltd, Sumitomo Electric Industries Ltd filed Critical Nissin Electric Co Ltd
Publication of CN103875077A publication Critical patent/CN103875077A/zh
Application granted granted Critical
Publication of CN103875077B publication Critical patent/CN103875077B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

提供一种绝缘膜，其为含有硅原子、氟原子及氮原子的绝缘膜，所述绝缘膜具备配置在含有氧原子的基板上的第一氮化硅膜和以与该第一氮化硅膜接触的方式配置的第二氮化硅膜，该第二氮化硅膜中含有的氟量比该第一氮化硅膜中含有的氟量多，并且提供一种半导体元件，其具有含有铟原子及氧原子的氧化物半导体层以及含有硅原子、氟原子及氮原子的绝缘膜。该半导体元件可以为薄膜晶体管。

Description

绝缘膜及其制造方法
技术领域
本发明涉及绝缘膜及其制造方法。另外，本发明还涉及具有绝缘膜和氧化物半导体层的半导体元件。
背景技术
近年来，已开发大量利用半导体特性的可表现各种电气功能的半导体元件。作为这样的半导体元件，已知例如在液晶显示装置、薄膜EL(电致发光)显示装置、有机EL显示装置等中使用的薄膜晶体管。为了实现以晶体管为首的半导体元件的高性能化，一直以来进行了各种努力。
例如，以往，已知在基底绝缘膜上依次层叠第一层间绝缘膜、第二层间绝缘膜及第三层间绝缘膜的半导体装置的制造方法(日本专利第3148183号公报(专利文献1))。
第一及第三层间绝缘膜包含氮化硅膜(SiN膜)，第二层间绝缘膜包氟氧化硅膜(SiOF膜)。
而且，作为第一及第三层间绝缘膜的SiN膜使用氟化硅(SiF4)气体及氮气(N2)作为材料气体并通过等离子体CVD(Chemical VaporDeposition，化学气相沉积)法进行成膜。
该制造方法中，使用不含有氢(H)原子的气体(SiF4)形成SiN膜，因此，成膜中不会使含有氟(F)的层间绝缘膜暴露于H自由基，能够抑制与F的反应。
另外，已知沟道层中使用无定形In-Ga-Zn-氧化物(a-IGZO)的薄膜晶体管(TFT：Thin Film Transistor)(Japanese Journal of Applied Physics49(2010)03CB04.(非专利文献1))。
该TFT包含在玻璃基板上依次层叠有栅极、绝缘膜及a-IGZO并在a-IGZO上配置有源极及漏极的结构。而且，栅极包含钨(W)，源极及漏极包含钛(Ti)，绝缘膜包含氧化硅(SiOx)。
该TFT通过在形成绝缘膜后形成a-IGZO膜来制造。
以往，作为TFT的沟道层，多使用非晶硅层，但近年来，作为代替非晶硅层的层，IGZO等氧化物半导体层备受瞩目。氧化物半导体层与非晶硅层相比，具有载流子迁移率大这样的优点。例如，在日本特开2008-199005号公报(专利文献2)中公开了通过使用包含显示导电性的氧化物粉末的烧结体的靶的溅射来形成非晶氧化物半导体层的技术。
另外，TFT这样的半导体元件除具有包含氧化物半导体层的沟道层以外，还具有具备各种功能的层。以往，作为这些层的组成，在与氧化物半导体层组合的情况下采用的组成如日本特开2010-073894号公报(专利文献3)中公开的那样，是二氧化硅(SiO2)、氮化硅(SiN)、氧化钇(Y2O3)、氧化铝(Al2O3)、氧化铪(Hf2O2)、二氧化钛(TiO2)等。
现有技术文献
专利文献
专利文献1：日本专利第3148183号公报
专利文献2：日本特开2008-199005号公报
专利文献3：日本特开2010-073894号公报
非专利文献
非专利文献1：Hiromichi Godo，Daisuke Kawae，Shuhei Yoshitomi，Toshinari Sasaki，Shunichi Ito，Hiroki Ohara，Hideyuki Kishida，MasahiroTakahashi，Akiharu Miyanaga，and Shunpei Yamazaki，“TemperatureDependence of Transistor Characteristics and Electronic Structure forAmorphous In-Ga-Zn-Oxide Thin Film Transistor”，Japanese Journal ofApplied Physics49(2010)03CB04.
发明内容
发明所要解决的问题
但是，专利文献1及非专利文献1中记载的制造方法中，难以应对在玻璃及a-IGZO等含有氧(O)原子的材料上形成绝缘膜时电绝缘性能大幅降低的问题。
此外，对于使用专利文献2及3中记载的氧化物半导体层作为沟道层的TFT而言，以±20V以上使用栅极-源极间、源极-漏极间的电压时，存在由于电压反复扫描而导致工作电压的阈值(以下，也称为“Vth”)容易发生变化的倾向。因此，对于使用氧化物半导体层的TFT而言，Vth不稳定，在源极-漏极间流通的电流值发生变化，因此，结果存在TFT的特性不稳定的问题。
本发明是鉴于上述情况而完成的，第一发明的目的在于提供形成在含有氧(O)原子的材料上的绝缘性能良好的绝缘膜。
另外，第一发明的其他目的在于提供在含有氧(O)原子的材料上制造绝缘性能良好的绝缘膜的制造方法。本发明的绝缘膜适合用作TFT的构成层。
此外，第二发明的目的在于提供使用氧化物半导体层的半导体元件，其为Vth的变化得到抑制且特性稳定的半导体元件。
用于解决问题的方法
第一发明的绝缘膜为含有硅原子、氟原子及氮原子的绝缘膜，其具备第一及第二氮化硅膜。第一氮化硅膜配置在含有氧原子的基板上。第二氮化硅膜以与第一氮化硅膜接触的方式配置。而且，第二氮化硅膜中含有的氟量比第一氮化硅膜中含有的氟量多。
另外，第一发明还涉及上述绝缘膜的制造方法，该制造方法具备：第一工序，将含有硅原子和氟原子的主气体与至少包含氮气的副气体的气体流量比设定为基准值以上，在含有氧原子的基板上堆积第一氮化硅膜；和第二工序，将上述主气体与氮气的气体流量比设定为比基准值小的值，以与第一氮化硅膜接触的方式堆积第二氮化硅膜。
此处，上述副气体优选包含含有氢原子的气体和含有氧原子的气体中的任意一种、以及氮气。
另外，上述副气体可以包含含有氢原子的气体和氮气。
另外，上述基板的表面可以由金属覆盖，上述副气体仅由氮气构成。
第二发明涉及半导体元件，该半导体元件具有：含有铟原子及氧原子的氧化物半导体层以及含有硅原子、氟原子及氮原子的绝缘膜。
上述半导体元件中，优选氧化物半导体层与绝缘膜接触。
上述半导体元件中，绝缘膜优选为栅极绝缘膜及钝化膜中的至少一种。
上述半导体元件中，绝缘膜中氟原子的含量大于0原子%且为30原子%以下。
上述半导体元件中，优选绝缘膜还含有氢原子，绝缘膜中氢原子的含量大于0原子%且为7原子%以下。
上述半导体元件中，优选绝缘膜还含有氧原子，绝缘膜中氧原子的含量大于0原子%且小于25原子%。
上述半导体元件中，优选绝缘膜为栅极绝缘膜，栅极绝缘膜与半导体层接触的界面附近的半导体层中的氧量A与界面附近以外的半导体层中的氧量B之比A/B大于0.78且小于1。此外，优选上述比A/B为0.8以上且0.98以下。
上述半导体元件中，优选绝缘膜为钝化膜，钝化膜与半导体层接触的界面附近的半导体层中的氧量C与界面附近以外的半导体层中的氧量D之比C/D为1.05以上且1.3以下。
上述半导体元件中，优选半导体层还含有选自由氮(N)、铝(Al)、硅(Si)、钛(Ti)、钒(V)、铬(Cr)、锆(Zr)、铌(Nb)、钼(Mo)、铪(Hf)、钽(Ta)、钨(W)、锡(Sn)及铋(Bi)组成的组中的一种以上添加元素。
上述半导体元件中，优选半导体元件为薄膜晶体管。
发明效果
第一发明的绝缘膜中包含第二氮化硅膜的氟浓度比第一氮化硅膜的氟浓度高的结构。即，第一氮化硅膜的氟浓度比第二氮化硅膜的氟浓度低。这是由于以使第一氮化硅膜的成膜时等离子体中F自由基的浓度比第二氮化硅膜的成膜时等离子体中F自由基的浓度低的方式形成第一氮化硅膜而引起的。
另外，如果使等离子体中的F自由基变少，则能抑制从基板中取出氧原子，从而能抑制氧原子混入第一及第二氮化硅膜。其结果，能够制造绝缘击穿场强高且漏电流小的绝缘膜。
因此，在制造的绝缘膜中，如果基板侧的第一氮化硅膜中的氟浓度比绝缘膜的表面侧的第二氮化硅膜中的氟浓度低，则氧原子向绝缘膜中的混入变少，能够得到良好的绝缘性能。
另外，在第一发明的绝缘膜的制造方法中，将主气体与副气体的流量比设定为基准值以上而形成第一氮化硅膜，将主气体与副气体的流量比设定为比基准值小的值而形成第二氮化硅膜。其结果，第一氮化硅膜的成膜时等离子体中F自由基的浓度比第二氮化硅膜的成膜时等离子体中F自由基的浓度低，抑制从基板中取出氧原子，抑制氧原子混入第一及第二氮化硅膜。
因此，能够制造绝缘击穿场强高且漏电流小的绝缘膜即绝缘性能良好的绝缘膜。
此外，根据第二发明的半导体元件，能够提供Vth的变化得到抑制且特性稳定的半导体元件。
附图说明
图1是本发明的实施方式1的绝缘膜的截面图。
图2是示出本发明的实施方式1的等离子体装置的构成的截面图。
图3是从图2所示的匹配电路侧观察的平面导体、供电电极及终端电极的俯视图。
图4是图1所示的绝缘膜的制造方法1中的气体流量的时序图。
图5是示出测定利用制造方法1制造的绝缘膜的电特性的方法的图。
图6是示出利用制造方法1制造的绝缘膜的绝缘击穿场强及漏电流密度与气体流量比的关系的图。
图7是示出制造方法1的工序图。
图8是图1所示的绝缘膜的制造方法2中的气体流量的时序图。
图9是示出利用制造方法2制造的绝缘膜中的绝缘击穿场强及漏电流密度与气体流量比的关系的图。
图10是示出制造方法2的工序图。
图11是图1所示的绝缘膜的制造方法3中的气体流量的时序图。
图12是示出测定利用制造方法3制造的绝缘膜的电特性的方法的图。
图13是示出利用制造方法3制造的绝缘膜的漏电流与气体流量比的关系的图。
图14是示出制造方法3的工序图。
图15是示出本发明的实施方式1的绝缘膜的制造方法的工序图。
图16是本发明的实施方式2～4的TFT的一例的概略截面图。
图17是图16的区域A的概略放大图。
图18是概略性地示出图16所示的半导体元件的制造工序的截面图。
图19是图16的区域B的概略放大图。
具体实施方式
参考附图对本发明的实施方式进行详细说明。需要说明的是，图中相同或相当的部分标注相同标号，不重复其说明。
＜实施方式1＞
以下，对本发明中作为第一发明的实施方式的绝缘膜进行说明。
《绝缘膜》
图1是第一发明的实施方式1的绝缘膜的截面图。参考图1，第一发明的实施方式1的绝缘膜10具备基板1、氮化硅膜2和氮化硅膜3。
基板1包含玻璃及a-IGZO等含有O原子的材料。氮化硅膜2以与基板1的一个主面接触的方式配置。氮化硅膜3以与氮化硅膜2接触的方式配置。
氮化硅膜2、3各自含有氟原子及及氢原子。而且，氮化硅膜2、3各自具有少于5原子%的氢浓度。另外，氮化硅膜3的氟浓度比氮化硅膜2的氟浓度高。此外，氮化硅膜2例如具有5～100nm的膜厚，氮化硅膜3例如具有5～500nm的膜厚。
《等离子体装置》
图2是示出本发明的实施方式1中的等离子体装置的构成的截面图。参考图2，等离子体装置100具备真空容器20、顶板22、排气口24、气体导入部26、支架32、加热器34、轴36、轴承部38、罩42、隔板44、平面导体50、供电电极52、终端电极54、绝缘法兰56、垫片57、58、屏蔽箱60、高频电源62、匹配电路64和连接导体68、69。
真空容器20为金属制，经由排气口24与真空排气装置(未图示)连接。另外，真空容器20与接地节点电连接。顶板22以堵住真空容器20的上侧的方式与真空容器20接触地配置。此时，在真空容器20与顶板22之间配置有真空密封用的垫片57。
气体导入部26在真空容器20内配置在隔板44的上侧。轴36经由轴承部38固定于真空容器20的底面。支架32固定于轴36的一端。加热器34配置在支架32内。罩42在支架32的周缘部配置在支架32上。隔板44在支架32的上侧以堵住真空容器20与支架32之间的方式固定于真空容器20的侧壁。
供电电极52及终端电极54经由绝缘法兰56固定于顶板22。此时，在顶板22与绝缘法兰56之间配置真空密封用的垫片58。
平面导体50以X方向上的两端部分别与供电电极52及终端电极54接触的方式配置。
供电电极52及终端电极54如后所述，具有在Y方向(图2的与纸面垂直的方向)上与平面导体50大致相同的长度。而且，供电电极52通过连接导体68与匹配电路64的输出杆66连接。终端电极54经由连接导体69与屏蔽箱60连接。平面导体50、供电电极52及终端电极54包含例如铜及铝等。
屏蔽箱60配置在真空容器20的上侧，并与顶板22接触。高频电源62连接在匹配电路64与接地节点之间。匹配电路64配置在屏蔽箱60上。
连接导体68、69由具有在Y方向上与供电电极52及终端电极54大致相同的长度的板形构成。
气体导入部26将由储气瓶(未图示)供给的SiF4气体、H2气体及N2气体等气体28供给到真空容器20内。支架32支撑基板1。加热器34将基板1加热到期望的温度。轴36支撑支架32。罩42覆盖基板1的周缘部。由此，能够防止绝缘膜形成在基板1的周缘部。隔板44防止等离子体70到达基板1的保持机构。
供电电极52使由连接导体68供给的高频电流在平面导体50中流动。终端电极54将平面导体50的端部直接与接地节点连接或者经由电容器与接地节点连接，从高频电源62向平面导体50形成高频电流的闭合环路。
高频电源62例如将13.56MHz的高频电力供给到匹配电路64。匹配电路64将由高频电源62供给的高频电力以抑制反射的方式供给到连接导体68。
图3是从图2所示的匹配电路64侧观察到的平面导体50、供电电极52及终端电极54的俯视图。参考图3，平面导体50例如由长方形的平面形状构成，具有边50a、50b。边50a比边50b长。而且，边50a沿X方向配置，边50b沿Y方向配置。
供电电极52及终端电极54各自沿平面导体50的边50b配置在平面导体50的X方向的两端部。为了使高频电流14在Y方向上尽量一致地流动，供电电极52及终端电极54的Y方向的长度优选接近于与平面导体50的Y方向平行的边50b的长度(例如，与边50b的长度实质上相同)，但也可以比边50b的长度短一些，也可以比边50b的长度长一些。如果用数值表示，则供电电极52及终端电极54的Y方向的长度设定为边50b的长度的85%以上的长度即可。
这样，供电电极52及终端电极54包含块状电极，因此，能够使高频电流14在Y方向上在平面导体50中基本一致地流动。
而且，等离子体装置100通过使高频电流14在平面导体50中一致地流动而产生电感耦合型等离子体。
这样，利用在真空容器20内产生的电感耦合型等离子体在设置在支架32上的基板上堆积绝缘膜。
《制造方法1》
图4是图1所示的绝缘膜10的制造方法1中气体流量的时序图。
在绝缘膜10的制造方法1中，使用SiF4气体、H2气体及N2气体在基板1上堆积氮化硅膜2，然后，使用SiF4气体及N2气体在氮化硅膜2上堆积氮化硅膜3，制造绝缘膜10。
另外，基板1包含将图案化后的钼(Mo)形成在玻璃上而得到的图案化Mo/玻璃。而且，Mo的膜厚为100nm，玻璃的厚度为0.5mm。另外，Mo的宽度为10μm，Mo的间隔为20μm。
此外，基板温度为150℃，成膜时的压力为2.6Pa，高频电力为1.1W/cm2。
在使用制造方法1制造绝缘膜10时，等离子体装置100的气体导入部26在从时刻t1到时刻t2的期间内将25sccm的SiF4气体、450sccm的N2气体和200sccm的H2气体供给到真空容器20。
而且，真空排气装置将真空容器20的压力设定为2.6Pa。另外，加热器34将基板1的温度设定为150℃。
这样，高频电源62经由匹配电路64、连接导体68及供电电极52将1.1W/cm2的高频电力供给到平面导体50。
由此，在真空容器20内产生等离子体，在基板1上堆积具有100nm的膜厚的氮化硅膜2。
然后，在时刻t2，气体导入部26使SiF4气体的流量从25sccm增加到100sccm，使N2气体的流量从450sccm减少到250sccm，并停止H2气体。然后，到时刻t3为止，气体导入部26将100sccm的SiF4气体、250sccm的N2气体供给到真空容器20。
由此，在氮化硅膜2上堆积具有200nm的膜厚的氮化硅膜3。
然后，气体导入部26在时刻t3停止SiF4气体及N2气体。
需要说明的是，在从时刻t1到时刻t3的期间内，将高频电力、反应压力及基板温度分别设定为上述值。
这样，在制造方法1中，以与基板1(=图案化Mo/玻璃)接触的方式配置的氮化硅膜2通过向作为形成氮化硅膜2时的主气体的SiF4气体中添加H2气体而形成，氮化硅膜3通过不向SiF4气体中添加H2气体而形成。
其结果，在形成氮化硅膜2时的等离子体中，由SiF4气体生成的F自由基与由H2生成的H自由基反应，生成HF，从而抑制等离子体中的F自由基与基板1(=图案化Mo/玻璃)反应而从基板1(=图案化Mo/玻璃)中取出氧原子。
因此，基板1(=图案化Mo/玻璃)中的氧原子不易混入氮化硅膜2。
另外，在氮化硅膜2的成膜时，由SiF4气体生成的F自由基变成HF，在氮化硅膜3的成膜时，由SiF4气体生成的F自由基不变成HF，因此，与氮化硅膜2相比，氟原子更多地混入氮化硅膜3。因此，氮化硅膜3的氟浓度比氮化硅膜2的氟浓度高。
图5是示出测定利用制造方法1制造的绝缘膜的电特性的方法的图。
参考图5，氮化硅膜通过制造方法1堆积在图案化Mo/玻璃上。而且，在氮化硅膜的表面上形成电极。
将电源及电流计串联连接到氮化硅膜上的电极与玻璃上的Mo之间。
电源在改变电压值的同时将电压施加到氮化硅膜的膜厚方向。而且，电流计测定在氮化硅膜中流动的漏电流。另外，将用由电源施加的电压值除以氮化硅膜的膜厚而得到的值作为绝缘击穿场强。
图6是示出利用制造方法1制造的绝缘膜的绝缘击穿场强及漏电流密度与气体流量比的关系的图。
在图6中，纵轴表示绝缘击穿场强及漏电流密度，横轴表示H2气体的流量相对于SiF4气体的流量之比。另外，曲线k1表示绝缘击穿场强与气体流量比的关系，曲线k2表示漏电流密度与气体流量比的关系。此外，气体流量比(=H2/SiF4)通过将SiF4气体的流量及N2气体的流量分别保持在25sccm及450sccm并将H2气体的流量变为0sccm、25sccm、50sccm、100sccm及200sccm来改变。
参考图6，关于绝缘击穿场强，在气体流量比(=H2/SiF4)为4以下时，随着气体流量比(=H2/SiF4)的增加而增大，在气体流量比(=H2/SiF4)为4以上时，超过5[MV/cm]而微增(参考曲线k1)。
而且，绝缘击穿场强相对于气体流量比(=H2/SiF4)的增加率在气体流量比(=H2/SiF4)为4以下时增大，在气体流量比(=H2/SiF4)为4以上时减小。因此，绝缘击穿场强相对于气体流量比(=H2/SiF4)的增加率以气体流量比(=H2/SiF4)=4为界线发生明显变化，气体流量比(=H2/SiF4)=4为临界点。
另外，关于漏电流密度，在气体流量比(=H2/SiF4)为4以下时，随着气体流量比(=H2/SiF4)的增加而减少，在气体流量比(=H2/SiF4)为4以上时，达到约1×10-6[A/cm2](参考曲线k2)。
而且，漏电流密度相对于气体流量比(=H2/SiF4)的减少率在气体流量比(=H2/SiF4)为4以下时增大，在气体流量比(=H2/SiF4)为4以上时减小。因此，漏电流密度相对于气体流量比(=H2/SiF4)的减少率以气体流量比(=H2/SiF4)=4为界线发生明显变化，气体流量比(=H2/SiF4)=4为临界点。
这样，绝缘击穿场强以气体流量比(=H2/SiF4)=4为临界点随着气体流量比(=H2/SiF4)的增加而增加，漏电流密度以气体流量比(=H2/SiF4)=4为临界点随着气体流量比(=H2/SiF4)的增加而减少。
而且，气体流量比(=H2/SiF4)为4以上时，能够制造绝缘击穿场强为约5[MV/cm]、漏电流密度为约1×10-6[A/cm2]、绝缘性能良好的绝缘膜(氮化硅膜2/氮化硅膜3)。这是因为，如上所述，在形成氮化硅膜2时，等离子体中的F自由基减少，基板1(=图案化Mo/玻璃)中的氧原子不易从基板1中取出而混入氮化硅膜2。
因此，根据制造方法1，为了制造漏电流密度小且绝缘击穿场强大的绝缘膜(氮化硅膜)，使气体流量比(=H2/SiF4)为4以上即可。
如上所述，通过将SiF4气体的流量及N2气体的流量分别保持在25sccm及450sccm并使H2气体的流量变为0sccm、25sccm、50sccm、100sccm及200sccm而改变气体流量比(=H2/SiF4)，因此，在气体流量比(=H2/SiF4)为4以上时，N2气体和H2气体的合计流量相对于SiF4气体的流量之比(=(N2气体＋H2气体)/SiF4气体)为(N2气体＋H2气体)/SiF4气体=(450＋100)/25=22以上。
因此，在制造方法1中，将N2气体和H2气体的合计流量相对于SiF4气体的流量之比(=(N2气体＋H2气体)/SiF4气体)设定为(N2气体＋H2气体)/SiF4气体=(450＋100)/25=22以上来形成氮化硅膜2，将N2气体的流量相对于SiF4气体的流量之比(=N2气体/SiF4气体)设定为N2气体/SiF4气体=250/100=2.5来形成氮化硅膜3。
因此，在以SiF4气体为主气体并以N2气体及H2气体为副气体时，氮化硅膜2通过将副气体的流量相对于主气体的流量之比设定为基准值(=22)以上而形成，氮化硅膜3通过将副气体的流量相对于主气体的流量之比设定为比基准值(=22)小的值(=2.5)而形成。
需要说明的是，在制造方法1中，也可以使用氨(NH3)气体代替H2气体来形成氮化硅膜2，一般而言，使用含有H原子的气体形成氮化硅膜2即可。
图7是示出制造方法1的工序图。参考图7，开始绝缘膜10的制造时，将含有氢原子的气体及N2气体的合计流量相对于SiF4气体的流量之比设定为基准值以上，在含有氧原子的基板上形成氮化硅膜2(工序S1)。
然后，将N2气体的流量相对于SiF4气体的流量之比设定为比基准值小的值，在氮化硅膜2上形成氮化硅膜3(工序S2)。
由此，使用制造方法1的绝缘膜10的制造结束。
《制造方法2》
图8是图1所示的绝缘膜10的制造方法2中的气体流量的时序图。
在绝缘膜10的制造方法2中，对基板1进行等离子体处理后，改变N2气体的流量相对于SiF4气体的流量之比，使用SiF4气体及N2气体在基板1上依次堆积氮化硅膜2、3，制造绝缘膜10。
另外，基板1是在玻璃上形成有Mo的Mo/玻璃。而且，Mo的膜厚为100nm，玻璃的厚度为0.5mm。
此外，基板温度为150℃，成膜时的压力为2.6Pa，高频电力为1.1W/cm2。
参考图8，在使用制造方法2制造绝缘膜10时，等离子体装置100的气体导入部26在从时刻t4到时刻t5的期间内将500sccm的N2气体供给到真空容器20。
而且，真空排气装置将真空容器20内的压力设定为2.6Pa。另外，加热器34将基板1的温度设定为150℃。
这样，高频电源62经由匹配电路64、连接导体68及供电电极52将1.1W/cm2的高频电力供给到平面导体50。
由此，在真空容器20内产生使用N2气体的等离子体，利用该产生的等离子体对基板1进行处理。
利用等离子体的处理时间为1分钟时，气体导入部26在从时刻t5到时刻t6的期间内将25sccm的SiF4气体、450sccm的N2气体供给到真空容器20。
由此，在基板1上堆积具有10nm的膜厚的氮化硅膜2。
然后，在时刻t6，气体导入部26使SiF4气体的流量从25sccm增加到100sccm，使N2气体的流量从450sccm减少到250sccm。然后，气体导入部26在直到时刻t7为止将100sccm的SiF4气体、250sccm的N2气体供给到真空容器20。
由此，在氮化硅膜2上堆积具有90nm的膜厚的氮化硅膜3。
然后，气体导入部26在时刻t7停止SiF4气体及N2气体。
需要说明的是，在从时刻t4到时刻t7的期间内，高频电力、反应压力及基板温度分别设定为上述值。
这样，在制造方法2中，氮化硅膜2、3通过改变N2气体的流量相对于SiF4气体的流量之比而形成。
对于通过制造方法2制造的绝缘膜10，与通过制造方法1制造的绝缘膜10同样地，从绝缘膜10的膜厚方向对绝缘膜10施加电压，由此测定绝缘击穿场强及漏电流密度。
图9是示出利用制造方法2制造的绝缘膜的绝缘击穿场强及漏电流密度与气体流量比的关系的图。
在图9中，纵轴表示绝缘击穿场强及漏电流密度，横轴表示N2气体的流量相对于SiF4气体的流量之比。另外，曲线k3表示绝缘击穿场强与气体流量比的关系，曲线k4表示漏电流密度与气体流量比的关系。此外，气体流量比(=N2/SiF4)通过将SiF4气体的流量保持在25sccm并将N2气体的流量变为62.5sccm、250sccm及450sccm来改变。
参考图9，关于绝缘击穿场强，在气体流量比(=N2/SiF4)为10以下时，随着气体流量比(=N2/SiF4)的增加而增大，在气体流量比(=N2/SiF4)为10以上时，超过7[MV/cm]而微增(参考曲线k3)。
而且，绝缘击穿场强相对于气体流量比(=N2/SiF4)的增加率在气体流量比(=N2/SiF4)为10以下时增大，在气体流量比(=N2/SiF4)为10以上时减小。因此，绝缘击穿场强相对于气体流量比(=N2/SiF4)的增加率以气体流量比(=N2/SiF4)=10为界线发生明显变化，气体流量比(=N2/SiF4)=10为临界点。
另外，关于漏电流密度，在气体流量比(=N2/SiF4)为10以下时，随着气体流量比(=N2/SiF4)的增加而减少，在气体流量比(=N2/SiF4)为10以上时，达到1×10-6[A/cm2]以下(参考曲线k4)。
而且，漏电流密度相对于气体流量比(=N2/SiF4)的减少率在气体流量比(=N2/SiF4)为10以下时增大，在气体流量比(=N2/SiF4)为10以上时减小。因此，漏电流密度相对于气体流量比(=N2/SiF4)的减少率以气体流量比(=N2/SiF4)=10为界线发生明显变化，气体流量比(=N2/SiF4)=10为临界点。
这样，绝缘击穿场强以气体流量比(=N2/SiF4)=10为临界点随着气体流量比(=N2/SiF4)的增加而增加，漏电流密度以气体流量比(=N2/SiF4)=10为临界点随着气体流量比(=N2/SiF4)的增加而减少。
而且，气体流量比(=N2/SiF4)为10以上时，能够制造绝缘击穿场强为约7[MV/cm]、漏电流密度为1×10-6[A/cm2]以下、绝缘性能良好的绝缘膜(氮化硅膜2/氮化硅膜3)。这是因为，使用玻璃由Mo覆盖的基板1，因此，不会由于等离子体中的F自由基而从玻璃中取出氧原子，氧原子不易混入氮化硅膜2、3。
因此，根据制造方法2，为了制造漏电流密度小且绝缘击穿场强大的绝缘膜(氮化硅膜)，使气体流量比(=N2/SiF4)为10以上即可。
因此，在制造方法2中，将N2气体的流量相对于SiF4气体的流量之比(=N2气体/SiF4气体)设定为N2气体/SiF4气体=250/25=10以上来形成氮化硅膜2，将N2气体的流量相对于SiF4气体的流量之比(=N2气体/SiF4气体)设定为N2气体/SiF4气体=250/100=2.5来形成氮化硅膜3。
而且，在以SiF4气体为主气体并以N2气体为副气体时，氮化硅膜2通过将副气体的流量相对于主气体的流量之比设定为基准值(=10)以上而形成，氮化硅膜3通过将副气体的流量相对于主气体的流量之比设定为比基准值(=10)小的值(=2.5)而形成。
这样，在制造方法2中，氮化硅膜2通过将气体流量比(=N2/SiF4)设定为基准值以上而形成，氮化硅膜3通过将气体流量比(=N2/SiF4)设定为比基准值小的值而形成。其结果，等离子体中的F自由基在氮化硅膜3的成膜时与氮化硅膜2的成膜时相比增多。因此，氮化硅膜3的氟浓度比氮化硅膜2的氟浓度高。
另外，由于基板1的表面由金属覆盖，因此，在氮化硅膜2、3的成膜时等离子体中的F自由基不会从基板1中取出氧原子，氧原子不混入氮化硅膜2、3。因此，如上所述，通过制造方法2制造的绝缘膜10具有良好的绝缘性能。
需要说明的是，在上述制造方法2中，也可以不进行使用N2气体的等离子体处理。
图10是示出制造方法2的工序图。参考图10，开始绝缘膜10的制造时，将N2气体的流量相对于SiF4气体的流量之比设定为基准值以上，在含有氧原子的基板上形成氮化硅膜2(工序S11)。
然后，将N2气体的流量相对于SiF4气体的流量之比设定为比基准值小的值，在氮化硅膜2上形成氮化硅膜3(工序S12)。
由此，使用制造方法2的绝缘膜10的制造结束。
《制造方法3》
图11是图1所示的绝缘膜10的制造方法3中气体流量的时序图。
在绝缘膜10的制造方法3中，使用SiF4气体、含有氧原子或氢原子的气体及N2气体在基板1上堆积氮化硅膜2，然后，使用SiF4气体及N2气体在氮化硅膜2上堆积氮化硅膜3，制造绝缘膜10。
另外，基板1是在硅晶片上依次堆积SiNx及a-IGZO而得到的IGZO/SiNx/硅晶片。而且，a-IGZO的膜厚为100nm，SiNx的膜厚为100nm，硅晶片的厚度为0.55mm。
而且，基板温度为150℃，成膜时的压力为2.6Pa，高频电力为1.1W/cm2。
在使用制造方法3制造绝缘膜10时，等离子体装置100的气体导入部26在从时刻t1到时刻t2的期间内将25sccm的SiF4气体、450sccm的N2气体和100sccm的N2O气体供给到真空容器20。
而且，真空排气装置将真空容器20内的压力设定为2.6Pa。另外，加热器34将基板1的温度设定为150℃。
这样，高频电源62经由匹配电路64、连接导体68及供电电极52将1.1W/cm2的高频电力供给到平面导体50。
由此，在真空容器20内产生等离子体，在基板1上堆积具有50nm的膜厚的氮化硅膜2。
然后，在时刻t2，气体导入部26使SiF4气体的流量从25sccm增加到100sccm，使N2气体的流量从450sccm减少到250sccm，并停止N2O气体。然后，到时刻t3为止，气体导入部26将100sccm的SiF4气体和250sccm的N2气体供给到真空容器20。
由此，在氮化硅膜2上堆积具有50nm的膜厚的氮化硅膜3。
然后，气体导入部26在时刻t3停止SiF4气体及N2气体。
需要说明的是，在从时刻t1到时刻t3的期间内，高频电力、反应压力及基板温度分别设定为上述值。
这样，在制造方法3中，以与基板1(=IGZO/SiNx/硅晶片)接触的方式配置的氮化硅膜2通过向作为形成氮化硅膜2时的主气体的SiF4气体中添加N2O气体而形成，氮化硅膜3通过不向SiF4气体中添加N2O气体而形成。
其结果，在形成氮化硅膜2时的等离子体中，存在由N2O气体生成的O自由基，因此，能够抑制等离子体中的F自由基从基板1(=IGZO/SiNx/硅晶片)的a-IGZO中取出氧原子。即，即使F自由基从a-IGZO中取出氧原子，也会利用等离子体中的O自由基将氧原子补充到a-IGZO中。
因此，基板1(=IGZO/SiNx/硅晶片)中的氧原子不易混入氮化硅膜2。
另外，根据制造方法2中说明的机制，氮化硅膜3的氟浓度比氮化硅膜2的氟浓度高。
图12是示出测定利用制造方法3制造的绝缘膜的电特性的方法的图。
参考图12，氮化硅膜通过制造方法3堆积在IGZO/SiNx/硅晶片的a-IGZO上。
将电源及电流计串联连接到a-IGZO的不同的两点之间。
电源在改变电压值的同时将电压施加到a-IGZO的不同的两点之间。而且，电流计测定在a-IGZO的表面流动的漏电流。
图13是示出利用制造方法3制造的绝缘膜的漏电流与气体流量比的关系的图。
在图13中，纵轴表示漏电流，横轴表示N2O气体的流量相对于SiF4气体的流量之比。另外，曲线k5表示漏电流与气体流量比的关系。此外，气体流量比(=N2O/SiF4)通过将SiF4气体的流量及N2气体的流量分别保持在25sccm及450sccm并将N2O气体的流量变为0sccm、25sccm、50sccm及100sccm来改变。
参考图13，关于漏电流密度，在气体流量比(=N2O/SiF4)为2以下时，随着气体流量比(=N2O/SiF4)的增加而减少，在气体流量比(=N2O/SiF4)为2以上时，达到1×10-11～1×10-10[A](参考曲线k5)。
而且，漏电流相对于气体流量比(=N2O/SiF4)的减少率在气体流量比(=N2O/SiF4)为2以下时增大，在气体流量比(=N2O/SiF4)为2以上时减小。因此，漏电流相对于气体流量比(=N2O/SiF4)的减少率以气体流量比(=N2O/SiF4)=2为界线发生明显变化，气体流量比(=N2O/SiF4)=2为临界点。
这样，漏电流以气体流量比(=N2O/SiF4)=2为临界点随着气体流量比(=N2O/SiF4)的增加而减少。
而且，气体流量比(=N2O/SiF4)为2以上时，能够制造漏电流为1×10-11～1×10-10[A]、与a-IGZO界面的电阻的增加得到抑制的绝缘膜(氮化硅膜2/氮化硅膜3)。这是因为，如上所述，在形成氮化硅膜2时，由于等离子体中的O自由基，不易从基板1(=IGZO/SiNx/硅晶片)中的a-IGZO中取出氧原子，氧原子不易混入氮化硅膜2。
因此，根据制造方法3，为了制造漏电流小的绝缘膜(氮化硅膜)，使气体流量比(=N2O/SiF4)为2以上即可。
如上所述，通过将SiF4气体的流量及N2气体的流量分别保持在25sccm及450sccm并使N2O气体的流量变为0sccm、25sccm、50sccm及100sccm而改变气体流量比(=N2O/SiF4)，因此，在气体流量比(=N2O/SiF4)为2以上时，N2气体和N2O气体的合计流量相对于SiF4气体的流量之比(=(N2气体＋N2O气体)/SiF4气体)为(N2气体＋N2O气体)/SiF4气体=(450＋50)/25=20以上。
因此，在制造方法3中，将N2气体和N2O气体的合计流量相对于SiF4气体的流量之比(=(N2气体＋N2O气体)/SiF4气体)设定为(N2气体＋N2O气体)/SiF4气体=(450＋50)/25=20以上来形成氮化硅膜2，将N2气体的流量相对于SiF4气体的流量之比(=N2气体/SiF4气体)设定为N2气体/SiF4气体=250/100=2.5来形成氮化硅膜3。
因此，在以SiF4气体为主气体并以N2气体及N2O气体为副气体时，氮化硅膜2通过将副气体的流量相对于主气体的流量之比设定为基准值(=20)以上而形成，氮化硅膜3通过将副气体的流量相对于主气体的流量之比设定为比基准值(=20)小的值(=2.5)而形成。
需要说明的是，在制造方法3中，也可以使用氧气(O2)、H2气体及NH3气体中的任意一种代替N2O气体来形成氮化硅膜2，一般而言，使用含有氢原子或氧原子的气体形成氮化硅膜2即可。
图14是示出制造方法3的工序图。参考图14，开始绝缘膜10的制造时，将含有氢原子或氧原子的气体及N2气体的合计流量相对于SiF4气体的流量之比设定为基准值以上，在含有氧原子的基板上形成氮化硅膜2(工序S21)。
然后，将N2气体的流量相对于SiF4气体的流量之比设定为比基准值小的值，在氮化硅膜2上形成氮化硅膜3(工序S22)。
由此，使用制造方法3的绝缘膜10的制造结束。
在上述制造方法1～3中，使用SiF4气体作为用于形成氮化硅膜2、3的主气体，但在该发明的实施方式中，不限于此，用于形成氮化硅膜2、3的主气体也可以是含有氟原子和硅原子的气体。
另外，在制造方法1中，使用SiF4气体作为主气体，使用含有氢原子的气体及N2气体作为副气体，并将副气体的流量相对于主气体的流量之比设定为基准值以上来形成氮化硅膜2，使用SiF4气体作为主气体，使用N2气体作为副气体，并将副气体的流量相对于主气体的流量之比设定为比基准值小的值来形成氮化硅膜3。
此外，在制造方法2中，使用SiF4气体作为主气体，使用N2气体作为副气体，并将副气体的流量相对于主气体的流量之比设定为基准值以上来形成氮化硅膜2，使用SiF4气体作为主气体，使用N2气体作为副气体，并将副气体的流量相对于主气体的流量之比设定为比基准值小的值来形成氮化硅膜3。
此外，在制造方法3中，使用SiF4气体作为主气体，使用含有氢原子或氧原子的气体及N2气体作为副气体，并将副气体的流量相对于主气体的流量之比设定为基准值以上来形成氮化硅膜2，使用SiF4气体作为主气体，使用N2气体作为副气体，并将副气体的流量相对于主气体的流量之比设定为比基准值小的值来形成氮化硅膜3。
因此，第一发明的实施方式的绝缘膜10的制造方法只要是图15所示的制造方法即可。
图15是示出第一发明的实施方式的绝缘膜10的制造方法的工序图。
参考图15，开始绝缘膜10的制造时，将含有硅原子和氟原子的主气体与至少包含氮气的副气体的气体流量比设定为基准值以上，在含有氧原子的基板上形成第一氮化硅膜(工序S31)。然后，将主气体与氮气的气体流量比设定为比基准值小的值，以与第一氮化硅膜接触的方式形成第二氮化硅膜(工序S32)。
由此，绝缘膜10的制造结束。
通过上述制造方法1～3制造的绝缘膜10包含氮化硅膜3的氟浓度比氮化硅膜2的氟浓度高的结构。即，氮化硅膜2的氟浓度比氮化硅膜3的氟浓度低。如上所述，这是由于以使氮化硅膜2的成膜时等离子体中F自由基的浓度比氮化硅膜3的成膜时等离子体中F自由基的浓度低的方式形成氮化硅膜2而引起的。
另外，如果使等离子体中的F自由基变少，则能够抑制从基板1中取出氧原子，抑制氧原子混入氮化硅膜2、3。其结果，能够制造绝缘击穿场强高且漏电流小的绝缘膜10。
因此，在制造的绝缘膜10中，如果基板1侧的氮化硅膜中的氟浓度比绝缘膜10的表面侧的氮化硅膜中的氟浓度低，则氧原子向绝缘膜10中的混入变少，能够得到良好的绝缘性能。
＜实施方式2～4＞
以下，根据附图，对本发明中作为第二发明的实施方式的实施方式2～4的半导体元件进行说明。需要说明的是，在以下附图中，相同或相当的部分标注相同标号，不重复其说明。
第二发明的半导体元件至少具有含有铟(In)原子及氧(O)原子的氧化物半导体层以及含有硅(Si)原子、氟(F)原子及氮(N)原子的绝缘膜。本发明人发现，包含TFT的半导体元件在具有上述氧化物半导体层和与上述氧化物半导体层接触的上述绝缘膜时，能够抑制Vth的变化。其理由尚不明确，但认为例如以下是理由之一。
即，在含有In及O的氧化物半导体层中，已知该层中的O含量、H含量、N含量或它们的化学键合状态会影响半导体特性。在与该氧化物半导体层接触的绝缘膜含有Si、F及N时，对氧化物半导体层中的O、H及N的含量、化学键合状态等产生的影响小，因此，能够抑制因存在与氧化物半导体层接触的层而引起的对氧化物半导体层的半导体特性产生的影响，其结果，能够抑制TFT的Vth的变化。需要说明的是，本发明人通过反复进行各种研究，还发现，绝缘膜中存在F是重要的。
以下，为了对第二发明进行更具体的说明，在实施方式2～4中，使用包含TFT的半导体元件对第二发明的实施方式的一例进行详细说明。
＜实施方式2＞
作为实施方式2，对半导体层的组成及栅极绝缘膜的组成具有特征的TFT进行说明。
《半导体元件》
图16是半导体元件的一例的概略截面图。参考图16，作为半导体元件的TFT中，在基板201上依次层叠栅极202、栅极绝缘膜203和作为沟道层的半导体层204，并在该半导体层204上层叠源极205及漏极206。另外，在半导体层204中作为源极205及漏极206之间且未被两电极覆盖的区域层叠有钝化膜207。图16的TFT是所谓的底栅型晶体管，例如能够适合用作液晶显示装置等的开关元件。
基板201可以使用例如塑料膜、玻璃基板等绝缘性基板。栅极202、源极205及漏极206各自可以使用例如Ti、Mo、Al等金属。另外，也可以具有层叠有包含各金属的层的构成。钝化膜207可以是包含硅(Si)原子、氟(F)原子及氮(N)原子的绝缘膜，例如也可以使用包含二氧化硅(SiO2)、氮化硅(SiN)、氧化钇(Y2O3)、氧化铝(Al2O3)、氧化铪(Hf2O2)、二氧化钛(TiO2)等的膜。
第二发明的半导体元件中，通过将半导体层204的组成和栅极绝缘膜203的组成设定为特征组成，能够抑制半导体元件的Vth的变化。以下，对半导体层204及栅极绝缘膜203进行详细说明。
(半导体层)
半导体层204包含含有In及O的氧化物半导体层。具体而言，半导体层204优选包含In-Ga-Zn-O、In-Al-Mg-O、In-Al-Zn-O、In-Hf-Zn-O中的任意一种。需要说明的是，“In-Ga-Zn-O”的记载是指含有In、Ga、Zn及O为主成分的氧化物半导体，也包括以不使半导体特性变化的程度包含微量的其他不想含有的原子的氧化物半导体。
在半导体层204的材料为In-Ga-Zn-O的情况下，通过使半导体层204中含有的In的含量相对于In、Ga及Zn的含量的总量之比(In/(Ga＋Zn＋In))为35原子%以上，能够抑制Vth的变化。进而，通过使上述In的含量之比为38原子%以上且43原子%以下，能够进一步抑制Vth的变化。另外，半导体层204中O的含量优选为60原子%以上且66原子%以下。需要说明的是，作为半导体层204中各元素的定量方法，可以使用卢瑟福背散射法及ICP质谱法等。
另外，从提高在TFT的源极-漏极间流通的ON电流的观点考虑，优选半导体层204中还含有选自由氮(N)、铝(Al)、硅(Si)、钛(Ti)、钒(V)、铬(Cr)、锆(Zr)、铌(Nb)、钼(Mo)、铪(Hf)、钽(Ta)、钨(W)、锡(Sn)及铋(Bi)组成的组中的一种以上添加元素。此外，在添加元素的浓度为0.01×1022atm/cc以下时，有效地提高在源极-漏极间流通的ON电流的倾向小，在超过10×1021atm/cc时，具有在源极-漏极间流通的OFF电流变高的倾向。因此，半导体层204中上述添加元素的浓度优选为0.1×1021atm/cc以上且10×1021atm/cc以下。需要说明的是，半导体层204中该添加元素的浓度(atm/cc)例如可以通过二次离子质谱(SIMS)法测定。
另外，优选半导体层204与后述的栅极绝缘膜203接触的界面附近的半导体层204中的氧量A与界面附近以外的半导体层204中的氧量B之比A/B大于0.78且小于1。对此，使用图17进行说明。
图17是图16的区域A的概略放大图。参考图17，在本实施方式2中，优选半导体层204中位于与栅极绝缘膜203接触的界面220附近的区域204a的部分的半导体层204的氧量A与界面附近以外的半导体层、即位于区域204a以外的部分的半导体层204的氧量B之比A/B大于0.78且小于1。此时，能够增大在TFT的源极-漏极间流通的ON电流。
另一方面，发现，在上述比A/B为0.78时，具有在源极-漏极间流通的OFF电流过大的倾向。因此，从以更合适的条件使TFT的特性稳定的观点考虑，优选上述比A/B为0.8以上且小于1，更优选为0.8以上且0.98以下。
此处，“接触的界面”是指在二次离子质谱法中栅极绝缘膜203中由F产生的离子的离子计数与半导体层204中由In产生的离子的离子计数交叉的点，“界面附近”是指，从“接触的界面”起厚度为0.1nm以上且20nm以下的区域204a。另外，氧量A及氧量B分别是半导体层204的任意位置的通过二次离子质谱得到的氧离子的计数。
需要说明的是，只要该区域204a中至少一部分的氧量A与氧量B之比A/B为上述范围则能够表现出上述效果。即，例如，半导体层204的区域204a中从界面220起0.1nm以上且5nm以下的区域中的氧量A与氧量B之比A/B为上述范围即可。另外，在界面附近的区域204a中至少一部分满足上述比A/B即可。即，参考图17，在图中沿左右方向延伸的区域204a中至少一部分(例如，区域204a的中央部分)中的氧量A和氧量B满足上述比A/B的范围即可。
(栅极绝缘膜)
在本实施方式2中，栅极绝缘膜203含有Si、F及N。TFT中，上述半导体层204包含含有In及O的氧化物半导体层，并且栅极绝缘膜203含有Si、F及N，由此能够抑制Vth的变化。作为栅极绝缘膜203中的各元素的定量方法，可以使用附带扫描二次电子显微镜(SEM)的能量色散型荧光X射线分析(EDX)法、附带透射电子显微镜(TEM)的能量色散型荧光X射线分析(EDX)法等。另外，当然也可以使用在元素的定性分析中使用的其他公知的技术。
对于栅极绝缘膜203而言，已知：在不含有F时，不能减少Vth变化量，另外，在含有多于30原子%的F时，栅极绝缘膜203的机械强度弱，从基板上发生剥离等。因此，栅极绝缘膜203中F的含量优选大于0原子%且为30原子%以下。另外，更优选F的含量为3原子%以上，进一步优选为5原子%以上。特别是，在F的含量为10原子%以上且28原子%以下时，能够更有效地降低Vth变化量。需要说明的是，Si的含量优选为25原子%以上且35原子%以下，N的含量优选为25原子%以上且40原子%以下。
另外，栅极绝缘膜203可以还含有H。通过使栅极绝缘膜203含有H，可期待Ion(ON电流)上升这样的效果。栅极绝缘膜203中H的含量大于7原子%时，具有Vth变化量增大的倾向，因此优选H的含量为7原子%以下。另外，从进一步抑制Vth特性变化的观点考虑，更优选为5原子%以下。需要说明的是，作为栅极绝缘膜203中的H的定量方法，可以使用例如二次离子质谱法。具体而言，可以准备H的含量已知的标准样品，用测定样品和标准样品比较每秒的二次离子计数，由此进行测定样品中的H的定量。另外，也可以通过并用卢瑟福背散射法和弹性反冲探测法来对H的含量进行定量。
另外，栅极绝缘膜203可以还含有O。通过使栅极绝缘膜203含有O，可期待Ion上升这样的效果。栅极绝缘膜203中O的含量为25原子%以上时，具有Vth变化量增大的倾向，因此，优选O的含量小于25原子%，更优选为20原子%以下。需要说明的是，作为栅极绝缘膜203中的O原子的定量方法，可以使用卢瑟福背散射法、二次离子质谱法等。
《半导体元件的制造方法》
接着，使用图18(a)～(d)对图16的TFT的制造方法进行说明。
(栅极的形成)
首先，如图18(a)所示，准备包含玻璃基板的基板201，在该基板201的表面201a上通过例如DC溅射形成栅极202。
(栅极绝缘膜的形成)
接着，如图18(b)所示，以覆盖基板201的表面201a及栅极202的方式形成栅极绝缘膜203。在本实施方式中，栅极绝缘膜203含有Si、F及N。作为这样的栅极绝缘膜203的制作方法，可以使用例如等离子体CVD法。特别是，可以优选使用利用内部天线型ICP等离子体源的等离子体CVD法。
具体而言，在等离子体装置的真空槽内设置形成有栅极202的基板201，在进行真空槽内的真空排气后，向该真空槽内导入SiF4及N2等原料气体。然后，使用等离子体源使原料气体活化，由此能够形成含有Si、F及N的栅极绝缘膜203。
在上述等离子体CVD法中，通过调节原料气体的混合比例，能够调节栅极绝缘膜203中Si、F及N各自的含量。另外，通过在原料气体中混合含有H的气体例如H2气体，能够使栅极绝缘膜203含有H，通过在原料气体中混合含有O的气体例如O2气体，能够使栅极绝缘膜203含有O。
(半导体层的形成)
接着，如图18(c)所示，在栅极绝缘膜203上的一部分形成作为沟道层的半导体层204。在本实施方式中，半导体层204含有In及O。对于这样的半导体层204的制作方法，可以使用例如DC(直流)磁控溅射法。
具体而言，首先，准备包含作为氧化物半导体的原料的导电性氧化物烧结体的靶作为靶。例如，在形成包含In-Ga-Zn-O的半导体层204的情况下，从进一步减少Vth变化量的观点考虑，优选使用含有ZnGa2O4结晶的靶。接着，在装置内的预定位置处配置靶及上述基板201，利用DC磁控溅射法溅射靶，由此在栅极绝缘膜203上形成半导体层。
接着，为了使得到的半导体层获得预定的沟道宽度、沟道长度，在半导体层上进行抗蚀剂的涂布、曝光、显影，形成预定形状的抗蚀剂。然后，将形成有预定形状的抗蚀剂的基板201浸渍于蚀刻水溶液中，对露出的半导体层进行蚀刻，由此，如图18(c)所示，形成层叠在栅极绝缘膜203上的一部分的半导体层204。
此处，在半导体层204中还含有N作为添加元素的情况下，例如，通过在溅射靶时导入到溅射装置内的气体中混入N2气体并控制其混合比例，能够调节半导体层204中的N的浓度。另外，在还含有选自由铝(Al)、硅(Si)、钛(Ti)、钒(V)、铬(Cr)、锆(Zr)、铌(Nb)、钼(Mo)、铪(Hf)、钽(Ta)、钨(W)、锡(Sn)及铋(Bi)组成的组中的一种以上添加元素的情况下，例如，可以预先在上述靶中含有这些元素。
另外，如图17所示，在对半导体层204中区域204a的至少一部分中的氧量A与区域204a以外的区域中的氧量B之比A/B进行调节的情况下，对形成半导体层204中界面220附近的区域204a的部分时导入到溅射装置内的O2气体的混合比例进行调节即可。
(源极及漏极的形成)
接着，如图18(d)所示，例如通过DC溅射在半导体层204上及栅极绝缘膜203上形成源极205及漏极206。
具体而言，首先，在半导体层204上涂布抗蚀剂并曝光、显影后，在未形成抗蚀剂的半导体层204上及栅极绝缘膜203上，通过DC溅射法形成包含金属层的源极205及漏极206。然后，将半导体层204上的抗蚀剂剥离，由此，如图18(d)所示，形成形成有源极205及漏极206的基板201。
(钝化膜的形成)
接着，如图16所示，在从源极205及漏极206露出的半导体层204上形成钝化膜207。钝化膜207的制作中，可以使用例如DC磁控溅射法。
根据以上详述的实施方式2，半导体层204包含含有In及O的氧化物半导体层，栅极绝缘膜203包含含有Si、F及N的绝缘膜。根据具有该构成的TFT，能够抑制以±20V以上使用栅极-源极间的电压或源极-漏极间的电压时Vth的变化。因此，结果能够使TFT的特性稳定。
＜实施方式3＞
作为实施方式3，对半导体层的组成及钝化膜的组成具有特征的TFT进行说明。
《半导体元件》
本实施方式3的TFT具有图16所示的构成。在本实施方式3中，半导体层204、栅极绝缘膜203及钝化膜207以外的构成与实施方式2相同，因此不重复其说明。
另外，在本实施方式3中，栅极绝缘膜203可以是含有Si、F及N的绝缘膜，例如可以使用包含二氧化硅(SiOH)、氮化硅(SiNH)、氧化钇(Y2O3)、氧化铝(Al2O3)、氧化铪(Hf2O2)、二氧化钛(TiO2)等的以往使用的绝缘膜。以下，对半导体层204及钝化膜207进行详细说明。
(半导体层)
半导体层204包含含有In及O的氧化物半导体层。具体而言，半导体层204优选包含In-Ga-Zn-O、In-Al-Mg-O、In-Al-Zn-O、In-Hf-Zn-O中的任意一种。
另外，半导体层204与后述钝化膜207接触的界面附近的半导体层204中的氧量C与界面附近以外的半导体层204中的氧量D之比C/D优选为1.05以上且1.3以下。对此，使用图19进行说明。
图19是图16的区域B的概略放大图。参考图19，在本实施方式3中，优选在半导体层204中位于与钝化膜207接触的界面240附近的区域204b的部分的半导体层204的氧量C与界面附近以外的半导体层、即位于区域204b以外的部分的半导体层204的氧量D之比C/D为1.05以上。此时，能够减小在TFT的源极-漏极间流通的OFF电流。另外，比C/D超过1.3时，具有在源极-漏极间流通的ON电流过低的倾向。因此，优选上述比C/D为1.3以下。
此处，“接触的界面”是指在二次离子质谱法中钝化膜207中由F产生的离子的离子计数与半导体层204中由In产生的离子的离子计数交叉的点，“界面附近”是指，从“接触的界面”起厚度为0.1nm以上且20nm以下的区域204b。另外，氧量C及氧量D分别是半导体层204的任意位置的通过二次离子质谱得到的氧离子的计数。
需要说明的是，与实施方式2同样地，只要该区域204b中至少一部分的氧量C与氧量D之比C/D为上述范围则能够表现出上述效果，另外，只要在界面附近的区域204b中的至少一部分满足上述比C/D即可。
需要说明的是，上述以外的半导体层204的优选组成与实施方式2相同，因此不重复其说明。
(钝化膜)
在本实施方式3中，钝化膜207含有Si、F及N。TFT中，上述半导体层204包含含有In及O的氧化物半导体层，并且钝化膜207含有Si、F及N，由此能够抑制Vth的变化。
钝化膜207的组成与实施方式2的栅极绝缘膜203的组成相同。即，钝化膜207中F的含量优选大于0原子%且为30原子%以下，F的含量更优选为3原子%以上，进一步优选为5原子%以上。特别是，在F的含量为10原子%以上且28原子%以下时，能够更有效地减小Vth变化量。另外，在钝化膜207还含有H时，H的含量优选为7原子%以下，更优选为5原子%以下。另外，在钝化膜207还含有O时，优选O的含量小于25原子%，更优选为15原子%以下。
《半导体元件的制造方法》
对于本实施方式3中TFT的制造方法，可以使用与实施方式2的制造方法相同的方法。具体而言，在本实施方式3中的钝化膜207的形成中，可以利用实施方式2中栅极绝缘膜203的形成方法。需要说明的是，本实施方式3中的栅极绝缘膜203可以通过以往使用的方法来形成。
另外，在半导体层204的形成方法中，也可以利用实施方式2中半导体层204的形成方法。但是，在以满足上述比C/D的方式形成半导体层204时，需要控制形成与钝化膜207接触的界面附近的半导体层204时溅射装置内的氧量来形成满足上述比C/D的半导体层204。
根据以上详述的实施方式3，半导体层包含含有In及O的氧化物半导体层，钝化膜包含含有Si、F及N的绝缘膜。根据具有该构成的TFT，能够抑制以±20V以上使用栅极-源极间的电压或源极-漏极间的电压时Vth的变化。因此，其结果，能够使TFT的特性稳定。
＜实施方式4＞
作为实施方式4，对半导体层的组成、栅极绝缘膜的组成及钝化膜的组成具有特征的TFT进行说明。
本实施方式4的TFT具有图16所示的构成。在本实施方式4中，半导体层204包含含有In及O的氧化物半导体层，栅极绝缘膜203和钝化膜207均含有Si、F及N。即，在本实施方式4中，栅极绝缘膜203是与实施方式2中栅极绝缘膜203相同的组成，钝化膜207是与实施方式3中钝化膜207相同的组成。
这种情况下，与实施方式2和实施方式3同样地，也能够抑制以±20V以上使用栅极-源极间的电压或源极-漏极间的电压时Vth的变化。因此，其结果，能够使TFT的特性稳定。另外，半导体层204中，通过在与栅极绝缘膜203接触的界面附近的区域204a(参考图17)和与钝化膜207接触的界面附近的区域204b(参考图18)的至少任一区域满足实施方式2和3中详述的比(A/B及C/D)，能够将OFF电流和/或ON电流设计为适当的数值，因此，其结果，能够进一步使TFT的特性稳定。
实施例
在第二发明的以下各个实施例及比较例中，制作图16所示的底栅型TFT。
＜实施例1～10＞
《栅极的形成》
首先，在各实施例1～10中，准备包含25mm×25mm×0.5mm的无碱玻璃的基板201。另外，准备包含作为栅极的原料的Al的靶、以及包含Mo的靶。另外，将各靶加工为直径3英寸(76.2mm)、厚度5.0mm的形状。以各靶的直径3英寸的面为溅射面的方式，将各靶配置在溅射装置内的靶支架上，将基板配置在溅射装置内的基板支架上。此时，使靶与基板的距离为100mm。
接着，在将溅射装置内真空抽吸至约1×10-4Pa、并在基板与靶之间装有挡板的状态下，向装置内导入Ar气体，使装置内的压力为0.5Pa，进一步对靶施加150W的直流电，进行溅射放电，由此对各靶表面进行10分钟的清洗(预溅射)。
接着，依次对包含Mo的靶、包含Al的靶以及包含Mo的靶进行DC溅射，在基板的表面上形成包含Mo层/Al层/Mo层的3层结构的金属层。需要说明的是，Mo层的膜厚各自为20nm，3层结构的栅极的膜厚为100nm。然后，在金属层上涂布光敏抗蚀剂，对电极布线图案进行曝光、显影后，进行干式蚀刻，由此制成具有期望的布线图案的栅极。
《栅极绝缘膜的形成》
接着，在基板的露出的表面及栅极的表面上形成栅极绝缘膜。在实施例1中，首先，在等离子体装置的真空槽内配置形成有栅极的基板，进行真空排气，直至真空槽内的压力为10-5Pa以下。接着，将作为原料气体的SiF4、N2导入真空槽内，使该真空槽内的压力为0.5Pa。然后，在将基板201加热到150℃的同时，利用内置天线型ICP等离子体源对原料气体进行活化，由此形成包含Si、F及N的栅极绝缘膜。
在实施例2～4中，导入SiF4、N2并进一步导入H2气体作为原料气体，由此形成包含Si、F、N及H的栅极绝缘膜。在实施例5～10中，导入SiF4、N2并进一步导入H2气体及O2气体作为原料气体，由此形成包含Si、F、N、H及O的栅极绝缘膜。
另外，在各实施例1～10中，栅极绝缘膜中各元素的含量不同，但通过将原料气体中SiF4与N2之比(SiF4/N2)在1/1～1/20的范围内进行调节而对各实施例的栅极绝缘膜中F的含量进行调节。另外，通过将原料气体中O2与N2之比(O2/N2)在0～1/10的范围内进行调节而对各实施例的栅极绝缘膜中O的含量进行调节。另外，通过将原料气体中H2与N2之比(H2/N2)在0～1/50的范围内进行调节而对各实施例的栅极绝缘膜中H的含量进行调节。
《半导体层的形成》
接着，在各实施例1～10中，在栅极绝缘膜上形成半导体层。具体而言，首先，准备作为各半导体层的原料的导电性氧化物烧结体作为靶。需要说明的是，将靶加工为直径3英寸(76.2mm)、厚度5.0mm的形状。以靶的直径3英寸的面为溅射面的方式，将靶配置在溅射装置内的靶支架上，在溅射装置内的被水冷却的基板支架上配置形成有栅极绝缘膜的基板。此时，使靶与基板的距离为40mm。
接着，在将溅射装置内真空抽吸至约1×10-4Pa、并在基板与靶之间装有挡板的状态下，向装置内导入Ar气体，使装置内的压力为1Pa，进一步对靶施加120W的直流电，进行溅射放电，由此对各靶表面进行10分钟的清洗(预溅射)。
然后，将Ar气体的体积与O2气体的体积之比为93(Ar):7(O2)的混合气体导入装置内，使装置内的压力为0.8Pa，进一步对靶施加120W的溅射直流电，由此在栅极绝缘膜上形成厚度为70nm的包含氧化物半导体层的半导体层。需要说明的是，基板支架仅进行水冷却而不施加偏压。
在各实施例中，作为靶使用的导电性氧化物烧结体为多结晶体。在实施例1、2、5及6中使用的靶以In:Ga:Zn=2:2:1的元素比混合，除In2Ga2ZnO7结晶相之外，还含有一部分ZnGa2O4结晶相。另外，实施例3、4及7中使用的靶以In:Ga:Zn=2:2:1的元素比混合，仅由In2Ga2ZnO7结晶相形成。
另外，实施例8中使用的靶以In:Al:Zn=2:2:1的元素比混合，除In2Al2ZnO7结晶相之外，还含有一部分ZnAl2O4结晶相。另外，实施例9中使用的靶以In:Al:Mg=2:2:1的元素比混合，除In2Al2MgO7结晶相之外，还含有一部分MgAl2O4结晶相。另外，实施例10中使用的靶以In:Hf:Zn=1:1:1的元素比混合，由InHfZnO4结晶相构成。
然后，将形成的半导体层在大气中、150℃下进行1小时退火处理后，为了将该半导体层加工成预定的沟道宽度及沟道长度，在半导体层上涂布预定形状的抗蚀剂，并进行曝光、显影。然后，将该基板浸渍于调节成磷酸:醋酸:水=4:4:100的比率的蚀刻水溶液，由此将半导体层蚀刻成预定的沟道宽度及沟道长度，形成图16所示的形状。需要说明的是，沟道宽度为20μm，沟道长度为10μm。由此，在各实施例中，形成包含表1所示的构成元素的半导体层。
《源极及漏极的形成》
接着，在上述退火处理后，以仅使在半导体层及栅极绝缘膜上形成源极及漏极的部分露出的方式，在半导体层及栅极绝缘膜上涂布抗蚀剂，并进行曝光、显影。接着，对于未形成抗蚀剂的部分(电极形成部)，使用溅射法，依次形成包含Mo的金属层、包含Al的金属层、包含Mo的金属层，由此形成包含Mo层/Al层/Mo层的3层结构的源极及漏极。需要说明的是，各3层结构的膜厚为100nm。然后，将抗蚀剂剥离。然后，在氮气中、150℃下对该基板进行1小时退火处理。
《钝化膜的形成》
接着，在露出的半导体层上形成钝化膜。实施例1～10中钝化膜的制作方法与各实施例中栅极绝缘膜的形成方法相同。因此，在实施例1～10的各实施例中，栅极绝缘膜的组成与钝化膜的组成相同。
各实施例中钝化膜的膜厚为500nm。而且，在形成钝化膜后，将该结构体在氮气气氛中、150℃下进行2小时的退火处理，完成TFT。
＜实施例11～16＞
《栅极绝缘膜的形成》
在实施例11～16中，导入SiF4、N2并进一步导入H2气体及O2气体作为原料气体，由此形成包含Si、F、N、H及O的栅极绝缘膜。
《半导体层的形成》
在实施例1～10中，使形成半导体层时的Ar气体与O2气体的混合比一定，但在实施例11～13中，在形成栅极绝缘膜与半导体层接触的界面附近的半导体层时，将Ar气体的体积与O2气体的体积之比控制在100(Ar):0(O2)～95:5的范围内。由此，在实施例11～13中，在栅极绝缘膜与半导体层接触的界面附近，预定位置的半导体层内的界面附近的通过二次离子质谱得到的氧离子的计数A与界面附近以外的半导体层内的通过二次离子质谱得到的氧离子的计数B之比A/B为0.78～0.98。
另外，在实施例14～16中，在形成半导体层与钝化膜接触的界面附近的半导体层时，将Ar气体的体积与O2气体的体积之比控制在90(Ar):10(O2)～70:30的范围内。由此，在实施例14～16中，在钝化膜与半导体层接触的界面附近，预定位置的半导体层内的界面附近的通过二次离子质谱得到的氧离子的计数C与界面附近以外的半导体层内的通过二次离子质谱得到的氧离子的计数D之比C/D为1.05～1.35。需要说明的是，各实施例11～16中成为“界面附近的半导体层”的半导体层的厚度在表1中表示为“界面层的厚度”。
另外，实施例11、12、14和16中使用的靶以In:Ga:Zn=2:2:1的元素比混合，仅由In2Ga2ZnO7结晶相形成。另一方面，实施例13及15中使用的靶以In:Ga:Zn=2:2:1的元素比混合，除In2Ga2ZnO7结晶相之外，还含有一部分ZnGa2O4结晶相。
《钝化膜的形成》
实施例11～16中钝化膜的制作方法与各实施例中栅极绝缘膜的形成方法相同。因此，在实施例11～16的各实施例中，栅极绝缘膜的组成与钝化膜的组成相同。
关于上述以外的工序，使用与实施例1～10相同的方法，在各实施例中制作TFT。
＜实施例17～30＞
在实施例17中，以在半导体层的一部分中含有包含N的添加元素的方式，向溅射装置内导入包含Ar气体及O2气体的混合气体并进一步导入N2气体作为形成半导体层时的气体。需要说明的是，N2气体的流量相对于总气体流量为20体积%。
在实施例18～30中，以在半导体层204的一部分中分别含有选自由铝(Al)、硅(Si)、钛(Ti)、钒(V)、铬(Cr)、锆(Zr)、铌(Nb)、钼(Mo)、铪(Hf)、钽(Ta)、钨(W)、锡(Sn)及铋(Bi)组成的组中的一种以上添加元素的方式，在作为原料的靶中预先含有这些元素，形成半导体层。
另外，在实施例17～30中，作为用于形成半导体层的靶，使用以In:Ga:Zn=2:2:1的元素比混合、仅由In2Ga2ZnO7结晶相形成的靶。
关于上述以外的工序，使用与实施例1～10相同的方法，在各实施例中制作TFT。
＜比较例1～4＞
作为比较例1，使用平行平板型的等离子体CVD装置，形成含有Si、N及H的栅极绝缘膜和钝化膜，制作TFT。作为比较例2，形成含有Si、O及H的栅极绝缘膜和钝化膜，制作TFT。另外，作为比较例3，形成含有Si、O、N及H的栅极绝缘膜和钝化膜，制作TFT。另外，作为比较例4，形成含有Si及N的栅极绝缘膜和钝化膜，制作TFT。需要说明的是，栅极绝缘膜及钝化膜的膜厚各自为100nm。
另外，在比较例1及4中，形成半导体层时使用的靶以In:Ga:Zn=2:2:1的元素比混合，仅由In2Ga2ZnO7结晶相形成。在比较例2及3中，形成半导体层时使用的靶以In:Ga:Zn=2:2:1的元素比混合，除In2Ga2ZnO7结晶相之外，还含有一部分ZnGa2O4结晶相。
＜TFT的特性评价＞
对于以上述方式制作的各实施例及各比较例中的TFT，以下述方式求出Vth的变化量。首先，对TFT的源极与漏极之间施加20V的电压，将施加到源极与栅极之间的电压(Vgs)从-30V变化至40V，测量此时的源极-漏极间的电流(Ids)(测定1)。以X轴为Vgs、Y轴为√Ids的方式作图，从d√Ids/dVgs为最大斜率的点向√Ids-Vgs的曲线划切线，求出该切线与X轴(Vgs)的交点。将该交点的Vgs定义为Vth。
在刚刚实施测定1后，立即对各TFT的源极与漏极之间施加20V的电压，使施加到源极与栅极之间的电压(Vgs)为40V，连续进行2小时30分钟的电压施加。作为测定2，在刚刚结束电压施加后，立即对TFT的源极与漏极之间施加20V的电压，使施加到源极与栅极之间的电压(Vgs)从-30V变化至40V，测量此时的源极-漏极间的电流(Ids)，通过与前述相同的方法算出Vth。
而且，将测定1中的Vth与测定2中的Vth之差作为Vth的变化量。需要说明的是，在测定1的测量中，Ion定义为Vgs为10V时的Ids，Ioff定义为Vgs为-5V时的Ids。
为了明确以上各实施例1～30、各比较例1～4中各膜的组成的差异，将各实施例及各比较例中各膜的组成示于表1～3。另外，将各实施例及各比较例中的评价结果示于表4～6。
[表4]
[表5]
[表6]
参考表1～6可知，通过使半导体层含有In及O并使栅极绝缘膜及钝化膜中的至少一种含有Si、F及N，能够抑制TFT的Vth变化量。
如上所述，对本发明的实施方式及实施例进行了说明，但从最初就预定包括将上述各实施方式及实施例的构成进行适当组合。
本次公开的实施方式及实施例在所有方面均为例示，应当认为不是用于限制本发明。本发明的范围不是上述的说明而由权利要求书表示，并意图包含与权利要求书同等的含义及在范围内的所有变更。
产业实用性
本发明适用于绝缘膜及其制造方法。另外，本发明适用于半导体元件。
标号说明
1基板、2、3氮化硅膜、10绝缘膜、20真空容器、22顶板、24排气口、26气体导入部、32支架、34加热器、36轴、38轴承部、42罩、44隔板、50平面导体、52供电电极、54终端电极、56绝缘法兰、57、58垫片、60屏蔽箱、62高频电源、64匹配电路、66输出杆、68、69连接导体、100等离子体装置、201基板、202栅极、203栅极绝缘膜、204半导体层、205源极、206漏极、207钝化膜、220、240界面。

Claims (16)

1.一种绝缘膜，其为含有硅原子、氟原子及氮原子的绝缘膜，
所述绝缘膜具备：
配置在含有氧原子的基板上的第一氮化硅膜和
以与所述第一氮化硅膜接触的方式配置的第二氮化硅膜，
所述第一氮化硅膜以及所述第二氮化硅膜中均含有氟原子，且所述第二氮化硅膜中含有的氟量比所述第一氮化硅膜中含有的氟量多。
2.一种绝缘膜的制造方法，其具备：
第一工序，将含有硅原子和氟原子的主气体与至少包含氮气的副气体的气体流量比设定为基准值以上，在含有氧原子的基板上堆积第一氮化硅膜；和
第二工序，将所述主气体与氮气的气体流量比设定为比所述基准值小的值，以与所述第一氮化硅膜接触的方式堆积第二氮化硅膜。
3.根据权利要求2所述的绝缘膜的制造方法，其中，所述副气体包含含有氢原子的气体和含有氧原子的气体中的任意一种以及氮气。
4.根据权利要求2所述的绝缘膜的制造方法，其中，所述副气体包含含有氢原子的气体和氮气。
5.根据权利要求2所述的绝缘膜的制造方法，其中，
所述基板的表面由金属覆盖，
所述副气体仅由氮气构成。
6.一种半导体元件，其具有：
含有硅原子、氟原子及氮原子的绝缘膜、以及
含有铟原子及氧原子的氧化物半导体层，
所述绝缘膜中所述氟原子的含量为3～30原子％。
7.根据权利要求6所述的半导体元件，其中，所述氧化物半导体层与所述绝缘膜接触。
8.根据权利要求6所述的半导体元件，其中，所述绝缘膜为栅极绝缘膜及钝化膜中的至少一种。
9.根据权利要求6所述的半导体元件，其中，所述绝缘膜中所述氟原子的含量为10～28原子％。
10.根据权利要求6所述的半导体元件，其中，所述绝缘膜还含有氢原子，所述绝缘膜中氢原子的含量大于0原子％且为7原子％以下。
11.根据权利要求6所述的半导体元件，其中，所述绝缘膜还含有氧原子，所述绝缘膜中氧原子的含量大于0原子％且小于25原子％。
12.根据权利要求6至11中任一项所述的半导体元件，其中，所述绝缘膜为栅极绝缘膜，所述栅极绝缘膜与所述半导体层接触的界面附近的所述半导体层中的氧量A与所述界面附近以外的所述半导体层中的氧量B之比A/B大于0.78且小于1。
13.根据权利要求12所述的半导体元件，其中，所述比A/B为0.8以上且0.98以下。
14.根据权利要求6至11中任一项所述的半导体元件，其中，所述绝缘膜为钝化膜，所述钝化膜与所述半导体层接触的界面附近的所述半导体层中的氧量C与所述界面附近以外的所述半导体层中的氧量D之比C/D为1.05以上且1.3以下。
15.根据权利要求6至11中任一项所述的半导体元件，其中，所述半导体层还含有选自由氮、铝、硅、钛、钒、铬、锆、铌、钼、铪、钽、钨、锡及铋组成的组中的一种以上添加元素。
16.根据权利要求6所述的半导体元件，其特征在于，所述半导体元件为薄膜晶体管。
CN201280049140.7A 2011-10-07 2012-10-04 绝缘膜及其制造方法 Expired - Fee Related CN103875077B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011222996A JP5984354B2 (ja) 2011-10-07 2011-10-07 半導体素子
JP2011-222996 2011-10-07
JP2012009098A JP6046351B2 (ja) 2012-01-19 2012-01-19 絶縁膜およびその製造方法
JP2012-009098 2012-01-19
PCT/JP2012/075774 WO2013051644A1 (ja) 2011-10-07 2012-10-04 絶縁膜およびその製造方法

Publications (2)

Publication Number Publication Date
CN103875077A CN103875077A (zh) 2014-06-18
CN103875077B true CN103875077B (zh) 2016-09-28

Family

ID=48043797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280049140.7A Expired - Fee Related CN103875077B (zh) 2011-10-07 2012-10-04 绝缘膜及其制造方法

Country Status (4)

Country Link
KR (2) KR20180115808A (zh)
CN (1) CN103875077B (zh)
TW (1) TWI541900B (zh)
WO (1) WO2013051644A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794652B (zh) * 2014-02-25 2017-04-12 华南理工大学 金属氧化物半导体薄膜晶体管及其制备方法
JP6412322B2 (ja) * 2014-03-13 2018-10-24 東京エレクトロン株式会社 半導体デバイス、その製造方法、及びその製造装置
JP5790893B1 (ja) * 2015-02-13 2015-10-07 日新電機株式会社 膜形成方法および薄膜トランジスタの作製方法
JP2022097012A (ja) * 2020-12-18 2022-06-30 日新電機株式会社 薄膜トランジスタの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057339A (zh) * 2004-11-10 2007-10-17 佳能株式会社 无定形氧化物和场效应晶体管
CN101640219A (zh) * 2008-07-31 2010-02-03 株式会社半导体能源研究所 半导体装置及其制造方法
CN102082180A (zh) * 2009-12-01 2011-06-01 索尼公司 薄膜晶体管、显示装置以及电子装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7910929B2 (en) * 2007-12-18 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5496500B2 (ja) * 2007-12-18 2014-05-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011065183A1 (en) * 2009-11-24 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057339A (zh) * 2004-11-10 2007-10-17 佳能株式会社 无定形氧化物和场效应晶体管
CN101640219A (zh) * 2008-07-31 2010-02-03 株式会社半导体能源研究所 半导体装置及其制造方法
CN102082180A (zh) * 2009-12-01 2011-06-01 索尼公司 薄膜晶体管、显示装置以及电子装置

Also Published As

Publication number Publication date
KR20140071971A (ko) 2014-06-12
KR20180115808A (ko) 2018-10-23
TWI541900B (zh) 2016-07-11
TW201324616A (zh) 2013-06-16
CN103875077A (zh) 2014-06-18
WO2013051644A1 (ja) 2013-04-11

Similar Documents

Publication Publication Date Title
CN104409511B (zh) 半导体装置及其制造方法
CN102859670B (zh) 成膜方法
CN104885229B (zh) 薄膜晶体管及其制造方法
CN103400751B (zh) 具有氧化物半导体薄膜层的层叠结构的制造方法
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
CN105324835B (zh) 薄膜晶体管及其制造方法
CN104904017B (zh) 薄膜晶体管及其制造方法
CN103875077B (zh) 绝缘膜及其制造方法
CN110709968B (zh) 薄膜晶体管的制造方法
CN102742015A (zh) 无定形氧化物薄膜、使用所述无定形氧化物薄膜的薄膜晶体管及其制造方法
JP2016111324A (ja) 薄膜トランジスタ
JP5984354B2 (ja) 半導体素子
CN105247684B (zh) 用于薄膜晶体管的半导体层的氧化物、薄膜晶体管以及显示装置
CN103545377B (zh) 一种氧化物薄膜晶体管及其制造方法
CN103972297A (zh) 半导体元件结构及其制造方法
JP2016225505A (ja) 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット
JP6550514B2 (ja) ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びディスプレイ用スパッタリングターゲット
WO2016035503A1 (ja) 薄膜トランジスタ
JP6756875B1 (ja) ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びスパッタリングターゲット
CN108352410A (zh) 薄膜晶体管、氧化物半导体膜以及溅射靶材
CN103560147B (zh) 一种氮磷氧锌薄膜及其制备方法和薄膜晶体管
WO2020116499A1 (ja) 薄膜トランジスタ及びその製造方法
Brodie et al. Fabrication of Coatings with Targeted Tunable Electrical Properties via ALD: Al2O3/ZnO and Nb2O5/Ta2O5
JP2023155745A (ja) 薄膜トランジスタ、および薄膜トランジスタの製造方法
WO2019107043A1 (ja) 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200312

Address after: Kyoto City, Kyoto, Japan

Patentee after: NISSIN ELECTRIC Co.,Ltd.

Address before: Osaka City, Osaka Prefecture, Japan

Co-patentee before: NISSIN ELECTRIC Co.,Ltd.

Patentee before: SUMITOMO ELECTRIC INDUSTRIES, Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160928

Termination date: 20201004