CN102742015A - 无定形氧化物薄膜、使用所述无定形氧化物薄膜的薄膜晶体管及其制造方法 - Google Patents

无定形氧化物薄膜、使用所述无定形氧化物薄膜的薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN102742015A
CN102742015A CN2011800079802A CN201180007980A CN102742015A CN 102742015 A CN102742015 A CN 102742015A CN 2011800079802 A CN2011800079802 A CN 2011800079802A CN 201180007980 A CN201180007980 A CN 201180007980A CN 102742015 A CN102742015 A CN 102742015A
Authority
CN
China
Prior art keywords
film
amorphous oxide
thin
oxide film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800079802A
Other languages
English (en)
Inventor
竹知和重
中田充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN102742015A publication Critical patent/CN102742015A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Abstract

本发明公开了一种薄膜晶体管，其将无定形氧化物薄膜用于有源层，其中：所述无定形氧化物薄膜包含如下作为主要成分：铟(In)、氧(O)和金属元素(M)，其选自硅(Si)、铝(Al)、锗(Ge)、钽(Ta)、镁(Mg)和钛(Ti)；在该无定形氧化物薄膜中M对In的原子比为0.1以上且0.4以下；且在所述无定形氧化物薄膜中载流子密度为1×1015cm-3以上且1×1019cm-3以下。

Description

无定形氧化物薄膜、使用所述无定形氧化物薄膜的薄膜晶体管及其制造方法
技术领域
本发明涉及无定形氧化物薄膜、使用所述无定形氧化物薄膜的薄膜晶体管及其制造方法。
背景技术
包括ITO膜的透明导电氧化物膜广泛用于各种平板显示器、光电转换元件等，因为利用约几百nm的膜厚度获得了几Ω/□的方块电阻且对可见光的透过率高，所述ITO是铟、锡和氧的化合物。
近年来，已经开始对将无定形氧化物薄膜如In-Ga-Zn-O薄膜用于沟道层的薄膜晶体管进行了研究。这种氧化物薄膜由高离子键形成且特征为在结晶状态与无定形状态之间的电子迁移率之差小。因此，在氧化物薄膜中，即使在无定形状态下仍可获得比较高的电子迁移率。另外，通过使用溅射法等可以在室温下以无定形状态形成氧化物薄膜，因此，也对在树脂衬底如PET上形成氧化物薄膜晶体管进行了研究。
对于这种无定形氧化物薄膜，除了上述In-Ga-Zn-O薄膜之外，还对各种薄膜如构成元素数少的薄膜如In-Zn-O薄膜和不使用稀有金属的薄膜如Al-Sn-Zn-O薄膜进行了研究。
非专利文献1报道了使用In-Ga-Zn-O薄膜的薄膜晶体管。
非专利文献2报道了从尽可能少地使用稀有金属的观点考虑而使用Sn-Ga-Zn-O薄膜的薄膜晶体管。
非专利文献3报道了甚至不使用Ga而使用Al-Zn-Si-O薄膜作为不含稀有金属的体系的薄膜晶体管。
非专利文献4报道了从减少构成元素数的观点考虑而使用Zn-Sn-O薄膜的薄膜晶体管。
非专利文献5报道了作为探索一系列材料的结果而使用In-X-O(X：B、Mg、Al、Si、Ti、Zn、Ga、Ge、Mo或Sn)薄膜的薄膜晶体管。
专利文献1描述了In-M-Zn-O(M为Ga、Al和Fe中的至少一种)并显示了包含Sn、In和Zn中的至少一种元素的无定形氧化物(例如In-Sn氧化物)，以作为用作薄膜晶体管沟道层的氧化物半导体。据描述，在这种无定形氧化物中，Sn可用Sn1-xSix置换。
现有技术文献
专利文献
专利文献1：日本特开2007-73705号公报
非专利文献
非专利文献1：Nomura,et al.,Nature,vol.432,p.488,(2004)
非专利文献2：Ogo,et al.,physica status solidi(a),Vol.205,p.1920,(2008)
非专利文献3：Cho,et al.,International Display Workshops 2008,Technical Digest,p.1625,(2008)
非专利文献4：Chiang,et al.,Applied Physics Letters,Vol.86,p.013503,(2005)
非专利文献5：Goyal,et al.,Materials Research Society SymposiumProceeding,Vol.1109,B04-03,(2009)
发明内容
技术问题
非专利文献5和专利文献1公开了一种使用薄膜的薄膜晶体管，在所述薄膜中向In氧化物中添加了一种或两种其他元素。然而，这些文献未公开薄膜中各元素的合适原子比(组成比)和载流子密度。通常已知的是，在氧化物薄膜中，由于氧空位而产生载流子。除非将这种载流子密度控制在合适范围内以使用具有半导体性质的氧化物薄膜，否则难以获得良好的薄膜晶体管特性。例如，如果载流子密度太低，则氧化物薄膜接近于绝缘体，且开电流低。相反，如果载流子密度太高，则氧化物薄膜接近于金属，且关电流高。在这些情况中，开/关比小，且不能获得良好的开关特性。适用于半导体的载流子密度在1×1015cm-3以上且1×1019cm-3以下的范围内。对于这种载流子密度，考虑到薄膜中的氧原子密度(氧原子密度在1×1022cm-3数量级上)，所以氧空位比例为0.1%以下，这是微量的。因此，例如，非专利文献5的报道公开了在In-Si-O薄膜中0.6<In/(In+Si)<0.9的组成比范围，但是即使在这种组成比范围内，如果氧空位比例超过0.1%且载流子密度太高，则所述薄膜不能用作薄膜晶体管的有源层。
本发明人阐明了上述问题并发现，为了解决该问题，除了控制氧化物薄膜的组成比之外，还必须将氧空位率(即载流子密度)控制在几十ppm至0.1%以下的痕量内。另外，本发明人已经发现，仅通过改变靶中的氧原子组成比难以实现痕量的氧空位密度的这种控制，且在成膜期间适当控制氛围气的氧分压是重要的。
本发明的目的是提供电特性优异的无定形氧化物薄膜、高性能薄膜晶体管及其制造方法。
解决问题的手段
本发明的一个方面提供
一种薄膜晶体管，其将无定形氧化物薄膜用于有源层，其中：
所述无定形氧化物薄膜包含如下成分作为主要成分：
铟(In)、
氧(O)和
金属元素(M)，其选自硅(Si)、铝(Al)、锗(Ge)、钽(Ta)、镁(Mg)和钛(Ti)；
在所述无定形氧化物薄膜中M对In的原子比为0.1以上且0.4以下；且
在所述无定形氧化物薄膜中载流子密度为1×1015cm-3以上且1×1019cm-3以下。
本发明的另一个方面提供
一种无定形氧化物薄膜，所述无定形氧化物薄膜包含如下成分作为主要成分：铟(In)、氧(O)和金属元素(M)，其选自硅(Si)、铝(Al)、锗(Ge)、钽(Ta)、镁(Mg)和钛(Ti)，
其中M对In的原子比为0.1以上且0.4以下；且
载流子密度为1×1015cm-3以上且1×1019cm-3以下。
本发明的另一个方面提供
一种制造上述薄膜晶体管的方法，所述方法包括在包含稀有气体和氧气的混合气体的氛围下实施溅射以形成所述无定形氧化物薄膜，所述稀有气体和氧气满足如下气压比条件式：
0.05<氧气分压/(稀有气体分压+氧气分压)<0.25。
本发明的另一个方面提供
一种制造上述薄膜晶体管的方法，包括：
在衬底上涂布或印刷包含In、所述金属元素(M)和O的液体，和
以使得碳密度为1×1019cm-3以下的方式在150℃以上的温度下实施热处理，从而将所述液体固化以形成所述无定形氧化物薄膜。
发明效果
本发明可以提供电特性优异的无定形氧化物薄膜、高性能薄膜晶体管及其制造方法。
附图说明
图1是显示根据例示性实施方式1的薄膜晶体管(底栅交错型)的横断面视图。
图2是显示根据例示性实施方式2的薄膜晶体管(顶栅交错型)的横断面视图。
图3是显示薄膜晶体管的转移特性的图。
图4是显示氧化物薄膜的载流子密度的组成比依赖性的图。
图5是显示薄膜晶体管的转移特性的图。
具体实施方式
例示性实施方式可以提供对于薄膜晶体管的有源层优选的无定形氧化物半导体薄膜。对无定形氧化物半导体薄膜的组成的类型与比例和载流子密度进行控制，可以提供具有开/关比为五位数以上的良好开关特性的薄膜晶体管。另外，规定无定形氧化物半导体薄膜组合物的类型，可以在低成本下提供高性能薄膜晶体管。
在根据例示性实施方式的无定形氧化物半导体薄膜中，可以抑制稀有金属的使用，或者薄膜中的元素数可以尽可能地少，且可适当控制薄膜中的载流子密度。例如，提供一种无定形氧化物半导体薄膜，其中向氧化铟成分中添加了适当量的氧化硅成分或氧化铝成分，并将载流子密度控制在1×1015cm-3以上且1×1019cm-3以下的范围内。可以将这种载流子密度控制为1×1016cm-3以上，可以进一步将其控制为1×1017cm-3以上，且还可以将其控制为1.5×1018以下。
具体地，通过使用具有受控元素组成比的In-Si-O靶或In-Al-O靶进行溅射，可以形成这种半导体薄膜。此时，将氧气分压/(氩气分压+氧气分压)的值控制为大于0.05且小于0.25的值。可以将该气压比控制为0.2以下，且可以进一步将其控制为0.15以下。
通过涂布或印刷至少包含In、Si和O元素的液体或者包含In、Al和O元素的液体，然后在150℃以上的温度下实施热处理可以得到这种半导体薄膜。
在将这种半导体薄膜用于有源层的薄膜晶体管中，在形成半导体薄膜/绝缘体薄膜界面的界面附近在无定形氧化物半导体薄膜的带隙中在能量深的位置处的能级密度在1×1015cm-3eV-1～1×1016cm-3eV-1的范围内。因此，如果该半导体薄膜中的载流子密度小于1×1015cm-3，则使用这种界面的薄膜晶体管的亚阈值特性(相对于在从关状态到开状态转换时的栅电压，漏电流增大的容易性)变差，且可能不能得到尖锐的开/关特性。另外，如果载流子密度超过1×1019cm-3，则利用实际栅绝缘膜厚度和栅电压不能耗尽半导体薄膜中的载流子，结果，不能获得良好的关特性。因此，使用具有1×1015cm-3以上且1×1019cm-3以下的载流子密度的无定形氧化物半导体薄膜对实现良好的薄膜晶体管特性是重要的。可以将这种载流子密度控制为1×1016cm-3以上，可以进一步将其控制为1×1017cm-3以上，还可以将其控制为1.5×1018cm-3以下。
可以使用其他元素代替形成这种无定形氧化物半导体薄膜的Si或Al。换言之，这种半导体薄膜可以包含选自硅(Si)、铝(Al)、锗(Ge)、钽(Ta)、镁(Mg)和钛(Ti)中的金属元素(M)。
这种金属元素(M)对In的原子比优选为0.1以上且0.4以下。
通过在包含稀有气体和氧气的混合气体的氛围下使用包含In、金属元素(M)和O的靶实施溅射可以形成这种无定形氧化物半导体薄膜，所述稀有气体和氧气满足如下气压比条件式：
0.05<氧气分压/(稀有气体分压+氧气分压)<0.25。
可以将该条件式中的气压比设定为0.2以下，且可以进一步将其设定为0.15以下。
另外，通过在衬底上涂布或印刷含有In、金属元素(M)和O的液体，并然后在150℃以上的温度下实施热处理，可以形成这种无定形氧化物半导体薄膜。
这种无定形氧化物半导体薄膜可以为还包含锡(Sn)的薄膜，其中Sn对In的原子比为0.03以上且0.5以下。
通过在包含稀有气体和氧气的混合气体的氛围下使用包含In、Sn、金属元素(M)和O的靶实施溅射可以形成这种无定形氧化物半导体薄膜，所述稀有气体和氧气满足如下气压比条件式：
0.05<氧气分压/(稀有气体分压+氧气分压)<0.25。
可以将该条件式中的气压比设定为0.2以下，且可以进一步将其设定为0.15以下。
另外，通过在衬底上涂布或印刷含有In、金属元素(M)和O的液体，并然后在150℃以上的温度下实施热处理以使得所述液体固化，可以形成这种无定形氧化物半导体薄膜。以使得膜中的碳密度为1×1019cm-3以下的方式实施这种热处理。作为这种液体，可以使用包含溶剂和化合物的液体，所述化合物至少包含In元素、金属元素(M)和O元素中的任一种。这种液体可以包含源自所述液体中包含的化合物的In元素、金属元素(M)和O元素。
下面参考附图对例示性实施方式进行进一步说明。
例示性实施方式1
图1是显示根据例示性实施方式1的薄膜晶体管(底栅交错型)的横断面视图。在绝缘衬底10如塑料或玻璃上形成栅极11，并在其上形成栅绝缘膜12。通过RF溅射法进一步在其上形成In-Sn-Si-O薄膜13。
在这种氧化物薄膜的形成中，使用由In-Sn-Si-O制成的靶，所述靶具有其中Si对In的平均原子比为0.1以上且0.4以下且Sn对In的平均原子比为0.03以上且0.5以下的组成比。在这种情况下，可以使用具有由In10SnySixOz大致表示的组成比的靶，所述组成比取决于Si的原子比。
另外，通过在包含稀有气体和氧气的混合气体的氛围下实施溅射并使得所述稀有气体和氧气满足如下气压比条件式：
0.05<氧气分压/(稀有气体分压+氧气分压)<0.25，
可以将氧化物薄膜中的平均载流子密度控制在1×1015cm-3以上且1×1019cm-3以下的范围内。此时，可以在包含稀有气体和氧气的混合气体的氛围下实施溅射，其中气体流量比满足如下条件式：
0.05<氧气流量/(稀有气体流量+氧气流量)<0.25。
此处，作为稀有气体，可以使用氦、氖、氩、氪、氙等。
通过以这种方式实施溅射而形成的In-Sn-Si-O薄膜具有与溅射靶相同的组成比。换言之，在这种氧化物薄膜中，Si原子以相对于10个In原子，Si原子的平均数(x)在1～4个范围内的方式在膜中空间分布，且Sn原子以相对于10个In原子，Sn原子的平均数(y)在0.3～5个范围内的方式在膜中空间分布。此时，O原子的平均数(z)以化学计量比计为z=2x+2y+15，但实际上，O原子分布在2x+2y+8<z<2x+2y+22的范围中。当对具有这种组成比的氧化物薄膜的X射线衍射图进行测定时，未发现衍射峰，且可确认，氧化物薄膜是无定形的。
这种氧化物薄膜的膜厚度优选在10～200nm的范围内。如果膜厚度薄于10nm，则难以在高精度下控制膜厚度。另外，在膜厚度大于200nm的条件下，通过底栅的电场难以控制在顶部沟道侧界面处的载流子密度，且可能不能获得良好的关特性。
在这种氧化物薄膜的两侧上形成源漏极布线14。然后，形成保护性绝缘膜15。
此处，为了进一步提高薄膜晶体管特性的稳定性，期望的是，在形成期间在不暴露在空气下的条件下连续进行栅绝缘膜12的形成和In-Sn-Si-O薄膜13的形成。具体地，期望使用成膜设备来形成膜，在所述成膜设备中可以在真空中在用于形成栅绝缘膜的溅射室与用于形成氧化物薄膜的溅射室之间运送衬底。
这种薄膜晶体管可以实现具有6位数以上开/关比的良好电特性、约10cm2V-1s-1的场效应迁移率和约1V的阈值电压。
此处，当通过在氧气分压/(稀有气体分压+氧气分压)<0.05的条件下实施溅射而形成In-Sn-Si-O薄膜时，薄膜中的载流子密度大于1×1019cm-3，且薄膜晶体管不会显示良好的关特性。相反，当通过在0.25<氧气分压/(稀有气体分压+氧气分压)的条件下实施溅射而形成In-Sn-Si-O薄膜时，薄膜中的载流子密度小于1×1015cm-3，且薄膜晶体管不会显示良好的开特性。
另外，当使用其中Si对In的平均原子比小于0.1的靶形成In-Sn-Si-O薄膜时，薄膜晶体管不会显示良好的关特性。当使用其中Si对In的平均原子比大于0.4的靶形成In-Sn-Si-O薄膜时，薄膜晶体管不会显示良好的开特性。
在例示性实施方式1中，期望使用氧化硅膜作为栅绝缘膜。通过在氩气与氧气的混合气体的氛围下对硅靶进行反应性溅射而得到这种氧化硅膜。使用硅烷气体，通过等离子体CVD或热CVD可形成所述氧化硅膜。由于作为有源层的In-Sn-Si-O薄膜和作为栅绝缘膜的氧化硅膜在膜中具有相同的Si-O键，所以易于获得良好的界面特性。然而，栅绝缘膜不限于氧化硅膜且可以为氧化物膜或氮化物膜如氮化硅膜、氧化铝膜或氧化钽膜、或这这些膜的层压膜。
在例示性实施方式1中，将In-Sn-Si-O膜用作有源层，但可以使用In-Sn-Al-O膜、In-Sn-Ge-O膜、In-Sn-Ta-O膜、In-Sn-Mg-O膜、In-Sn-Ti-O膜等。此外，在这些情况中，通过适当控制靶的组成和气体分压，可以实现适用于半导体的载流子密度。
例示性实施方式2
参考图1对根据例示性实施方式2的薄膜晶体管(底栅交错型)进行说明。
在绝缘衬底10如塑料或玻璃上形成栅极11，并在其上形成栅绝缘膜12。通过RF溅射法进一步在其上形成In-Si-O薄膜(In10SiyOz薄膜)13。
在这种氧化物薄膜的形成中，使用由In-Si-O制成的靶，所述靶具有其中Si对In的平均原子比为0.1以上且0.4以下的组成比(组成在In10Si1O17～In10Si4O23的范围内)。在这种情况下，可以使用具有由In10SixO2x+15大致表示的组成比的靶，所述组成比取决于Si的原子比。
另外，通过在包含稀有气体和氧气的混合气体的氛围下实施溅射并使得在溅射期间所述稀有气体和氧气满足如下气体流量比条件式：
0.05<氧气流量/(稀有气体流量+氧气流量)<0.25，
可以将氧化物薄膜中的平均载流子密度控制在1×1015cm-3以上且1×1019cm-3以下的范围内。气体流量比与气体分压比等价。换言之，上述流量比条件式与如下气压比条件式等价：
0.05<氧气分压/(稀有气体分压+氧气分压)<0.25。
此处，作为稀有气体，可以使用氦、氖、氩、氪、氙等。
通过以这种方式实施溅射而形成的In10SiyOz薄膜具有与溅射靶基本相同的组成比。换言之，在这种氧化物薄膜中，Si原子以相对于10个In原子，Si原子的平均数(x)在1～4个范围内的方式在膜中空间分布。此时，O原子的平均数(z)以化学计量比计为z=2x+15，但实际上，O原子分布在2x+8<z<2x+22的范围中。当对具有这种组成比的氧化物薄膜的X射线衍射图进行测定时，未发现衍射峰，且可确认，氧化物薄膜是无定形的。
这种氧化物薄膜的膜厚度优选在10～200nm的范围内。如果膜厚度薄于10nm，则难以在高精度下控制膜厚度。另外，在膜厚度大于200nm的条件下，通过底栅的电场难以控制在顶部沟道侧界面处的载流子密度，且可能不能获得良好的关特性。
在这种氧化物薄膜的两侧上形成源漏极布线14。然后，形成保护性绝缘膜(钝化绝缘膜)15。
此处，为了进一步提高薄膜晶体管特性的稳定性，期望的是，在形成期间在不暴露在空气下的条件下连续进行栅绝缘膜12的形成和In-Si-O薄膜13的形成。具体地，期望使用成膜设备来形成膜，在所述成膜设备中可以在真空中在用于形成栅绝缘膜的溅射室与用于形成氧化物薄膜的溅射室之间运送衬底。
这种薄膜晶体管可以实现具有6位数以上开/关比的良好电特性、约10cm2V-1s-1的场效应迁移率和约1V的阈值电压。
此处，当通过在氧气分压/(稀有气体分压+氧气分压)<0.05的条件下实施溅射而形成In-Si-O薄膜时，薄膜中的载流子密度大于1×1019cm-3，且薄膜晶体管不会显示良好的关特性，开/关比为两位数以下。相反，当通过在0.25<氧气分压/(稀有气体分压+氧气分压)的条件下实施溅射而形成In-Si-O薄膜时，薄膜中的载流子密度小于1×1015cm-3，且薄膜晶体管不会显示良好的开特性，开/关比为两位数以下。
另外，当使用其中Si对In的平均原子比小于0.1的靶形成In-Si-O薄膜时，薄膜晶体管不会显示良好的关特性。当使用其中Si对In的平均原子比大于0.4的靶形成In-Si-O薄膜时，薄膜晶体管不会显示良好的开特性。
在例示性实施方式2中，期望使用氧化硅膜作为栅绝缘膜。通过在氩气与氧气的混合气体的氛围下对硅靶进行反应性溅射而得到这种氧化硅膜。使用硅烷气体，通过等离子体CVD或热CVD可形成所述氧化硅膜。由于作为有源层的In-Si-O薄膜和作为栅绝缘膜的氧化硅膜在膜中具有相同的Si-O键，所以易于获得良好的界面特性，并可以将界面能级密度降至1×1012cm-3以下。然而，栅绝缘膜不限于氧化硅膜且可以为氧化物膜或氮化物膜如氮化硅膜、氧化铝膜或氧化钽膜、或者这些膜的层压膜。
在例示性实施方式2中，将In-Si-O膜用作有源层，但可以使用In-Al-O膜、In-Ge-O膜、In-Ta-O膜、In-Mg-O膜、In-Ti-O膜等。此外，在这些情况中，通过适当控制靶的组成和气体分压，可以实现适用于半导体的载流子密度。
例示性实施方式3
图2是显示根据例示性实施方式3的薄膜晶体管(顶栅交错型)的横断面视图。在绝缘衬底10如塑料或玻璃上形成源漏极14。通过RF溅射法在源漏极之间形成In-Al-O薄膜13，从而在两侧上对这些电极进行叠盖。
在这种氧化物薄膜的形成中，使用由In-Al-O制成的靶，所述靶具有其中Al对In的平均原子比为0.1以上且0.4以下的组成比。在这种情况下，可以使用具有由In10AlxO1.5x+15大致表示的组成比的靶，所述组成比取决于Al的原子比。
另外，通过在包含稀有气体和氧气的混合气体的氛围下实施溅射并使得所述稀有气体和氧气满足如下气压比条件式：
0.05<氧气分压/(稀有气体分压+氧气分压)<0.25，
可以将氧化物薄膜中的平均载流子密度控制在1×1015cm-3以上且1×1019cm-3以下的范围内。此处，作为稀有气体，可以使用氦、氖、氩、氪、氙等。
通过以这种方式实施溅射而形成的In-Al-O薄膜13具有与溅射靶基本相同的组成比。换言之，在这种氧化物薄膜中，Al原子以相对于10个In原子，Al原子的平均数(x)在1～4个范围内的方式在膜中空间分布。当对具有这种组成比的氧化物薄膜的X射线衍射图进行测定时，未发现衍射峰，且可确认，氧化物薄膜是无定形的。
这种氧化物薄膜的膜厚度优选在10～200nm的范围内。如果膜厚度薄于10nm，则难以在高精度下控制膜厚度。另外，在膜厚度大于200nm的条件下，通过栅极的电场难以控制在沟道侧界面处的载流子密度，且可能不能获得良好的关特性。
在In-Si-O薄膜13上形成栅绝缘膜12。此处，为了进一步提高薄膜晶体管特性的稳定性，期望的是，在形成期间在不暴露在空气下的条件下连续进行In-Al-O薄膜13和栅绝缘膜12的形成。
在栅绝缘膜12上形成栅极11，然后形成保护性绝缘膜15。
这种薄膜晶体管可以实现具有6位数以上开/关比的良好电特性、约5cm2V-1s-1的场效应迁移率和约1V的阈值电压。
此处，当通过在氧气分压/(稀有气体分压+氧气分压)<0.05的条件下实施溅射而形成In-Al-O薄膜时，薄膜中的载流子密度大于1×1019cm-3，且薄膜晶体管不会显示良好的关特性。相反，当通过在0.25<氧气分压/(稀有气体分压+氧气分压)的条件下实施溅射而形成In-Al-O薄膜时，薄膜中的载流子密度小于1×1015cm-3，且薄膜晶体管不会显示良好的开特性。
另外，当使用其中Al对In的平均原子比小于0.1的靶形成In-Al-O薄膜时，薄膜晶体管不会显示良好的关特性。当使用其中Al对In的平均原子比大于0.4的靶形成In-Al-O薄膜时，薄膜晶体管不会显示良好的开特性。
在例示性实施方式3中，期望使用氧化铝膜作为栅绝缘膜。由于作为有源层的In-Al-O薄膜和作为栅绝缘膜的氧化铝膜在膜中具有相同的Al-O键，所以易于获得良好的界面特性。然而，栅绝缘膜不限于氧化铝膜且可以为氧化物膜或氮化物膜如氮化硅膜、氧化硅膜或氧化钽膜、或者这些膜的层压膜。
另外，在例示性实施方式3中，将In-Al-O膜用作有源层，但可以使用In-Si-O膜、In-Ge-O膜、In-Ta-O膜、In-Mg-O膜、In-Ti-O膜等。此外，在这些情况中，通过适当控制靶的组成和气体分压，可以实现适用于半导体的载流子密度。
另外，氧化物薄膜的构成元素数不限于3且可以为4。具体地，可以将In-Sn-Al-O膜用于有源层。在这种情况下，重要的是，Al对In的平均原子比为0.1以上且0.4以下，且Sn对In的平均原子比为0.03以上且0.5以下，此外，在这种无定形氧化物薄膜中平均载流子密度为1×1015cm-3以上且1×1019cm-3以下。
其他例示性实施方式
在上述例示性实施方式1、例示性实施方式2和例示性实施方式3中，将作为真空工艺的溅射法分别用于形成In-Sn-Si-O薄膜、In-Si-O薄膜和In-Al-O薄膜。为了进一步降低成本，可通过使用溶液固化工艺的成膜方法来形成这些薄膜。
在这种成膜方法中，对至少包含In、Si和O元素的液体(原料溶液)进行涂布或印刷，然后在150℃以上的温度下实施热处理。作为原料溶液，可以使用包含溶剂和化合物的液体，所述化合物至少包含In、Si和O元素中的任一种。例如，作为至少包含In、Si和O元素的液体，可以使用包含溶剂和含In的化合物如氯化铟、含Si和O的化合物如硅氧烷的液体。由此，可以形成具有1×1015cm-3以上且1×1019cm-3以下的平均载流子密度和1×1019cm-3以下的碳密度的In-Si-O薄膜。可以使用对这种原料溶液进行旋涂以在衬底的整个表面上形成In-Si-O薄膜并然后以期望形状将膜图案化的方法、使用这种原料溶液通过喷墨法以期望形状绘制In-Si-O薄膜的图案的方法等。通过在涂布或印刷这种原料溶液之后在含氧气的气氛中在150℃以上的温度下实施热处理，使得涂布或印刷的薄膜固化，并且使得源自原料溶液中包含的有机物质的薄膜中的碳作为二氧化碳从所述膜中释放出去，由此，膜中的碳密度可以为1×1019cm-3以下。通过类似的成膜方法也可以形成In-Al-O薄膜。在这种情况下，作为至少包含In、Al和O元素中的任一种的化合物，可以使用含In的化合物如氯化铟、含Al的化合物如氯化铝以及含Al和O的化合物如铝酸盐。可以以组合的方式使用氯化铟、氯化铝和铝酸盐三种化合物，或可以以组合的方式使用氯化铟和铝酸盐两种化合物。
根据例示性实施方式1、2和3以及其他例示性实施方式的具有受控组成比和受控载流子密度的氧化物薄膜的光学带隙在3.0eV～3.8eV的范围内变化。因此，所述氧化物薄膜对于可见光基本上是透明的，且另一方面，其吸收紫外线以提高薄膜的电导率。特别地，在本发明中所规定的载流子密度范围内，氧化物薄膜具有半导体的电导率，且利用紫外线对氧化物薄膜进行照射可以提高载流子密度并将电导率提高几位数。利用该特征，根据例示性实施方式的氧化物薄膜不仅可以用于薄膜晶体管的有源层，而且可以用于紫外线传感器应用中。另外，通过任意控制Si或Al的组成比以对氧化物薄膜的电导率(即电阻率)进行控制，还可以将所述氧化物薄膜用作薄膜器件的透明电阻元件。
实施例
实施例1
参考图1对实施例1的薄膜晶体管进行说明。
将玻璃衬底用作绝缘衬底10，并通过溅射法在该衬底上形成ITO(铟锡氧化物)膜。然后，使用照相平版印刷技术和腐蚀技术来进行图案化，从而形成预定形状的栅极11。
然后，通过溅射法形成氧化硅膜(厚度：200nm)以作为栅绝缘膜12。通过使用未掺杂杂质的硅靶，在氩气与氧气的混合气体的氛围下进行溅射，形成了这种氧化硅膜。
然后，通过溅射法形成In-Sn-Si-O薄膜(厚度：30nm)，然后以预定形状图案化，从而形成由这种氧化物薄膜制成的有源层13。成膜温度为室温。作为溅射靶，使用两个靶，ITO靶(通过以5:1的摩尔比将In2O3和SnO2混合而制造的靶)和硅靶。通过同时向这两个靶施加电力的同时溅射法形成In-Sn-Si-O薄膜。此处，将施加到ITO靶上的电力保持恒定，且仅改变施加到硅靶上的电力。将成膜期间的总气压设定为0.5Pa，并将氩气对氧气的流量比设定为9:1。换言之，在气压比(氧气分压/(氩气分压+氧气分压))为0.1的条件下在氩气与氧气的混合气体的氛围下进行溅射。以这种方式形成的In-Sn-Si-O薄膜中Si的组成比随施加到硅靶上的电力值而变化。
以预定形状将这种In-Sn-Si-O薄膜图案化，从而形成有源层13，然后形成ITO膜并以预定形状将其图案化，从而形成源漏极14。
然后，通过室温溅射法形成氧化硅膜以作为保护性绝缘膜15，并形成预定的接触孔以完成薄膜晶体管结构。为了获得稳定的电特性，最后，在300℃下在空气气氛中实施热处理(退火)并持续1小时。
图3显示了当In-Sn-Si-O薄膜中的Si组成比发生变化时薄膜晶体管特性的变化。此处，作为所形成的In-Sn-Si-O膜的组成比的指标，使用由化学计量比组成In10Sn1SixO2x+17所表示的x。相对于In的组成比10，Sn的组成比为1，因为在ITO靶中Sn对In的原子比为如上所述。当x为1以上且4以下(即Si对In的平均原子比为0.1以上且0.4以下)时，可观察到良好的开关特性。另一方面，当x小于1时，未显示关特性。相反，当x大于4时，未显示开特性。该实验数据表明，将Si对In的平均原子比控制为0.1以上且0.4以下是重要的。
图4显示了In-Sn-Si-O膜中的平均载流子密度相对于上述x值的变化。本发明中氧化物薄膜的载流子密度是电子密度，且其起源等价于薄膜中的氧空位密度。此处，通过一般的霍尔(Hall)效应测定来获得载流子密度。当x为1以上且4以下时，载流子密度在1×1015cm-3以上且1×1019cm-3以下的区域内。当x小于1时，载流子密度高达约1×1020cm-3。当x大于4时，载流子密度小于1×1015cm-3。因此，通过将Si对In的平均原子比设定为0.1以上且0.4以下，可以将In-Sn-Si-O薄膜中的平均氧空位密度控制在1×1015cm-3以上且1×1019cm-3以下的范围内。
也通过扫描电容显微镜(SCM)可以测定载流子密度。在这种情况下，可以测定在薄膜横断面方向(垂直于衬底平面的方向)上的载流子密度分布。重要的是，在薄膜横断面方向上的载流子密度分布在1×1015cm-3以上且1×1019cm-3以下的范围内。在霍尔效应测定的情况中，以整个薄膜的平均值对载流子密度进行估计。因此，即使在霍尔效应测定中所估计的平均载流子密度在1×1015cm-3以上且1×1019cm-3以下的区域内，当载流子密度超过1×1019cm-3的区域仅位于例如氧化物薄膜与栅绝缘膜之间的界面附近的氧化物薄膜的超薄部分中时，仍不会展示良好的晶体管特性。
从图3和图4可以看出，当满足x=1.88的组成比和6.7×1017cm-3的载流子密度时，实现了具有约0V启动电压(漏电流从关区域突然开始增大的栅电压)、最大开/关比、约5cm2V-1s-1的场效应迁移率和约1V阈值电压的良好电特性。此时，在向上述ITO靶(4英寸大小)施加75W电力并向硅靶(4英寸大小)施加113W电力的同时，在满足氧气分压/(氩气分压+氧气分压)=0.1的氛围气(总气压：0.5Pa)下在室温下形成了In-Sn-Si-O薄膜。通过卢瑟福(Rutherford)背散射法测定的整个薄膜的组成比为In:Sn:Si:O=10:1:1.88:20.7。
另外，如图3中所示，在x=1.03、1.88和3.74的所有情况中，启动电压稍低于0V，并显示了所谓的耗尽型行为。在应用方面，可能还需要增强型(其中启动电压在0V正侧的操作)行为。在这种情况中，通过控制栅绝缘膜中的固定电荷密度和栅金属的功函也可以提供所述增强型。
在上述实施例中，在完成薄膜晶体管结构之后实施热处理(退火)，但还可以在薄膜晶体管的制造期间，例如在形成In-Sn-Si-O薄膜之后立即追加热处理。特别地，在通过室温溅射形成的In-Sn-Si-O薄膜中，可包含源自水的成分(OH基等)。如果包含这种成分，则薄膜晶体管的电特性可能不稳定。通过在完成薄膜晶体管结构之后实施热处理，可将这种水衍生的成分从膜中释放出去。但是，在完成薄膜晶体管结构之后，在In-Sn-Si-O薄膜上形成诸如保护性绝缘膜的薄膜，并可能抑制水衍生的成分的释放。当在形成In-Sn-Si-O薄膜之后立即追加热处理时，从所述In-Sn-Si-O薄膜中，可以更有效地将水衍生的成分从所述膜中释放出去。根据热脱附气体分析法(TDS)中的光谱，可以对氧化物薄膜中的这种水衍生的成分进行评价。特别地，在300℃以下的光谱区域中注意到了由质量数18(即H2O)产生的TDS光谱，且当热处理之后所注意到的氧化物薄膜的光谱的积分强度降至热处理之前的强度的1/3以下时，可以获得良好的薄膜晶体管特性。这种热处理可以在温度受控的空气气氛烘箱中实施且可以在由诸如氧气的氧化性气体置换的气氛下实施。
在完成薄膜晶体管结构之后实施这种热处理或者在形成In-Sn-Si-O薄膜之后立即实施这种热处理，使得可以将In-Sn-Si-O薄膜中的平均载流子密度稳定地控制为1×1015cm-3以上且1×1019cm-3以下。当不实施热处理时，In-Sn-Si-O膜中的载流子密度在衬底的特定部分中为约1×1020cm-3，且还形成了未开/关的薄膜晶体管。具体地，当在150℃下热处理1小时时，In-Sn-Si-O膜中的载流子密度在衬底上的整个区域中为约5×1018cm-3，且当在300℃下热处理1小时时，In-Sn-Si-O膜中的载流子密度在衬底上的整个区域中为约3×1017cm-3。
可提高溅射期间的衬底温度以代替实施这种热处理。具体地，当在150℃的衬底温度下实施成膜时，In-Sn-Si-O膜中的载流子密度在衬底上的整个区域中为约1×1018cm-3，且当在300℃的衬底温度下实施成膜时，In-Sn-Si-O膜中的载流子密度在衬底上的整个区域中为约2×1016cm-3，并实现了良好的薄膜晶体管特性。
在该实施例中，当形成In-Sn-Si-O薄膜时，采用使用ITO靶和Si靶的同时溅射法。但是，可以通过预先制造In-Sn-Si-O靶并使用这样一种In-Sn-Si-O靶来形成膜。在这种情况下，重要的是，靶中Si对In的平均原子比为0.1以上且0.4以下，且Sn对In的平均原子比为0.03以上且0.5以下，另外，对于利用所述靶形成的In-Sn-Si-O薄膜中的原子比，Si对In的平均原子比为0.1以上且0.4以下，且Sn对In的平均原子比为0.03以上且0.5以下。
实施例2
参考图1对实施例2的薄膜晶体管进行说明。
将玻璃衬底用作绝缘衬底10，并通过溅射法在该衬底上形成Cr膜。然后，使用照相平版印刷技术和腐蚀技术来进行图案化，从而形成预定形状的栅极11。
然后，通过溅射法形成氧化硅膜(厚度：200nm)以作为栅绝缘膜12。
然后，通过闸阀将衬底运送至相邻室，并通过溅射法在不暴露在空气下的条件下连续形成In-Si-O薄膜(厚度：30nm)，然后以预定形状将其图案化，从而形成由这种氧化物薄膜制成的有源层13。成膜温度为室温。作为溅射靶，使用具有由In10Si2O19表示的组成的靶。换言之，这种靶具有其中Si对In的平均原子比为0.2的组成。另外，将成膜期间的总气压设定为0.5Pa，并将氩气对氧气的流量比设定为9:1。换言之，在气压比(氧气分压/(氩气分压+氧气分压))为0.1的条件下在氩气与氧气的混合气体的氛围下进行溅射。以这种方式形成的In-Si-O薄膜的组成比与上述靶的组成比近似一致，且在霍尔效应测定中估计的薄膜中的载流子密度在1×1017cm-3数量级上。通过卢瑟福背散射法测定薄膜的组成比。
以预定形状将这种In-Si-O薄膜图案化，从而形成有源层13，然后形成Mo膜并以预定形状将其图案化，从而形成源漏极14。
然后，通过室温溅射法形成氧化硅膜以作为保护性绝缘膜15，并形成预定的接触孔以完成薄膜晶体管结构。为了获得稳定的电特性，最后，在300℃下在空气气氛中实施热处理并持续1小时。
图5显示了当使用上述靶(In10Si2O19)并改变溅射期间的条件以改变In-Si-O薄膜在室温下的载流子密度(电子密度)时薄膜晶体管特性的变化。当载流子密度(N)超过1×1019cm-3时，未显示关特性。此时的气压比(R)为氧气分压/(氩气分压+氧气分压)=0.03。当载流子密度小于1×1015cm-3时，未显示开特性。此时的气压比(R)为氧气分压/(氩气分压+氧气分压)=0.3。这些实验数据表明，将薄膜中的平均载流子密度控制为1×1015cm-3以上且1×1019cm-3以下是重要的。此处，为了将In-Si-O薄膜中的载流子密度控制为1×1015cm-3以上且1×1019cm-3以下，可将溅射期间的气压比(R)设定为满足0.05<氧气分压/(氩气分压+氧气分压)<0.25。当气压比(R)为0.1时膜中的载流子密度为1.5×1017cm-3，并实现了具有七位数开/关比、约10cm2V-1s-1的场效应迁移率和约1V的阈值电压的良好电特性。
在上述实施例2中，已经对In-Si-O薄膜的情况进行了描述，但还可以使用Sn、Ga或Zn代替In。另外，还可以使用Al、Ge、Ti、Mg或Ta代替Si。
在实施例2中，将氧化硅膜用作与In-Si-O薄膜接触的保护性绝缘膜和栅绝缘膜。当以这种方式将氧化物薄膜中的元素(在本实施例的情况中为硅)的氧化物(在本实施例的情况中为氧化硅)用于栅绝缘膜和保护性绝缘膜时，可以在各个界面处减少缺陷，并获得更好的薄膜晶体管特性。例如，当将In-Al-O薄膜用于有源层时，可以将氧化铝用作栅绝缘膜和保护性绝缘膜。然而，栅绝缘膜和保护性绝缘膜不限于这种方式，且根据所述方法，对于In-Si-O薄膜可以使用氧化硅之外的其他绝缘膜，且对于In-Al-O薄膜也可以使用氧化硅和其他绝缘膜。
在上述实施例中，在完成薄膜晶体管结构之后实施热处理，但还可以在薄膜晶体管的制造期间，例如在形成In-Si-O薄膜之后立即追加热处理。特别地，在通过室温溅射形成的In-Si-O薄膜中，可包含源自水的成分(OH基等)。如果包含这种成分，则薄膜晶体管的电特性可能不稳定。通过在完成薄膜晶体管结构之后实施热处理，可将这种水衍生的成分从膜中释放出去。但是，在完成薄膜晶体管结构之后，在In-Si-O薄膜上形成诸如保护性绝缘膜的薄膜，并可能抑制水衍生的成分的释放。当在形成In-Si-O薄膜之后立即进行热处理时，可以更有效地将水衍生的成分从所述In-Si-O薄膜中释放出去。这种热处理可以在温度受控的空气气氛烘箱中实施且可以在由诸如氧气的氧化性气体置换的气氛下实施。
在完成薄膜晶体管结构之后实施这种热处理或者在形成In-Si-O薄膜之后立即实施这种热处理，使得可以将In-Si-O薄膜中的平均载流子密度稳定地控制为1×1015cm-3以上且1×1019cm-3以下。当不实施热处理时，In-Si-O膜中的载流子密度在衬底的特定部分中为约1×1020cm-3，且还形成了未开/关的薄膜晶体管。具体地，当在150℃下热处理1小时时，In-Si-O膜中的载流子密度在衬底上的整个区域中为约5×1018cm-3，且当在300℃下热处理1小时时，In-Si-O膜中的载流子密度在衬底上的整个区域中为约3×1017cm-3。
可提高溅射期间的衬底温度以代替实施这种热处理。具体地，当在150℃的衬底温度下实施成膜时，In-Si-O膜中的载流子密度在衬底上的整个区域中为约1×1018cm-3，且当在300℃的衬底温度下实施成膜时，In-Si-O膜中的载流子密度在衬底上的整个区域中为约2×1016cm-3，并实现了良好的薄膜晶体管特性。
在上述实施例1和2中，将通过溅射形成的氧化硅膜用作保护性绝缘膜。在这种成膜中，将In-Sn-Si-O薄膜或In-Si-O薄膜的表面暴露在溅射的等离子体下。结果，在In-Sn-Si-O薄膜或In-Si-O薄膜的表面附近(即，在薄膜晶体管的顶侧界面处)的载流子密度超过1×1019cm-3的某些稀少情况中，发生这种局部缺陷。即使通过随后的热处理仍不能恢复载流子密度的这种异常的局部增大。这是因为通过等离子体对表面进行了还原。因此，还可以首先将不使用等离子体的成膜方法用于保护性绝缘膜，具体地，所述方法是通过对硅氧烷、硅氮烷等溶于有机溶剂中的溶液进行涂布并对所述溶液进行热处理以蒸发有机溶剂而形成氧化硅膜的方法。在这种成膜方法中，In-Sn-Si-O薄膜或In-Si-O薄膜的表面不暴露在等离子体下，且载流子密度不会异常增大。使用这种溶液形成的氧化硅膜倾向于是多孔的，且氧化硅膜防止外部水分侵入的能力倾向于下降。因此，期望通过等离子体成膜法如溅射在使用所述溶液形成的氧化硅膜上进一步形成氧化硅膜或氮化硅膜，从而提供层压的保护性绝缘膜。在这种层压的保护性绝缘膜的情况中，堆叠在上侧上的绝缘膜的选择自由度变宽。例如，在防止水分侵入的能力方面，优选氮化硅膜，但氮化硅膜的问题在于，当在In-Sn-Si-O薄膜或In-Si-O薄膜上直接形成氮化硅膜时，In-Sn-Si-O薄膜或In-Si-O薄膜的表面被还原。另一方面，当使用这种层压的保护性绝缘膜时，可以在不与In-Sn-Si-O薄膜或In-Si-O薄膜的表面接触的条件下将氮化硅膜用作保护性绝缘膜，且不仅所述氮化硅膜，而且不是氧化物膜的其他绝缘膜也可以用作所述保护性绝缘膜。
在上述实施例2中，将Mo用作源漏极的材料。即使由这种金属制成的薄膜也可以与In-Sn-Si-O薄膜或In-Si-O薄膜形成实际的欧姆接触，但是氧化铟和氧化锡的化合物即所谓的ITO的薄膜易于与In-Sn-Si-O薄膜或In-Si-O薄膜形成更好的欧姆接触。因此，当将金属用于源漏极的材料时，期望形成层压结构如金属/ITO并使这种层压结构的ITO薄膜与In-Sn-Si-O薄膜或In-Si-O薄膜直接接触。使用这种层压结构拓宽了金属的选择。例如，在使用Al的情况中，当使In-Sn-Si-O薄膜或In-Si-O薄膜与Al直接接触时，在界面处形成绝缘氧化铝，且未获得欧姆接触。当使用层压结构如Al/Mo/ITO或Al/Ti/ITO时，不存在这种问题，且可以实现良好的欧姆接触。而且，可以实现利用Al的优势的更低电阻。当然，通过使用层压结构如Al/Mo或Al/Ti而不使用ITO，可以在Mo或Ti与In-Sn-Si-O薄膜或In-Si-O薄膜之间形成欧姆接触。特别地，由于Ti的氧化物是电导体，所以即使在Ti/ITO或Ti/In-(Sn)-Si-O界面处Ti发生氧化，仍可以实现良好的欧姆接触。此外，当将在Al中以1%～5%的原子比包含微量Si的Al-Si合金用于源漏极时，电阻率稍高于纯Al的电阻率，但通过直接连接到In-Sn-Si-O薄膜或In-Si-O薄膜上而获得欧姆接触。这是因为将在含Si的In-Sn-Si-O薄膜或In-Si-O薄膜与同样含Si的Al-Si合金之间界面处的缺陷保持为少。
在本实施例中，通过使用包含三种元素的一个靶进行溅射来形成氧化物薄膜。另一方面，通过使用多个靶的同时溅射法来成膜也是可能的。例如，可以通过使用In2O3靶和Si靶(或SiO2靶)进行同时溅射而在衬底上形成In-Si-O薄膜。此时，通过控制施加到这两种靶上的溅射电力之比，薄膜中的Si对In之比可以为0.1以上且0.4以下。另外，同时，通过将氧气分压/(氩气分压+氧气分压)之比设定为大于0.05且小于0.25，载流子密度可以为1×1015cm-3以上且1×1019cm-3以下。另外，类似地，通过使用In2O3靶和Al靶(或Al2O3靶)进行同时溅射来形成In-Al-O薄膜也是可能的。
实施例3
参考图2对实施例3的薄膜晶体管进行说明。
将玻璃衬底用作绝缘衬底10，并通过溅射法在该衬底上形成Cr金属膜。然后，使用照相平版印刷技术和腐蚀技术来进行图案化，从而形成具有预定形状的源漏极14。
然后，通过溅射法形成In-Al-O薄膜(厚度：30nm)，然后以预定形状图案化，从而形成由这种氧化物薄膜制成的有源层13。成膜温度为室温。作为溅射靶，使用具有由In10Al2O18表示的组成的靶。换言之，这种靶具有其中Al对In的平均原子比为0.2的组成。另外，将成膜期间的总气压设定为0.5Pa，并将氩气对氧气的流量比设定为18:1。换言之，在气压比(氧气分压/(氩气分压+氧气分压))为0.053的条件下在氩气与氧气的混合气体的氛围下进行溅射。以这种方式形成的In-Al-O薄膜的组成比与上述靶的组成比近似一致，且薄膜中的载流子密度在1×1016cm-3数量级上。
以预定形状将这种In-Al-O薄膜图案化，从而形成有源层13，然后通过溅射法形成氧化铝膜(厚度：300nm)以作为栅绝缘膜12。
然后，形成Mo膜并以预定形状将其图案化，从而形成栅极11。然后，通过室温溅射法形成氧化硅膜以作为保护性绝缘膜15，并形成预定的接触孔以完成薄膜晶体管结构。为了获得稳定的电特性，最后，在300℃下在空气气氛中实施热处理并持续1小时。
这种薄膜晶体管实现了具有六位数开/关比、约5cm2V-1s-1的场效应迁移率和约1V的阈值电压的良好电特性。
在上述实施例中，在完成薄膜晶体管结构之后实施热处理，但还可以在薄膜晶体管的制造期间，例如在形成In-Al-O薄膜之后立即进行热处理。特别地，与In-Si-O膜的情况中一样，在通过室温溅射形成的In-Al-O薄膜中，可包含源自水的成分(OH基等)。如果包含这种成分，则薄膜晶体管的电特性可能不稳定。通过在完成薄膜晶体管结构之后实施热处理，可将这种水衍生的成分从膜中释放出去。但是，在完成薄膜晶体管结构之后，在In-Al-O薄膜上形成诸如栅绝缘膜和保护性绝缘膜的薄膜，并可能抑制水衍生的成分的释放。当在形成In-Al-O薄膜之后立即进行热处理时，可以更有效地将水衍生的成分从所述In-Al-O薄膜中释放出去。这种热处理可以在温度受控的空气气氛烘箱中实施且可以在由诸如氧气的氧化性气体置换的气氛下实施。
在完成薄膜晶体管结构之后实施这种热处理或者在形成In-Al-O薄膜之后立即实施这种热处理，使得可以将In-Al-O薄膜中的平均载流子密度稳定地控制为1×1015cm-3以上且1×1019cm-3以下。当不实施热处理时，In-Al-O膜中的载流子密度在衬底的特定部分中为约2×1020cm-3，且还形成了未开/关的薄膜晶体管。具体地，当在150℃下热处理1小时时，In-Al-O膜中的载流子密度在衬底上的整个区域中为约7×1018cm-3，且当在300℃下热处理1小时时，In-Al-O膜中的载流子密度在衬底上的整个区域中为约6×1017cm-3。
可提高溅射期间的衬底温度以代替实施这种热处理。具体地，当在150℃的衬底温度下实施成膜时，In-Al-O膜中的载流子密度在衬底上的整个区域中为约3×1018cm-3，且当在300℃的衬底温度下实施成膜时，In-Al-O膜中的载流子密度在衬底上的整个区域中为约5×1016cm-3，并实现了良好的薄膜晶体管特性。
在本实施例中的氧化物薄膜包含三种元素，In-Al-O，但即使利用包含四种元素如In-Sn-Al-O的氧化物薄膜，仍可以获得良好的薄膜晶体管特性。
在本实施例中，使用包含三种元素的一个靶对氧化物薄膜进行溅射，但是与上述In-Si-O薄膜中的情况(实施例2)一样，通过使用多个靶的同时溅射法也可以形成氧化物薄膜。
在上述实施例中，将Cr用作源漏极的材料。即使由这种金属制成的薄膜也可以与In-Sn-Al-O薄膜或In-Al-O薄膜形成实际的欧姆接触，但是氧化铟和氧化锡的化合物即所谓的ITO的薄膜易于与In-Sn-Al-O薄膜或In-Al-O薄膜形成更好的欧姆接触。因此，当将金属用于源漏极的材料时，期望形成层压结构如金属/ITO并使这种层压结构的ITO薄膜与In-Sn-Al-O薄膜或In-Al-O薄膜直接接触。使用这种层压结构拓宽了金属的选择。例如，在使用Al的情况中，当使In-Sn-Al-O薄膜或In-Al-O薄膜与Al直接接触时，在界面处形成绝缘氧化铝，且未获得欧姆接触。当使用层压结构如Al/Mo/ITO或Al/Ti/ITO时，不存在这种问题，且可以实现良好的欧姆接触。而且，可以实现利用Al的优势的更低电阻。当然，通过使用层压结构如Al/Mo或Al/Ti而不使用ITO，可以在Mo或Ti与In-Sn-Al-O薄膜或In-Al-O薄膜之间形成欧姆接触。特别地，由于Ti的氧化物是电导体，所以即使在Ti/ITO或Ti/In-(Sn)-Al-O界面处Ti发生氧化，仍可以实现良好的欧姆接触。
实施例3的薄膜晶体管具有顶部沟道结构(顶栅交错型)，其中在In-Al-O(或In-Sn-Al-O)薄膜上形成了栅绝缘膜，如图2中所示。在这种结构中，在很少情况中观察到如下现象，其中当通过溅射形成栅绝缘膜时，薄膜表面会受溅射影响，由此，顶部沟道侧界面被还原，且载流子密度异常地高。因此，与上述实施例1和2中用于形成保护性绝缘膜的方法一样，期望使用溶液形成氧化硅膜，并通过等离子体成膜法如溅射在其上进一步形成氧化硅膜或氮化硅膜，从而设置层压的栅绝缘膜。在这种结构中，保护性绝缘膜不与In-Al-O(或In-Sn-Al-O)薄膜直接接触，因此，成膜方法和材料类型没有限制。通过期望的方法可以设置绝缘膜。另外，绝缘膜不选与氧化硅膜，且绝缘膜(例如氮化硅膜)可以具有氧化物膜之外的期望材料。
在实施例3中，已经对将In-Al-O(或In-Sn-Al-O)薄膜用于有源层的顶部沟道结构的薄膜晶体管的实例进行了描述。可以使用In-Sn-Si-O薄膜或In-Si-O薄膜代替这种In-Al-O(或In-Sn-Al-O)薄膜。
如上所述，在实施例1～3中，使用作为真空工艺的溅射法来形成In-Si-O薄膜(或In-Sn-Si-O薄膜)或In-Al-O薄膜(或In-Sn-Al-O薄膜)。为了进一步降低薄膜晶体管制造工艺的成本，期望使用根据由溶液状态进行固化的工艺的成膜法来形成这些薄膜。
在这种成膜方法中，将至少包含In、Si和O元素以及有机溶剂的液体涂布或印刷到衬底上，然后，在150℃以上的温度下实施热处理。由此，可以形成平均载流子密度为1×1015cm-3以上且1×1019cm-3以下且碳密度为1×1019cm-3以下的In-Si-O膜。
首先，准备包含In、Si和O中任一种的分子溶于溶剂如乙酸丁酯或二甲苯中的溶液。作为包含In、Si和O中的任一种的分子，可以使用氯化铟(InCl3)和硅氧烷(包含Si-OH)。此处，关于溶液中的原子比，Si对In的平均原子比为0.1以上且0.4以下。
然后，将这种溶液在约3000rpm的旋转速度下进行旋涂，在从旋涂开始1分钟内将其引入到设定在200℃气氛温度下的烘箱中，并在空气气氛下进行固化以形成In-Si-O薄膜。
以这种方式形成的In-Si-O膜的载流子密度在1×1017cm-3数量级上，且碳密度在1×1016cm-3数量级上，从而实现了与通过溅射制造的薄膜晶体管类似的良好电特性。在这种成膜方法中，还可以使用通过喷墨法直接绘制期望图案形状的In-Si-O薄膜的方法。
在这种成膜方法中，重要的是，氧化物薄膜中的碳密度为1×1019cm-3以下。例如，当碳密度为5×1018cm-3时，得到了具有六位数开/关比和约4cm2V-1s-1的场效应迁移率的薄膜晶体管。但是，当将碳密度提高至2×1019cm-3时，观察到特性的显著下降，三位数的开/关比和0.02cm2V-1s-1的场效应迁移率。
另外，在这种成膜方法中，如下处理是重要的。在对原料溶液进行旋涂或喷墨印刷之后，将其快速(例如在2分钟之内)转移至150℃以上的温度下的存在氧气的气氛(例如设定在150℃以上的温度下的具有空气气氛的烘箱)中。通过这种处理将原料液体的膜固化以形成氧化物薄膜，将膜中的碳作为二氧化碳从所述膜中释放出去，且膜中的残余碳密度为1×1019cm-3以下。
在上述实施例中，已经对形成In-Si-O薄膜的方法进行了描述。还可以通过使用至少包含In、Al和O中的任一种的分子溶于溶剂如乙酸丁酯中的溶液的类似方法形成In-Al-O薄膜。作为包含In、Al和O中的任一种的分子，可以使用氯化铟(InCl3)、氯化铝(AlCl3)和铝酸盐(包含Al-OH)。可使用包含氯化铟、氯化铝和铝酸盐三种化合物的溶液，或者可使用包含氯化铟和铝酸盐两种化合物的溶液。
产业实用性
本发明实施方式可用于平板显示器如液晶显示器、有机EL显示器和电子纸的像素驱动元件。特别地，在本发明实施方式中对氧化物半导体薄膜的元素组成比和载流子密度进行了控制，因此，得到了具有更精密的受控电特性如阈值电压的薄膜晶体管。因此，本发明实施方式不仅可以用于像素驱动元件，而且可以用于更高性能的电路如基于转换器的逻辑电路。
另外，即使当在室温下形成膜时，本发明实施方式仍可以提供电子迁移率比在300℃下形成的典型无定形硅膜高约一位数的氧化物半导体薄膜，因此，即使通过室温成膜，也可以形成具有良好特性的薄膜晶体管阵列。因此，即使在具有低耐热性的树脂衬底上也可以获得良好的特性，因此，本发明实施方式还可以应用于柔性树脂衬底显示器。
尽管已经参考实施例对本发明进行了描述，但是本发明不限于上述实施例。本领域的技术人员应理解，在本发明的范围内可以对本发明的构造和细节进行各种变化。
本申请要求基于2010年2月1日提交的日本专利申请2010-020528号的优先权，通过参考将其完整内容并入本文中。
附图标记
10  绝缘衬底
11  栅极
12  栅绝缘膜
13  氧化物薄膜
14  源漏极
15  保护性绝缘膜

Claims (10)

1.一种薄膜晶体管，其将无定形氧化物薄膜用于有源层，
其中所述无定形氧化物薄膜包含如下成分作为主要成分：
铟(In)、
氧(O)和
金属元素(M)，其选自硅(Si)、铝(Al)、锗(Ge)、钽(Ta)、镁(Mg)和钛(Ti)；
在所述无定形氧化物薄膜中M对In的原子比为0.1以上且0.4以下；且
在所述无定形氧化物薄膜中载流子密度为1×1015cm-3以上且1×1019cm-3以下。
2.如权利要求1所述的薄膜晶体管，其中所述金属元素(M)是Si或Al。
3.如权利要求1或2所述的薄膜晶体管，其中所述无定形氧化物薄膜还包含锡(Sn)，且
在所述无定形氧化物薄膜中Sn对In的原子比为0.03以上且0.5以下。
4.如权利要求1～3中任一项所述的薄膜晶体管，其中所述薄膜晶体管包含与所述无定形氧化物薄膜接触的栅绝缘膜，
所述金属元素(M)为Si或Al，
当M为Si时，所述栅绝缘膜为氧化硅膜，且
当M为Al时，所述栅绝缘膜为氧化铝膜。
5.一种无定形氧化物薄膜，所述无定形氧化物薄膜包含如下成分作为主要成分：铟(In)、氧(O)和金属元素(M)，其选自硅(Si)、铝(Al)、锗(Ge)、钽(Ta)、镁(Mg)和钛(Ti)，
其中M对In的原子比为0.1以上且0.4以下；且
载流子密度为1×1015cm-3以上且1×1019cm-3以下。
6.如权利要求5所述的无定形氧化物薄膜，其中所述无定形氧化物薄膜还包含锡(Sn)，且
在所述无定形氧化物薄膜中Sn对In的原子比为0.03以上且0.5以下。
7.一种制造权利要求1的薄膜晶体管的方法，所述方法包括在包含稀有气体和氧气的混合气体的氛围下实施溅射以形成所述无定形氧化物薄膜，所述稀有气体和氧气满足如下气压比条件式：
0.05<氧气分压/(稀有气体分压+氧气分压)<0.25。
8.一种制造权利要求3的薄膜晶体管的方法，所述方法包括在包含稀有气体和氧气的混合气体的氛围下实施溅射以形成所述无定形氧化物薄膜，所述稀有气体和氧气满足如下气压比条件式：
0.05<氧气分压/(稀有气体分压+氧气分压)<0.25。
9.如权利要求7或8所述的制造薄膜晶体管的方法，其中在所述无定形氧化物薄膜的形成中在150℃以上的衬底温度下实施所述溅射，或者
在所述无定形氧化物薄膜的形成中在低于150℃的衬底温度下实施所述溅射，然后在150℃以上的温度下实施热处理。
10.一种制造权利要求1的薄膜晶体管的方法，所述方法包括：
在衬底上涂布或印刷包含In、所述金属元素(M)和O的液体，和
以使得碳密度为1×1019cm-3以下的方式在150℃以上的温度下实施热处理，从而将所述液体固化以形成所述无定形氧化物薄膜。
CN2011800079802A 2010-02-01 2011-02-01 无定形氧化物薄膜、使用所述无定形氧化物薄膜的薄膜晶体管及其制造方法 Pending CN102742015A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-020528 2010-02-01
JP2010020528 2010-02-01
PCT/JP2011/052016 WO2011093506A1 (ja) 2010-02-01 2011-02-01 アモルファス酸化物薄膜、これを用いた薄膜トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
CN102742015A true CN102742015A (zh) 2012-10-17

Family

ID=44319483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800079802A Pending CN102742015A (zh) 2010-02-01 2011-02-01 无定形氧化物薄膜、使用所述无定形氧化物薄膜的薄膜晶体管及其制造方法

Country Status (6)

Country Link
US (1) US20120286265A1 (zh)
EP (1) EP2533293A4 (zh)
JP (1) JPWO2011093506A1 (zh)
KR (1) KR20120120388A (zh)
CN (1) CN102742015A (zh)
WO (1) WO2011093506A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105190854A (zh) * 2013-03-29 2015-12-23 株式会社理光 用于形成金属氧化物膜的涂布液、金属氧化物膜、场效应晶体管和制造场效应晶体管的方法
CN111445846A (zh) * 2019-01-17 2020-07-24 三星显示有限公司 显示设备

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5965338B2 (ja) * 2012-07-17 2016-08-03 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6208971B2 (ja) * 2012-09-14 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置、及び半導体装置の製造方法
TWI553716B (zh) 2012-11-08 2016-10-11 半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
US20140295584A1 (en) * 2013-03-27 2014-10-02 International Business Machines Corporation Low energy collimated ion milling of semiconductor structures
JP6828293B2 (ja) 2015-09-15 2021-02-10 株式会社リコー ｎ型酸化物半導体膜形成用塗布液、ｎ型酸化物半導体膜の製造方法、及び電界効果型トランジスタの製造方法
JP2018157167A (ja) * 2017-03-21 2018-10-04 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム
JP7128284B2 (ja) * 2019-06-28 2022-08-30 株式会社アルバック スパッタリングターゲットの製造方法
JP7440372B2 (ja) 2020-08-11 2024-02-28 株式会社アルバック 酸化物半導体膜の形成方法及び電子部品
CN112103177B (zh) * 2020-09-22 2023-01-24 山东大学 一种非晶铟铝锡氧化物半导体薄膜的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081413A (ja) * 2007-09-05 2009-04-16 Canon Inc 電界効果型トランジスタ
JP2009147069A (ja) * 2007-12-13 2009-07-02 Canon Inc 電界効果型トランジスタ
JP2010010549A (ja) * 2008-06-30 2010-01-14 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法及び薄膜トランジスタ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
US8679587B2 (en) * 2005-11-29 2014-03-25 State of Oregon acting by and through the State Board of Higher Education action on Behalf of Oregon State University Solution deposition of inorganic materials and electronic devices made comprising the inorganic materials
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP5170886B2 (ja) 2008-07-10 2013-03-27 古河電気工業株式会社 光反射板の光強度分布シミュレーション装置、シミュレーション方法、および該方法を実行させるプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081413A (ja) * 2007-09-05 2009-04-16 Canon Inc 電界効果型トランジスタ
JP2009147069A (ja) * 2007-12-13 2009-07-02 Canon Inc 電界効果型トランジスタ
JP2010010549A (ja) * 2008-06-30 2010-01-14 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法及び薄膜トランジスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105190854A (zh) * 2013-03-29 2015-12-23 株式会社理光 用于形成金属氧化物膜的涂布液、金属氧化物膜、场效应晶体管和制造场效应晶体管的方法
CN111445846A (zh) * 2019-01-17 2020-07-24 三星显示有限公司 显示设备

Also Published As

Publication number Publication date
KR20120120388A (ko) 2012-11-01
EP2533293A1 (en) 2012-12-12
JPWO2011093506A1 (ja) 2013-06-06
US20120286265A1 (en) 2012-11-15
WO2011093506A1 (ja) 2011-08-04
EP2533293A4 (en) 2016-12-07

Similar Documents

Publication Publication Date Title
CN102742015A (zh) 无定形氧化物薄膜、使用所述无定形氧化物薄膜的薄膜晶体管及其制造方法
US20210020784A1 (en) SEMICONDUCTOR FILM COMPRISING AN OXIDE CONTAINING IN ATOMS, Sn ATOMS AND Zn ATOMS
CN101548388B (zh) 制造使用氧化物半导体的薄膜晶体管的方法
US8809115B2 (en) Method for manufacturing semiconductor device
JP5250322B2 (ja) 金属酸化物膜とその製造方法、及び半導体装置
US8026506B2 (en) Thin-film transistor with channel layer formed by metal oxide film including indium, and method of manufacturing the same
Seo et al. High performance solution-processed amorphous zinc tin oxide thin film transistor
EP2195849B1 (en) Oxide semiconductor device including insulating layer and display apparatus using the same
JP5657433B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置
JP5123768B2 (ja) 金属酸化物膜とその製造方法、及び半導体装置
CN102067319A (zh) 氧化物半导体及包含该氧化物半导体的薄膜晶体管
CN103098220A (zh) 布线结构以及显示装置
WO2013180141A1 (ja) 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
WO2013172236A1 (ja) 電界効果型トランジスタの製造方法
Park et al. Compositional Engineering of Hf‐Doped InZnSnO Films for High‐Performance and Stability Amorphous Oxide Semiconductor Thin Film Transistors
US20210257465A1 (en) Oxide semiconductor thin film, thin film transistor, method producing the same, and sputtering target
WO2016035554A1 (ja) 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット
JP2010118445A (ja) 薄膜トランジスタ及びその製造方法
WO2012124408A1 (ja) 酸化物半導体薄膜の製造方法
WO2016035503A1 (ja) 薄膜トランジスタ
CN113348562A (zh) 氧化物半导体薄膜、薄膜晶体管及溅射靶
JP2014241402A (ja) 酸化物半導体薄膜
JP2023155745A (ja) 薄膜トランジスタ、および薄膜トランジスタの製造方法
KR101657345B1 (ko) 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 디스플레이 장치
KR20100047036A (ko) 산화물 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121017