KR20100047036A - 산화물 박막 트랜지스터의 제조방법 - Google Patents

산화물 박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20100047036A
KR20100047036A KR1020080106118A KR20080106118A KR20100047036A KR 20100047036 A KR20100047036 A KR 20100047036A KR 1020080106118 A KR1020080106118 A KR 1020080106118A KR 20080106118 A KR20080106118 A KR 20080106118A KR 20100047036 A KR20100047036 A KR 20100047036A
Authority
KR
South Korea
Prior art keywords
active layer
oxygen
thin film
film transistor
substrate
Prior art date
Application number
KR1020080106118A
Other languages
English (en)
Other versions
KR101586674B1 (ko
Inventor
배종욱
김대환
서현식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080106118A priority Critical patent/KR101586674B1/ko
Publication of KR20100047036A publication Critical patent/KR20100047036A/ko
Application granted granted Critical
Publication of KR101586674B1 publication Critical patent/KR101586674B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

본 발명의 산화물 박막 트랜지스터의 제조방법은 비정질 아연 산화물(ZnO)계 반도체를 액티브층으로 사용한 박막 트랜지스터에 있어서, 보호층을 증착하기 전에 산소를 이용하여 백 채널(back channel) 영역에 표면처리를 진행함으로써 백 채널 표면의 산소를 보충하여 산화물 박막 트랜지스터의 소자특성을 조절하기 위한 것으로, 기판 위에 게이트전극을 형성하는 단계; 상기 게이트전극 위에 게이트절연층을 형성하는 단계; 상기 게이트절연층 위에 비정질 아연 산화물계 반도체로 이루어진 액티브층을 형성하는 단계; 상기 액티브층이 형성된 기판 위에 상기 액티브층의 소정영역과 전기적으로 접속하는 소오스/드레인전극을 형성하는 단계; 상기 액티브층의 백 채널 표면에서의 산소농도가 과잉되도록 상기 액티브층의 백 채널 영역에 산소를 이용하여 표면처리를 진행하는 단계; 및 상기 소오스/드레인전극이 형성된 기판 위에 보호층을 형성하는 단계를 포함한다.
산화물 박막 트랜지스터, 백 채널 영역, 표면처리, 산소농도

Description

산화물 박막 트랜지스터의 제조방법{METHOD OF FABRICATING OXIDE THIN FILM TRANSISTOR}
본 발명은 산화물 박막 트랜지스터의 제조방법에 관한 것으로, 보다 상세하게는 비정질 아연 산화물계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
상기의 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성 된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
한편, 전술한 액정표시장치는 가볍고 전력소모가 작아 지금가지 가장 주목받는 디스플레이 소자이지만, 상기 액정표시장치는 발광소자가 아니라 수광소자이며 밝기, 명암비(contrast ratio) 및 시야각 등에 기술적 한계가 있기 때문에 이러한 단점을 극복할 수 있는 새로운 디스플레이 소자에 대한 개발이 활발하게 전개되고 있다.
새로운 평판표시장치 중 하나인 유기전계발광소자(Organic Light Emitting Diode; OLED)는 자체발광형이기 때문에 액정표시장치에 비해 시야각과 명암비 등이 우수하며 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있으며, 특히 제조비용 측면에서도 유리한 장점을 가지고 있다.
최근 유기전계발광 디스플레이의 대면적화에 관한 연구가 활발하게 진행되고 있으며, 이를 달성하기 위하여 유기전계발광소자의 구동 트랜지스터로서 정전류 특성을 확보하여 안정된 작동 및 내구성이 확보된 트랜지스터 개발이 요구되고 있다.
전술한 액정표시장치에 사용되는 비정질 실리콘 박막 트랜지스터는 저온 공정에서 제작할 수 있지만 이동도(mobility)가 매우 작고 정전류 테스트(constant current bias) 조건을 만족하지 않는다. 반면에 다결정 실리콘 박막 트랜지스터는 높은 이동도와 만족스러운 정전류 테스트 조건을 가지는 반면에 균일한 특성 확보 가 어려워 대면적화가 어렵고 고온 공정이 필요하다.
이에 산화물 반도체로 액티브층을 형성한 산화물 반도체 박막 트랜지스터를 개발하고 있는데, 이때 산화물 반도체를 기존의 바텀 게이트(bottom gate) 구조의 박막 트랜지스터에 적용하는 경우 소오스/드레인전극의 식각공정 중에 산화물 반도체가 손상을 받아 변성을 일으키는 문제가 있다.
도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도이다.
도면에 도시된 바와 같이, 일반적인 산화물 박막 트랜지스터는 기판(10) 위에 게이트전극(21)과 게이트절연층(15a)이 형성되고, 상기 게이트절연층(15) 위에 산화물 반도체로 이루어진 액티브층(24)이 형성되게 된다.
이후, 상기 액티브층(24) 위에 소오스/드레인전극(22, 23)이 형성되고, 그 위에 보호층(15b)이 형성되게 된다.
그런데, 상기 액티브층을 구성하는 산화물 반도체는 보호층의 증착 중에 수소(H2) 가스와의 반응에 의해서 수소 원자가 반도체 박막내에서 캐리어(carrier)로 역할을 하게되어 산화물 반도체가 도전체로 변하는 문제점이 존재한다. 또한, 산화물 반도체를 이용하여 소자를 제작할 때 산화물 반도체의 이온결합에 의한 산소공공(oxygen vacancy) 생성의 용이성은 원하지 않는 전자 밀도의 증가를 초래하고 있다.
특히, 소오스/드레인전극을 형성하는 과정에서 건식식각 또는 습식식각 후의 백 채널(back channel) 영역의 산소농도는 현저하게 저하되어 산화물 반도체의 특성이 도전체로 변하게 됨에 따라 누설(leakage) 특성 등이 열화되는 문제가 있다.
이에 단일 보호층 대신에 H2 가스와의 반응을 저지하는 에치 스타퍼(etch stopper)층을 액티브층 상부에 추가로 형성한 이중 구조를 적용하기도 하는데, 공정이 복잡해지고 가격이 상승하게 되는 단점이 있다. 그리고, 반응 가스 내의 H2 가스의 유량 비율의 조절을 통해 이중 구조의 보호층을 형성하는 경우에는 실리콘 원자의 석출에 의한 파티클(particle)이 발생하기도 해 공정마진(process margin)이 좁은 단점이 존재한다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 비정질 아연 산화물계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 산소를 이용한 표면처리를 진행함으로써 산화물 반도체가 열화되는 문제없이 산화물 반도체의 소자특성을 조절할 수 있는 산화물 박막 트랜지스터의 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 산화물 박막 트랜지스터의 제조방법은 기판 위에 게이트전극을 형성하는 단계; 상기 게이트전극 위에 게이트절연층을 형성하는 단계; 상기 게이트절연층 위에 비정질 아연 산화물계 반도체로 이루어진 액티브층을 형성하는 단계; 상기 액티브층이 형성된 기판 위에 상기 액티브층의 소정영역과 전기적으로 접속하는 소오스/드레인전극을 형성하는 단계; 상기 액티브층의 백 채널 표면에서의 산소농도가 과잉되도록 상기 액티브층의 백 채널 영역에 산소를 이용하여 표면처리를 진행하는 단계; 및 상기 소오스/드레인전극이 형성된 기판 위에 보호층을 형성하는 단계를 포함한다.
상술한 바와 같이, 본 발명에 따른 산화물 박막 트랜지스터의 제조방법은 비정질 아연 산화물계 반도체를 액티브층으로 사용함에 따라 균일도가 우수하여 대면적 디스플레이에 적용 가능한 효과를 제공한다.
또한, 본 발명에 따른 산화물 박막 트랜지스터의 제조방법은 산화물 반도체 표면의 산소농도를 산소를 이용한 표면처리에 의해서 조절함으로써, 원하는 조건의 소자특성을 손쉽게 확보할 수 있는 이점을 제공한다.
또한, 본 발명에 따른 산화물 박막 트랜지스터의 제조방법은 보호층 증착 전에 백 채널 영역의 산소농도를 과잉(過剩)시킴으로써 아무런 문제없이 보호층 공정을 진행할 수 있게 한다.
또한, 본 발명에 따른 산화물 박막 트랜지스터의 제조방법은 산화물 반도체 표면의 산소농도의 변화에 의한 글라스 내 불균일도 및 글라스 간 또는 로트(lot) 간 변화를 최소화할 수 있어 불량감소에 의한 공정비용을 절감시키는 효과를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 산화물 박막 트랜지스터의 제조방법의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도로써, 비정질 아연 산화물계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 구조를 개략적으로 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 실시예에 따른 산화물 박막 트랜지스터 는 소정의 기판(110) 위에 형성된 게이트전극(121), 상기 게이트전극(121) 위에 형성된 게이트절연층(115a), 상기 게이트절연층(115a) 위에 비정질 아연 산화물계 반도체로 형성된 액티브층(124), 상기 액티브층(124)의 소정영역과 전기적으로 접속하는 소오스/드레인전극(122, 123) 및 상기 소오스/드레인전극(122, 123) 위에 형성된 보호층(115b)으로 이루어져 있다.
이때, 상기 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 상기 보호층(115b)을 증착하기 전에 산소를 이용하여 액티브층(124)의 백 채널(back channel) 영역에 표면처리를 진행함으로써 백 채널 표면의 산소를 보충하여 산화물 박막 트랜지스터의 소자특성을 조절하는 한편 전술한 산화물 반도체의 열화 문제없이 보호층(115b)을 형성할 수 있는 것을 특징으로 한다.
이때, 상기 표면처리는 산소(O2) 플라즈마, 오존(ozone; O3)처리 또는 산소분위기에서의 열처리 등을 적용할 수 있다.
여기서, 상기 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 비정질 아연 산화물계 반도체를 이용하여 액티브층(124)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
상기 아연 산화물(ZnO)은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있는 물질로, 비정질 아연 산화물계 반도체 물질을 액티브층(124)으로 적용한 산화물 박막 트랜지스터는 액정표시장치와 유기전계발광 디스플레이를 포함하는 대면적 디스플레이에 적용될 수 있다.
또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 상기 비정질 아연 산화물계 반도체 물질을 액티브층(124)으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 상기 투명 전자회로에 사용될 수 있는 장점이 있다.
특히, 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 상기 ZnO에 인듐(indium; In)과 갈륨(gallium; Ga)과 같은 중금속이 함유된 a-IGZO 반도체로 액티브층(124)을 형성하는 것을 특징으로 한다.
상기 a-IGZO 반도체는 가시광선을 통과시킬 수 있어 투명하며, 또한 상기 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 1 ~ 100cm2/Vs의 이동도를 가져 비정질 실리콘 박막 트랜지스터에 비해 높은 이동도 특성을 나타낸다.
또한, 상기 a-IGZO 반도체는 넓은 밴드 갭을 가져 높은 색 순도를 갖는 UV 발광 다이오드(Light Emitting Diode; LED), 백색 LED와 그밖에 다른 부품들을 제작할 수 있으며, 저온에서 공정이 가능하여 가볍고 유연한 제품을 생산할 수 있는 특징을 가지고 있다.
더욱이 상기 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터와 비슷한 균일한 특성을 나타냄에 따라 부품 구조도 비정질 실리콘 박막 트랜지스터처럼 간단하며, 대면적 디스플레이에 적용할 수 있는 장점을 가지고 있다.
이와 같은 특징을 가진 상기 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 스퍼터링 중의 반응 가스 내의 산소 농도를 조절함으로써 액티브층(124)의 캐리어 농도를 조절할 수 있어 박막 트랜지스터의 소자특성을 조절할 수 있는 것을 특징으로 한다.
또한, 전술한 바와 같이 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 전술한 보호층(115b)의 증착 중에 H2 가스에 의해 산화물 반도체가 열화되는 문제를 해결하기 위해 상기 보호층(115b)의 증착 전에 산소를 이용하여 백 채널 영역의 표면처리를 진행하게 되는데, 이를 다음의 산화물 박막 트랜지스터의 제조방법을 통해 상세히 설명한다.
도 4a 내지 도 4e는 도 3에 도시된 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도이다.
도 4a에 도시된 바와 같이, 투명한 절연물질로 이루어진 기판(110) 위에 소정의 게이트전극(121)을 형성한다.
이때, 본 발명의 산화물 박막 트랜지스터에 적용되는 비정질 아연 산화물계 복합 반도체는 저온 증착이 가능하여, 플라스틱 기판, 소다라임 글라스 등의 저온 공정에 적용이 가능한 기판(110)을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판(110)의 사용이 가능하다.
또한, 상기 게이트전극(121)은 제 1 도전막을 상기 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 불투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
다음으로, 도 4b에 도시된 바와 같이, 상기 게이트전극(121)이 형성된 기판(110) 전면에 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어진 게이트절연층(115a)을 형성한다.
그리고, 상기 게이트절연층(115a)이 형성된 기판(110) 전면에 비정질 아연 산화물계 반도체를 증착하여 소정의 비정질 아연 산화물계 반도체층을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 게이트전극(121) 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(124)을 형성한다.
이때, 상기 비정질 아연 산화물계 복합 반도체, 특히 a-IGZO 반도체는 갈륨산화물(Ga2O3), 인듐산화물(In2O3) 및 아연산화물(ZnO)의 복합체 타겟을 이용하여 스 퍼터링(sputtering) 방법에 의해 형성될 수 있으며, 이 이외에도 화학기상증착이나 원자증착(Atomic Layer Deposition; ALD) 등의 화학적 증착방법을 이용하는 것도 가능하다.
또한, 상기 a-IGZO 반도체는 갈륨, 인듐 및 아연의 원자비가 각각 1:1:1, 2:2:1, 3:2:1, 4:2:1 등의 복합 산화물 타겟을 사용하여 비정질 아연 산화물계 반도체층을 형성할 수 있다.
여기서, 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 상기 비정질 아연 산화물계 반도체층을 형성하기 위한 스퍼터링 중의 반응 가스 내의 산소 농도를 조절함으로써 액티브층(124)의 캐리어 농도를 조절할 수 있는데, 이때 산소 농도 1 ~ 20% 조건에서 균일한 소자특성의 확보가 가능하다.
그리고, 도 4c에 도시된 바와 같이, 상기 액티브층(124)이 형성된 기판(110) 전면에 제 2 도전막을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 제 2 도전막을 선택적으로 패터닝함으로써 상기 액티브층(124) 위에 상기 제 2 도전막으로 이루어지며 상기 액티브층(124)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(122, 123)을 형성하게 된다.
이때, 상기 제 2 도전막은 상기 소오스/드레인전극(122, 123)을 형성하기 위해 구리, 알루미늄, 몰리브덴 등의 낮은 비저항을 가지는 도전물질을 사용할 수 있다.
그리고, 도 4d에 도시된 바와 같이, 상기 제 3 마스크공정을 통해 노출된 액티브층(124)의 백 채널 영역에 소정의 산소 플라즈마나 오존처리 또는 산소분위기 에서의 열처리 등의 표면처리를 진행하게 된다.
산화물 반도체의 결함특성에 기인한 산소공공 생성의 용이성은 박막 내에 전자를 공급하여 n-타입 반도체를 형성하는 중요한 요소가 된다. 다만, 요구되는 적정량의 전자농도를 얻기 위하여 산화물 반도체의 증착 중의 산소를 포함하는 가스유량을 조절하고 있지만 소자를 제작하는 각 공정 중의 박막 내 산소농도의 조절 또한 중요한 문제로 고려하여야 한다.
특히, 산화물 반도체는 보호층의 증착 중에 수소 가스와의 반응에 의해서 수소 원자가 반도체 박막내에서 캐리어로 역할을 하게되어 산화물 반도체가 도전체로 변하는 문제점이 존재하며, 또한 전술한 소오스/드레인전극(122, 123)을 형성하는 과정에서 건식식각 또는 습식식각 후의 백 채널 영역의 산소농도는 현저하게 저하되어 산화물 반도체의 특성이 도전체로 변하게 됨에 따라 누설 특성 등이 열화되는 문제가 있다.
도 5는 백 채널 표면에서의 산소농도의 변화 및 산소 표면처리에 따른 산소보충을 보여주는 도면이다.
이때, 상기 도 5에 도시된 A'은 산소 표면처리를 진행하지 않은 경우의 액티브층 표면으로부터의 거리에 따른 산소농도를 나타내고 있으며, A는 본 발명의 실시예에 따른 산소 표면처리를 진행한 경우의 액티브층 표면으로부터의 거리에 따른 산소농도를 나타내고 있다.
도면에 도시된 바와 같이, 산소 표면처리를 진행하지 않은 경우(A')는 소오스/드레인전극을 형성하는 과정에서 건식식각 또는 습식식각 후의 액티브 표면에서 의 산소농도는 액티브층 내부의 산소농도에 비해 현저하게 감소하는 것을 알 수 있다. 이와 같이 백 채널 영역의 산소농도의 저하에 따라 산화물 반도체의 특성이 도전체로 변하게 됨에 따라 누설 특성 등이 열화(熱火)되게 된다.
이에 비해 보호층의 증착 전에 산소를 이용하여 백 채널 영역의 표면처리를 진행한 경우(A)는 이전 공정들에 의한 감소된 산소를 보충함과 동시에 액티브층 표면에서의 산소과잉에 의한 절연성 물질로의 전환은 백 채널 영역의 누설을 최소화 할 수 있게 된다.
이와 같은 산소 표면처리는 챔버 내에 산소 플라즈마를 발생시켜 진행하는 산소 플라즈마 처리가 있으며, 상기 산소 플라즈마 처리는 다른 공정조건에 따라 변동이 가능하지만 100~2000W의 파워에서 산소를 10~100sccm(Standard Cubic Centimeter per Minute) 정도 주입하여 진행할 수 있다.
그리고, 상기 오존처리는 오존 분위기의 자외선(Ultra Violet; UV) 조사를 통해 진행되며, 산소분위기에서의 열처리는 100~300℃ 정도의 온도로 대기압 상태에서 진행할 수 있다.
그리고, 도 4e에 도시된 바와 같이, 상기 산소 표면처리가 된 액티브층(124) 및 소오스/드레인전극(122, 123) 위에 보호층(115b)을 형성한다.
이때, 상기 보호층(115b)은 실리콘질화막이나 실리콘산화막과 같은 무기절연막 이외에 유기절연막 또는 하프늄 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 형성할 수도 있다.
도 6은 산소 표면처리의 유무에 따른 산화물 박막 트랜지스터의 트랜스 퍼(transfer) 특성을 비교하여 나타내는 도면으로써, 드레인 전압을 0.1V와 10V로 유지한 상태에서 게이트 전압의 변화(-15V ~ 20V)에 따른 드레인 전류를 나타내고 있다.
이때, 상기 도 6에 도시된 A'은 산소 표면처리를 진행하지 않은 경우의 산화물 박막 트랜지스터의 트랜스퍼 특성을 나타내고 있으며, A는 본 발명의 실시예에 따른 산소 표면처리를 진행한 경우의 산화물 박막 트랜지스터의 트랜스퍼 특성을 나타내고 있다.
도면에 도시된 바와 같이, 산소 표면처리를 진행하지 않은 경우(A')는 전류의 누설로 트랜스퍼 그래프의 기울기가 완만하여 스위칭소자로서의 기능을 하지 못함을 알 수 있다.
이에 비해 본 발명의 실시예에 따라 보호층의 증착 전에 산소 플라즈마를 이용하여 백 채널 영역의 표면처리를 진행한 경우(A)는 액티브층 표면에 산소가 보충됨에 따라 백 채널 영역의 누설이 방지되어 온 커런트(on current)의 저하 없이 가파른 기울기를 가짐을 알 수 있다.
도 7은 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 트랜스퍼 특성을 나타내는 그래프로써, 드레인 전압을 0.1V와 10V로 유지한 상태에서 게이트 전압의 변화(-15V ~ 20V)에 따른 드레인 전류를 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터에 비해 온 커런트가 높고 기울기가 가팔라 높은 이동도 특성을 가짐을 알 수 있다.
특히, 상기 도 7에 도시된 트랜스퍼 그래프는 전술한 산소 플라즈마를 이용하여 표면처리가 된 산화물 박막 트랜지스터(도 6참조)에 소정의 어닐링공정을 진행한 후의 산화물 박막 트랜지스터의 트랜스퍼 특성을 나타내고 있으며, 백 채널 영역의 누설이 방지되어 오프 커런트(off current)가 충분히 감소한 것을 알 수 있다.
전술한 바와 같이 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
또한, 본 발명은 높은 이동도를 가지는 한편 저온에서 공정이 가능한 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용함에 따라 투명 전자회로나 플렉서블(flexible) 디스플레이에 사용될 수 있는 장점이 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 3은 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 4a 내지 도 4e는 도 3에 도시된 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.
도 5는 백 채널 표면에서의 산소농도의 변화 및 산소 표면처리에 따른 산소 보충을 보여주는 도면.
도 6은 산소 표면처리의 유무에 따른 산화물 박막 트랜지스터의 트랜스퍼 특성을 비교하여 나타내는 그래프.
도 7은 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 트랜스퍼 특성을 나타내는 그래프.
** 도면의 주요부분에 대한 부호의 설명 **
110 : 기판 121 : 게이트전극
122 : 소오스전극 123 : 드레인전극
124 : 액티브층

Claims (8)

  1. 기판 위에 게이트전극을 형성하는 단계;
    상기 게이트전극 위에 게이트절연층을 형성하는 단계;
    상기 게이트절연층 위에 비정질 아연 산화물계 반도체로 이루어진 액티브층을 형성하는 단계;
    상기 액티브층이 형성된 기판 위에 상기 액티브층의 소정영역과 전기적으로 접속하는 소오스/드레인전극을 형성하는 단계;
    상기 액티브층의 백 채널 표면에서의 산소농도가 과잉되도록 상기 액티브층의 백 채널 영역에 산소를 이용하여 표면처리를 진행하는 단계; 및
    상기 소오스/드레인전극이 형성된 기판 위에 보호층을 형성하는 단계를 포함하는 산화물 박막 트랜지스터의 제조방법.
  2. 제 1 항에 있어서, 상기 기판은 유리기판 또는 플라스틱 기판으로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  3. 제 1 항에 있어서, 상기 액티브층은 a-IGZO 반도체로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  4. 제 1 항에 있어서, 상기 액티브층은 스퍼터링 중의 반응 가스 내의 산소 농 도를 1 ~ 20%로 하여 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  5. 제 1 항에 있어서, 상기 산소를 이용한 표면처리는 산소 플라즈마, 오존처리 또는 산소분위기에서의 열처리를 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  6. 제 5 항에 있어서, 상기 산소 플라즈마 처리는 100~2000W의 파워에서 산소를 10~100sccm 정도 주입하여 진행하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  7. 제 5 항에 있어서, 상기 오존처리는 오존 분위기의 자외선 조사를 통해 진행하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  8. 제 5 항에 있어서, 상기 산소분위기에서의 열처리는 100~300℃ 정도의 온도로 대기압 상태에서 진행하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
KR1020080106118A 2008-10-28 2008-10-28 산화물 박막 트랜지스터의 제조방법 KR101586674B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080106118A KR101586674B1 (ko) 2008-10-28 2008-10-28 산화물 박막 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080106118A KR101586674B1 (ko) 2008-10-28 2008-10-28 산화물 박막 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20100047036A true KR20100047036A (ko) 2010-05-07
KR101586674B1 KR101586674B1 (ko) 2016-01-20

Family

ID=42274214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080106118A KR101586674B1 (ko) 2008-10-28 2008-10-28 산화물 박막 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR101586674B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170061721A (ko) * 2011-06-30 2017-06-05 어플라이드 머티어리얼스, 인코포레이티드 PECVD SiO2 패시베이션을 사용한 IGZO 및 ZNO TFT 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000030011A (ko) * 1996-08-20 2000-05-25 가나이 쓰도무 산화물유전체소자의제조방법,그것을사용한메모리및반도체장치
KR20080076608A (ko) * 2007-02-16 2008-08-20 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR20080087744A (ko) * 2007-03-27 2008-10-01 후지필름 가부시키가이샤 박막 전계 효과 트랜지스터 및 디스플레이

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000030011A (ko) * 1996-08-20 2000-05-25 가나이 쓰도무 산화물유전체소자의제조방법,그것을사용한메모리및반도체장치
KR20080076608A (ko) * 2007-02-16 2008-08-20 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR20080087744A (ko) * 2007-03-27 2008-10-01 후지필름 가부시키가이샤 박막 전계 효과 트랜지스터 및 디스플레이

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170061721A (ko) * 2011-06-30 2017-06-05 어플라이드 머티어리얼스, 인코포레이티드 PECVD SiO2 패시베이션을 사용한 IGZO 및 ZNO TFT 제조 방법
US9871124B2 (en) 2011-06-30 2018-01-16 Applied Materials, Inc. Method of IGZO and ZnO TFT fabrication with PECVD SiO2 passivation

Also Published As

Publication number Publication date
KR101586674B1 (ko) 2016-01-20

Similar Documents

Publication Publication Date Title
JP6466542B2 (ja) 半導体装置の作製方法
JP6234502B2 (ja) 半導体装置の作製方法
KR101578694B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101218090B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
US8187919B2 (en) Oxide thin film transistor and method of fabricating the same
TWI434420B (zh) 使用薄膜半導體材料的薄膜式電晶體
KR20120065854A (ko) 산화물 박막 트랜지스터의 제조방법
KR101298611B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20100127593A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20100059587A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR102039424B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20110027470A (ko) 산화물 박막 트랜지스터의 제조방법
KR101375853B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110061419A (ko) 산화물 박막 트랜지스터의 제조방법
KR101586674B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR102082660B1 (ko) 산화물 박막 트랜지스터
KR20110073038A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101322314B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20110055271A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101487256B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20110070560A (ko) 비정질 산화물 박막 트랜지스터 및 그 제조방법
KR20110070561A (ko) 비정질 산화물 박막 트랜지스터 및 그 제조방법
KR20110070562A (ko) 비정질 산화물 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 5